JPS6019971U - ホ−ルドオフ回路 - Google Patents

ホ−ルドオフ回路

Info

Publication number
JPS6019971U
JPS6019971U JP11023583U JP11023583U JPS6019971U JP S6019971 U JPS6019971 U JP S6019971U JP 11023583 U JP11023583 U JP 11023583U JP 11023583 U JP11023583 U JP 11023583U JP S6019971 U JPS6019971 U JP S6019971U
Authority
JP
Japan
Prior art keywords
circuit
sweep
hold
time
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11023583U
Other languages
English (en)
Other versions
JPS6317013Y2 (ja
Inventor
俊彦 横井
Original Assignee
株式会社ケンウッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ケンウッド filed Critical 株式会社ケンウッド
Priority to JP11023583U priority Critical patent/JPS6019971U/ja
Publication of JPS6019971U publication Critical patent/JPS6019971U/ja
Application granted granted Critical
Publication of JPS6317013Y2 publication Critical patent/JPS6317013Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図及び第２図は従来のホールドオフ回路を示し、第
１図はブロックダイヤグラム、第２図は第１図のタイム
チャート、第３図乃至第７図は本考案に係るホールドオ
フ回路の実施例を示し、第３図はブロックダイヤグラム
、第４図は第３図のタイムチャート、第５図はホールド
オフ時間と掃引時間の関係を示す図、第６図はホールド
オフ時間を可変することができる二重積分回路を示すブ
ロックダイヤグラム、第７図は第６図のホールドオフ時
間の変化を示す図である。 ３・・・・・・起動信号、４・・・・・・掃引終止信号
、５・・・・・・出力信号、ｔ３・・・・・・ホールド
オフ時間、ｔ４・・・・・・掃引回路、ＦＦ３・・・・
・・フリップフロップ回路、ＣＲ３・・・・・・二重積
分回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. オシロスコープ等の掃引回路にあって、主婦引回路から
    の起動信号により起動すると共に掃引終止信号により終
    止するように設けられたフリップフロップ回路と、該フ
    リップフロップ回路からの出力信号を二重に積分する二
    重積分回路とからなり、上記二重積分回路のホールドオ
    フ時間が上記主婦引回路の掃引時間に比例して得られる
    ようになっていることを特徴とするホールドオフ回路。
JP11023583U 1983-07-18 1983-07-18 ホ−ルドオフ回路 Granted JPS6019971U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11023583U JPS6019971U (ja) 1983-07-18 1983-07-18 ホ−ルドオフ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11023583U JPS6019971U (ja) 1983-07-18 1983-07-18 ホ−ルドオフ回路

Publications (2)

Publication Number Publication Date
JPS6019971U true JPS6019971U (ja) 1985-02-12
JPS6317013Y2 JPS6317013Y2 (ja) 1988-05-13

Family

ID=30256460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11023583U Granted JPS6019971U (ja) 1983-07-18 1983-07-18 ホ−ルドオフ回路

Country Status (1)

Country Link
JP (1) JPS6019971U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63286774A (ja) * 1987-05-20 1988-11-24 Hitachi Denshi Ltd 掃引制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63286774A (ja) * 1987-05-20 1988-11-24 Hitachi Denshi Ltd 掃引制御回路

Also Published As

Publication number Publication date
JPS6317013Y2 (ja) 1988-05-13

Similar Documents

Publication Publication Date Title
JPS6019971U (ja) ホ−ルドオフ回路
JPS5847180U (ja) 集積回路のテストクリツプ
JPS607156U (ja) マスマ−カ回路
JPS5999298U (ja) ダイナミツクメモリのアクセスタイミング回路
JPS5811332U (ja) 波形整形回路
JPS6014535U (ja) 電子回路
JPS59144931U (ja) ラツチドコンパレ−タ
JPS6040165U (ja) 同期分離回路
JPS5851380U (ja) 電子予定表
JPS6025278U (ja) 水平発振回路
JPS6140686U (ja) 時計
JPS60193715U (ja) パルス極性指定回路
JPS59166294U (ja) 電子楽器
JPS60193599U (ja) エコ−回路におけるノイズ除去装置
JPS58161335U (ja) 単安定マルチバイブレ−タ
JPS59119668U (ja) フレ−ムパルス発生回路
JPS58101232U (ja) マイクロコンピユ−タ
JPS59118036U (ja) デ−タ入力回路
JPS5897799U (ja) サンプリングホ−ルド回路
JPS6115858U (ja) ハム除去装置
JPS6041995U (ja) ビブラ−ト回路
JPS60163376U (ja) 比較テスタ−
JPS6146590U (ja) 像縮小装置
JPS58141629U (ja) 発振回路
JPS60188381U (ja) 電圧比較回路