JPS60198959A - イメ−ジセンサ - Google Patents
イメ−ジセンサInfo
- Publication number
- JPS60198959A JPS60198959A JP59055417A JP5541784A JPS60198959A JP S60198959 A JPS60198959 A JP S60198959A JP 59055417 A JP59055417 A JP 59055417A JP 5541784 A JP5541784 A JP 5541784A JP S60198959 A JPS60198959 A JP S60198959A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- array
- phototransistor
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
コンピュータを始めとする情報処理機器の進展に伴なっ
て、その入力装置としてのイメージセンサの重要性は高
まっている。本発明は集積回路技術を駆使して情報を高
速、高解像度で、かつランダムアクセス的に読取ること
を可能にしたライン状イメージセンサに関する。
て、その入力装置としてのイメージセンサの重要性は高
まっている。本発明は集積回路技術を駆使して情報を高
速、高解像度で、かつランダムアクセス的に読取ること
を可能にしたライン状イメージセンサに関する。
従来例の構成とその問題点
従来のイメージセンサとしては、まずシリコンビジコン
、ＭＯＳターゲットビジコンを挙ケルコとができ、これ
らは順次読出しのためのアクセス機能を電子ビームの偏
向によって行っているため、容易かつ高解像度で読取れ
る長所があるが、全固体化でないため小形化、低消費電
力化等に難点がある。
、ＭＯＳターゲットビジコンを挙ケルコとができ、これ
らは順次読出しのためのアクセス機能を電子ビームの偏
向によって行っているため、容易かつ高解像度で読取れ
る長所があるが、全固体化でないため小形化、低消費電
力化等に難点がある。
一方、全固体化イメージセンサとしては、ＣＯＤイメー
ジセンサ、ＭＯＳイメージセンサがある。
ジセンサ、ＭＯＳイメージセンサがある。
一般にイメージセンサは複数個の光検知素子と走査回路
からなり、ＣＯＤイメージセンサは検知素子に７２）ダ
イオード、走査回路にＣＣＤを用い、ＭＯＳイメージセ
ンサは検知素子にフォトダイオード、走査回路にＭＯＳ
シフトレジスタを用いている。これらは共にＭＯ８集積
回路技術をベースとした光センサ部、走査回路部からな
り、高解像度ではあるが、次“のような難点がある。Ｃ
ＯＤイメージセンサの場合、走査社高速で行えるが１元
来、熱的に非平衡状態にあるチャージキャリアを信号の
転送に利用しているため、高温では使えない。一方、Ｍ
ＯＳイメージセンサの場合、やはシ高解像度ではあるが
、定量速度はＭＯＳシフトレジスタの最高クロック周波
数で決まり、数メガビット／秒が限度である。また、ノ
イズの低減のために付加回路が必要である。また、これ
らの素子は走査にＣＯＤまたはシフトレジスタを用いて
いるため、シーケンシャル読取シのみで、ランダムアク
セス的な読取シは不可能である。つまシ、任意の位置か
ら任意の位置までを読取る機能は、読取シ機能の能率ア
ップ、文字認識等において今後更に型費になるものと考
えられる。
からなり、ＣＯＤイメージセンサは検知素子に７２）ダ
イオード、走査回路にＣＣＤを用い、ＭＯＳイメージセ
ンサは検知素子にフォトダイオード、走査回路にＭＯＳ
シフトレジスタを用いている。これらは共にＭＯ８集積
回路技術をベースとした光センサ部、走査回路部からな
り、高解像度ではあるが、次“のような難点がある。Ｃ
ＯＤイメージセンサの場合、走査社高速で行えるが１元
来、熱的に非平衡状態にあるチャージキャリアを信号の
転送に利用しているため、高温では使えない。一方、Ｍ
ＯＳイメージセンサの場合、やはシ高解像度ではあるが
、定量速度はＭＯＳシフトレジスタの最高クロック周波
数で決まり、数メガビット／秒が限度である。また、ノ
イズの低減のために付加回路が必要である。また、これ
らの素子は走査にＣＯＤまたはシフトレジスタを用いて
いるため、シーケンシャル読取シのみで、ランダムアク
セス的な読取シは不可能である。つまシ、任意の位置か
ら任意の位置までを読取る機能は、読取シ機能の能率ア
ップ、文字認識等において今後更に型費になるものと考
えられる。
発明の目的
本発明は高速、高解像度でかつランダムアク上２的に情
報を読取ることを可能にするイメージセンサを提供する
ことを目的とする。
報を読取ることを可能にするイメージセンサを提供する
ことを目的とする。
発明の構成
ｎビットの内部入力信号を受けて、電流源からの電流を
２ 個の出力の対応する１個の出力に導くための第１の
デコード回路２ｍビットの内部入力信号を受けて２°個
の第１のデコード回路の夫１ 々に付設した電流源の１
個のみをオン状態にする第２のデコード回路、ｍ−４−
ｎビットの外部からの入力信号を受けて第１および第２
のデコード回路の内部入力信号を発生はせるマルチスレ
シホールド信号発生回路、第１のデコード回路の各々の
出力電流を検知して、それに従ってフォトトランジスタ
への充電々流をオン、オフするスイッチングトランジス
タ、スイッチングトランジスタからの１電流によって蓄
積光量を検知するフォトトランジスタまたはフォトダイ
オード、フォトトランジスタまたはフォトダイオードの
共通電極からなる映像信号出力端子等で構成されている
。
２ 個の出力の対応する１個の出力に導くための第１の
デコード回路２ｍビットの内部入力信号を受けて２°個
の第１のデコード回路の夫１ 々に付設した電流源の１
個のみをオン状態にする第２のデコード回路、ｍ−４−
ｎビットの外部からの入力信号を受けて第１および第２
のデコード回路の内部入力信号を発生はせるマルチスレ
シホールド信号発生回路、第１のデコード回路の各々の
出力電流を検知して、それに従ってフォトトランジスタ
への充電々流をオン、オフするスイッチングトランジス
タ、スイッチングトランジスタからの１電流によって蓄
積光量を検知するフォトトランジスタまたはフォトダイ
オード、フォトトランジスタまたはフォトダイオードの
共通電極からなる映像信号出力端子等で構成されている
。
第１６デコード回路は電流源からの電流をｎビットの内
部入力信号によって制御される直列形の電流切換回路に
よって構成できる。第２のデコード回路は電流源の制御
を行うものであるが、並列形の電流切換回路によって構
成する。マルチスレンホールド回路は内部バイアス回路
と複数個の差動スイッチおよび抵抗対で構成する。アク
セス用のデジタル信号の映像出力端子への漏れによるノ
イズを防止するために、外部入力端子はグレイコードで
符号化する。以上の諸回路はバイポーラ集積回路プロセ
スによりシリコンチップ上に形成できる。本発明はアク
セスのために、デコード回路を用いているために、順次
読取のみでなくランダムアクセス的な読取りが川床るこ
とを特命とする。
部入力信号によって制御される直列形の電流切換回路に
よって構成できる。第２のデコード回路は電流源の制御
を行うものであるが、並列形の電流切換回路によって構
成する。マルチスレンホールド回路は内部バイアス回路
と複数個の差動スイッチおよび抵抗対で構成する。アク
セス用のデジタル信号の映像出力端子への漏れによるノ
イズを防止するために、外部入力端子はグレイコードで
符号化する。以上の諸回路はバイポーラ集積回路プロセ
スによりシリコンチップ上に形成できる。本発明はアク
セスのために、デコード回路を用いているために、順次
読取のみでなくランダムアクセス的な読取りが川床るこ
とを特命とする。
実施例の説明
以下、本発明の一実施例を図面に基づいて説明する。第
１図は本発明のイメージセンサの全体のプｏｙり図であ
る。１は外部選択入力信号２（ｍ十ｎビット）を受けて
、これを相補出力のｍビットおよびｎビットの内部入力
信号に変換するため（７）フルチスレシホールド信号発
生回路である。３−１．３−２は夫々、ｎピントおよび
ｍビットの内部入力信号であり、特に３−１は第１デコ
ーダを動作させるために、直流レベルの異なるｎビット
の相補出力信号である。１だ、３−２は第２デコーダを
動作式せるためのｍビットの相補出力信号である。４は
ｍビットの内部入力信号を受けて。
１図は本発明のイメージセンサの全体のプｏｙり図であ
る。１は外部選択入力信号２（ｍ十ｎビット）を受けて
、これを相補出力のｍビットおよびｎビットの内部入力
信号に変換するため（７）フルチスレシホールド信号発
生回路である。３−１．３−２は夫々、ｎピントおよび
ｍビットの内部入力信号であり、特に３−１は第１デコ
ーダを動作させるために、直流レベルの異なるｎビット
の相補出力信号である。１だ、３−２は第２デコーダを
動作式せるためのｍビットの相補出力信号である。４は
ｍビットの内部入力信号を受けて。
その出力端子５−１．５−２．・・・・・・５−２ｍの
うちの内部入力信号によって選ばれた１回路にのみ電流
を流すための第２のデコーダである。６−１゜６−２．
・ ・・６−２ は３−１の内部入力信号を受けて、第
２デコーダからの電流全多数の出力端子７のうちで、内
部入力信号によって選ばれた１つの岐路にのみ電流を導
くための第１のデコード回路である。８は第１デコーダ
の出力電流の有無によって０Ｎ−ｉたけＯＦＦするスイ
ッチ群である。９はスイッチからの電流によって読取状
態になるように接続された検知用のフォトトランジスタ
アレイまたはフォトダイオードアレイである。
うちの内部入力信号によって選ばれた１回路にのみ電流
を流すための第２のデコーダである。６−１゜６−２．
・ ・・６−２ は３−１の内部入力信号を受けて、第
２デコーダからの電流全多数の出力端子７のうちで、内
部入力信号によって選ばれた１つの岐路にのみ電流を導
くための第１のデコード回路である。８は第１デコーダ
の出力電流の有無によって０Ｎ−ｉたけＯＦＦするスイ
ッチ群である。９はスイッチからの電流によって読取状
態になるように接続された検知用のフォトトランジスタ
アレイまたはフォトダイオードアレイである。
１ｏはフォトトランジスタまたはフォトダイオードの共
通端子であり映像出力端子である。
通端子であり映像出力端子である。
次に夫々のブロック回路について説明する。
第２図はマルチスレシホールド信号発生回路である。１
１は外部選択入力信号の入力端子であり、この場合全体
で６ビツトの入力信号で、１）、ｍ ＝２、ｎ＝３であ
る。１２−１．１２−２ 、・・・・・・・１２−５は
夫々の差動スイッチ１４，１５．・・・・１８に供給す
る定電流源である。１３は電圧分割用の抵抗列である。
１は外部選択入力信号の入力端子であり、この場合全体
で６ビツトの入力信号で、１）、ｍ ＝２、ｎ＝３であ
る。１２−１．１２−２ 、・・・・・・・１２−５は
夫々の差動スイッチ１４，１５．・・・・１８に供給す
る定電流源である。１３は電圧分割用の抵抗列である。
差動スイッチは外部選択入力信号を受け、これとロジッ
ク基準電圧Ｖｔｎとの比較に従って、トランジスタ１４
２Ｌまたは１４ｂ。
ク基準電圧Ｖｔｎとの比較に従って、トランジスタ１４
２Ｌまたは１４ｂ。
１５２Ｌまたは１６ｂ、・・・・・・・・１８２Ｌまた
は１８ｂ側に切換えられ、抵抗対１９，２０．・・・・
・・・２３により直流レベルの異なる相補的な電圧が発
生させられ、との相補電圧信号が内部入力信号として出
力される。２４ 、２５ 、・・・・・・・・・２８は
直流レベル設定用トランジスタである。２９．３０は内
部入力信号の出力端子であり、内部入力信号の論理振幅
は抵抗対１９，２０．・・・・・・・・・２３の抵抗値
および定電流源１２−１．１２−２．・・・・・・・・
・１２−５の電流値で決められる。トランジスタ対１４
゜１５、・・・・・・・・１８は非飽和状態で動作する
ため高速動作が可能である。第１図はｍ＝２ 、ｎ＝３
の場合であるが、同様の繰シ返しで更にビット数の多い
場合へも拡張できる。
は１８ｂ側に切換えられ、抵抗対１９，２０．・・・・
・・・２３により直流レベルの異なる相補的な電圧が発
生させられ、との相補電圧信号が内部入力信号として出
力される。２４ 、２５ 、・・・・・・・・・２８は
直流レベル設定用トランジスタである。２９．３０は内
部入力信号の出力端子であり、内部入力信号の論理振幅
は抵抗対１９，２０．・・・・・・・・・２３の抵抗値
および定電流源１２−１．１２−２．・・・・・・・・
・１２−５の電流値で決められる。トランジスタ対１４
゜１５、・・・・・・・・１８は非飽和状態で動作する
ため高速動作が可能である。第１図はｍ＝２ 、ｎ＝３
の場合であるが、同様の繰シ返しで更にビット数の多い
場合へも拡張できる。
第３図は２ピントの内部入力信号を入力端子３１に受け
て５その出力端子３２−１．３２−２゜・・・・・・・
３２−４のうちの内部入力信号によって選ばれた１回路
にのみ電流を流す第２のデコーダ回路を示す。第２のデ
コーダは定電流源３３−１゜３３−２．・・・・・−・
３３−４と電流切換ロジック回路３４，３５，３６，３
了からなる。つまりＥＧＬ回路で負論理のＡＮＤ回路と
して動作をする。電流切換ロジック回路について説明す
る。例えば３４において、３４ａ、３４ｂ＋３４０のエ
ミッタは共通に接続して定電流源３３−１に接続してい
る。３４Ｌのベース、３４ｂのベースハ夫々、内部入力
信号のＤ 、’Ｈに接続し、一方、３４０のベースはバ
イアス回路で発生させたロジック基準電圧ｖｔｈに接続
している。３４２Ｌ、３４ｂのコレクタは共通に接続し
、その電流を正側電源に導く。
て５その出力端子３２−１．３２−２゜・・・・・・・
３２−４のうちの内部入力信号によって選ばれた１回路
にのみ電流を流す第２のデコーダ回路を示す。第２のデ
コーダは定電流源３３−１゜３３−２．・・・・・−・
３３−４と電流切換ロジック回路３４，３５，３６，３
了からなる。つまりＥＧＬ回路で負論理のＡＮＤ回路と
して動作をする。電流切換ロジック回路について説明す
る。例えば３４において、３４ａ、３４ｂ＋３４０のエ
ミッタは共通に接続して定電流源３３−１に接続してい
る。３４Ｌのベース、３４ｂのベースハ夫々、内部入力
信号のＤ 、’Ｈに接続し、一方、３４０のベースはバ
イアス回路で発生させたロジック基準電圧ｖｔｈに接続
している。３４２Ｌ、３４ｂのコレクタは共通に接続し
、その電流を正側電源に導く。
３４Ｇのコレクタ電流は第２デコーダの出力電流を与え
る。例えば内部入力信号り一“Ｌ“、Ｅ＝＃Ｌ−ならば
３ｊｌ 、３４ｂがＯＦＦで３４０がＯＮとなり、定電
流３３−１は第２デコーダの出力電流となるが、その他
の入力信号条件では定電流は正側電源に導かれ、３４か
らの出力電流は零となる。このよう罠、内部入力信号に
よって選ばれた１回路にのみ電流を流すことができる。
る。例えば内部入力信号り一“Ｌ“、Ｅ＝＃Ｌ−ならば
３ｊｌ 、３４ｂがＯＦＦで３４０がＯＮとなり、定電
流３３−１は第２デコーダの出力電流となるが、その他
の入力信号条件では定電流は正側電源に導かれ、３４か
らの出力電流は零となる。このよう罠、内部入力信号に
よって選ばれた１回路にのみ電流を流すことができる。
第４図は複数個の第１のデコード回路の一つを示す。３
８は第２のデコーダの電流出力端子３２の一つに接続す
る電流入力端子であり、３９は内部入力信号の入力端子
、４０，４１．・・・・・・・・４６はともに差動電流
スイッチであシ、カスケードに接続している。４７は電
流出力端子である。第２のデコーダの動作の結果、３８
に電流が流れてかつ、内部入力信号（この場合、３ビツ
ト）がａ＝“Ｈ“、ｂ＝“Ｌ“、Ｃ＝″Ｈ“の場合につ
いて考える。差動スイッチ４０において、ａ＝”Ｈ”で
あるから４０ｂがオンで４０？Ｌがオフになり。
８は第２のデコーダの電流出力端子３２の一つに接続す
る電流入力端子であり、３９は内部入力信号の入力端子
、４０，４１．・・・・・・・・４６はともに差動電流
スイッチであシ、カスケードに接続している。４７は電
流出力端子である。第２のデコーダの動作の結果、３８
に電流が流れてかつ、内部入力信号（この場合、３ビツ
ト）がａ＝“Ｈ“、ｂ＝“Ｌ“、Ｃ＝″Ｈ“の場合につ
いて考える。差動スイッチ４０において、ａ＝”Ｈ”で
あるから４０ｂがオンで４０？Ｌがオフになり。
電流１．は４Ｑｂのトランジスタ側に導かれる。
差動スイッチ４２において、ｂ−“Ｌ ”であるから４
２２Ｌがオフで４２ｂがオンになシ、電流工〇は４２、
ｂのトランジスタ側に導かれる。差動スイッチ４６にお
いて、Ｃ−“Ｈ”であるから、４６２Ｌがオンで４６ｂ
がオフになシ、電流工０は４６２Ｌのトランジスタのコ
レクタに導かれる。この例のように、本デコーダは電流
工０を内部入力信号に従って、それに対応する出力端子
へ導かれるように動作をする。以上は内部入力信号が３
ビツトの場合をボしたが、縦列接続の段数を増大するこ
とにより多ピントに拡張できる。
２２Ｌがオフで４２ｂがオンになシ、電流工〇は４２、
ｂのトランジスタ側に導かれる。差動スイッチ４６にお
いて、Ｃ−“Ｈ”であるから、４６２Ｌがオンで４６ｂ
がオフになシ、電流工０は４６２Ｌのトランジスタのコ
レクタに導かれる。この例のように、本デコーダは電流
工０を内部入力信号に従って、それに対応する出力端子
へ導かれるように動作をする。以上は内部入力信号が３
ビツトの場合をボしたが、縦列接続の段数を増大するこ
とにより多ピントに拡張できる。
第５図は第１のデコーダの出力電流の有無によってオン
またはオフする電流スイッチ群４８とこの電流によって
読取状態になるように接続したフォトトランジスタアレ
イ４９を示す。５０は夫々、第１デコーダの出力端子に
接続するスイッチ用電流の入力端子である占５１はフォ
トトランジスタの各エミッタを共通に接続した端子で映
像信号出力端子である。第１デコーダから電流が現れた
場合、スイッチ用ＰＮＰトランジスタはオン状態になり
、フォトトランジスタに充電電流が流れて、そのフォト
トランジスタは読取状態になシ、出力映像信号電流が映
像出力端子から出力される。第１デコーダからの電流が
ない場合、ＰＮＰ ）ランジスタはオフ状態になり、フ
ォトトランジスタには電流は流れず、そのフォｌ−トラ
ンジスタはａｔ分状態になシ、フォトトランジスタの接
合容量に蓄えられた電荷が照射光によって発生した光電
流によって放電する。このようにして、第１デコーダか
らの電流の有無によって、フォトトランジスタ上の露光
量に比例した信号を映像信号出力端子６１から得ること
ができる。
またはオフする電流スイッチ群４８とこの電流によって
読取状態になるように接続したフォトトランジスタアレ
イ４９を示す。５０は夫々、第１デコーダの出力端子に
接続するスイッチ用電流の入力端子である占５１はフォ
トトランジスタの各エミッタを共通に接続した端子で映
像信号出力端子である。第１デコーダから電流が現れた
場合、スイッチ用ＰＮＰトランジスタはオン状態になり
、フォトトランジスタに充電電流が流れて、そのフォト
トランジスタは読取状態になシ、出力映像信号電流が映
像出力端子から出力される。第１デコーダからの電流が
ない場合、ＰＮＰ ）ランジスタはオフ状態になり、フ
ォトトランジスタには電流は流れず、そのフォｌ−トラ
ンジスタはａｔ分状態になシ、フォトトランジスタの接
合容量に蓄えられた電荷が照射光によって発生した光電
流によって放電する。このようにして、第１デコーダか
らの電流の有無によって、フォトトランジスタ上の露光
量に比例した信号を映像信号出力端子６１から得ること
ができる。
第６図は第１のデコーダの出力とフォトトランジスタを
接続するだめの第２の実施例である。第１のデコーダの
出力電流の有無によってオンまたはオフする電流スイッ
チ群６２とこの電流によりて読取状態になるように接続
したフォトトランジスタアレイ５３とからなる。５４は
夫々、第１のデコーダの出力端子に接続するスイッチ用
馬流の入力端子である。５５はフォトトランジスタの各
−ｈｖｐｐを１通′接続し在、端′″Ｆ１下”像信＠ｌ
ｆ″力端子である。第１のデコーダから電流が現れた場
合。
接続するだめの第２の実施例である。第１のデコーダの
出力電流の有無によってオンまたはオフする電流スイッ
チ群６２とこの電流によりて読取状態になるように接続
したフォトトランジスタアレイ５３とからなる。５４は
夫々、第１のデコーダの出力端子に接続するスイッチ用
馬流の入力端子である。５５はフォトトランジスタの各
−ｈｖｐｐを１通′接続し在、端′″Ｆ１下”像信＠ｌ
ｆ″力端子である。第１のデコーダから電流が現れた場
合。
スイッチ用Ｎ Ｐ、Ｎ ）ランジスタはオン状態になり
、フォトトランジスタに充電々流が流れて、そのフォト
トランジスタは読取状態になり、その出力映像信号が映
像出力端子から出力される。第１のデコーダからの電流
がない場合、スイッチ用ＮＰＮトランジスタはオフ状態
になり、フォトトランジスタには電流は流れず、そのフ
ォトトランジスタは積分状態になり、フォトトランジス
タの接合容量に蓄えられた電荷が照射光、によって発生
した光電流によって放電する。このようにして、第１の
デコーダからの電流の有無によって、フォトトラ、１
ンジスタ上の露光量に比例した信号を映像信号出力端子
６５から得ることができる。
、フォトトランジスタに充電々流が流れて、そのフォト
トランジスタは読取状態になり、その出力映像信号が映
像出力端子から出力される。第１のデコーダからの電流
がない場合、スイッチ用ＮＰＮトランジスタはオフ状態
になり、フォトトランジスタには電流は流れず、そのフ
ォトトランジスタは積分状態になり、フォトトランジス
タの接合容量に蓄えられた電荷が照射光、によって発生
した光電流によって放電する。このようにして、第１の
デコーダからの電流の有無によって、フォトトラ、１
ンジスタ上の露光量に比例した信号を映像信号出力端子
６５から得ることができる。
以上の説明は検知素子としてフォトトランジス 。
りを用いた場合についてであったが、フォトトランジス
タの代りにフォトダイオードを用いても同様の機能を持
たせることが可能である。以上の全回路はバイポーラ集
積回路技術によりシリコンチップ上に集積させることが
可能であり、そのため、高速、高信頼性、低コスト化を
実現できる。
タの代りにフォトダイオードを用いても同様の機能を持
たせることが可能である。以上の全回路はバイポーラ集
積回路技術によりシリコンチップ上に集積させることが
可能であり、そのため、高速、高信頼性、低コスト化を
実現できる。
発明の効果
以上の説明で明らかなように、本発明によれば高速゛、
高解像度のイメージセンサを実現できる。
高解像度のイメージセンサを実現できる。
走査部のデジタル回路はＥＣＬ （エミッタカップルロ
ジック）で構成しているため、高速読取りが可能であり
、かつ、デコーダ回路で構成しているため、任意の位置
からの読取りが可能である。また、通常のバイポーラ集
積回路技術で全回路全シリコンチップ上に形成させるこ
とが可能でアリ。
ジック）で構成しているため、高速読取りが可能であり
、かつ、デコーダ回路で構成しているため、任意の位置
からの読取りが可能である。また、通常のバイポーラ集
積回路技術で全回路全シリコンチップ上に形成させるこ
とが可能でアリ。
高解像、高信頼性が達成できる。従って１本発明の情報
処理機器の入力装置として、或いは自動制御機器のセン
サとして有用であり、その産業上の効果は大きい。
処理機器の入力装置として、或いは自動制御機器のセン
サとして有用であり、その産業上の効果は大きい。
第１図は本発明の一実施例のイメージセンサの全体のブ
ロック図、第２図は同センサのマルチスレンホールド信
号発生回路図、第３図は同センサの第２のデコード回路
図、第４図は同センサの第１のデコード回路図、第５図
は同センサのフォトトランジスタのアクセス回路図、第
６図は第２の実施例におけるフォトトランジスタのアク
セス回路図である。 １・・・・・・マルチスレンホールド信号発生回路、２
・・・・・・外部選択入力信号、３−１，３−２・・・
・・内部入力信号、４・・・・・第２デコーダ、６・・
・・・・第２デコーダの出力端子、６・・・・・第１デ
コーダ、７・・・・・第１デコーダの出力端子、８・・
・・・・トランジスタによるスイッチ群、９・・・・・
・検知用フォトトランジスタアレイ、１０・・・・映像
信号出力端子、１１・・・・・・外部選択入力信号の入
力端子、１２ ・・・・定電流源。 １３・・・・電圧分割用抵抗列、１４〜１８・・・・・
・差動スイッチ、１９〜２３・・・・・・差動スイッチ
の出力抵抗、２４〜２８−・・ 直流レベル設定用トラ
ンジス２９．３０・・・ 内部入力信号の出力端子、３
１・・・・・内部入力信号の、入力端子、３２・・・・
・・第２デコーダの出力端子、３３・・・・・・定電流
源、３４〜３７・・・・電流切換回路、３８・・・・・
・電流入力端子、３９・・・・・・内部入力信号の入力
端子、４０〜４６・・・・・差動電流スイッチ、４７・
・・・・・電流出力端子、４８・・・・・・電流スイッ
チ群、４９・・・・・・フォトトランジスタアレイ、５
ｏ・・・・・スイッチ用電流の入力端子、６１・・・・
・・映像信号出力端子、６２・・・・・・電流スイッチ
群。 ５３°°°・・・フォトトランジスタアレイ、５４・・
・・・・スイッチ用電流の入力端子、６６・・・・・映
像信号出力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名剋
−
ロック図、第２図は同センサのマルチスレンホールド信
号発生回路図、第３図は同センサの第２のデコード回路
図、第４図は同センサの第１のデコード回路図、第５図
は同センサのフォトトランジスタのアクセス回路図、第
６図は第２の実施例におけるフォトトランジスタのアク
セス回路図である。 １・・・・・・マルチスレンホールド信号発生回路、２
・・・・・・外部選択入力信号、３−１，３−２・・・
・・内部入力信号、４・・・・・第２デコーダ、６・・
・・・・第２デコーダの出力端子、６・・・・・第１デ
コーダ、７・・・・・第１デコーダの出力端子、８・・
・・・・トランジスタによるスイッチ群、９・・・・・
・検知用フォトトランジスタアレイ、１０・・・・映像
信号出力端子、１１・・・・・・外部選択入力信号の入
力端子、１２ ・・・・定電流源。 １３・・・・電圧分割用抵抗列、１４〜１８・・・・・
・差動スイッチ、１９〜２３・・・・・・差動スイッチ
の出力抵抗、２４〜２８−・・ 直流レベル設定用トラ
ンジス２９．３０・・・ 内部入力信号の出力端子、３
１・・・・・内部入力信号の、入力端子、３２・・・・
・・第２デコーダの出力端子、３３・・・・・・定電流
源、３４〜３７・・・・電流切換回路、３８・・・・・
・電流入力端子、３９・・・・・・内部入力信号の入力
端子、４０〜４６・・・・・差動電流スイッチ、４７・
・・・・・電流出力端子、４８・・・・・・電流スイッ
チ群、４９・・・・・・フォトトランジスタアレイ、５
ｏ・・・・・スイッチ用電流の入力端子、６１・・・・
・・映像信号出力端子、６２・・・・・・電流スイッチ
群。 ５３°°°・・・フォトトランジスタアレイ、５４・・
・・・・スイッチ用電流の入力端子、６６・・・・・映
像信号出力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名剋
−
Claims (1)
- 【特許請求の範囲】 （１） カスケードに接続した電流切換回路からなる複
数個の第１のデコード回路、第１のデコード回路の一つ
を能動状態にする第２のデコード回路、外部からの選択
入力信号を第１．第２のデコード回路を動作させるため
の直流レベルの異なる相補信号に変換する回路、第１の
デコード回路の出力に接続し、その出力電流の有無に従
ってＯＮまたはＯＦＦするスイッチングトランジスタ、
スイッチングトランジスタによってアクセスされるよう
に接続した光検知素子のプレイからなることを特徴とす
るイメージセンサ。 ？）第２のデコード回路として、並列に接続した電流切
換回路を用い、この出力電流を第１のデコード回路に供
給することを特徴とする特許請求の範囲第１項記載のイ
メージセンサ。 （３）光検知素子としてフォトトランジスタまたはフォ
トダイオードを用いたことを特徴とする特許請求の範囲
第１項記載のイメージセンサ。 （４） デコード回路として、グレイコードで符号化し
た２通信号をデコードする回路を用いたことを特徴とす
る特許請求の範囲第１項記載のイメージセンサ。 Ｑ５） スイッチングトランジスタのアレイとしてＰＮ
Ｐ ）ランジスタアレイ、光検知素子のプレイとしてフ
ォトトランジスタアレイを用い、各スイッチングトラン
ジスタの出力端子を各フォトトランジスタのコレクタに
接続し、フォトトランジスタプレイのエミッタは共通に
接続して映像信号出力端子としたことを特徴とする特許
請求の範囲第２項記載のイメージセンサ。 （６）スイッチングトランジスタのプレイとしてＮＰＮ
トランジスタアレイ、光検知素子のアレイとしてフォ
トトランジスタアレイを用い、各スイッチングトランジ
スタの出力端子を各フォトトランジスタのエミッタに接
続し、フォトトランジスタアレイのコレクタは共通に接
続して映像信号出力端子としたことを特徴とする特許請
求の範囲第２項記載のイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055417A JPS60198959A (ja) | 1984-03-22 | 1984-03-22 | イメ−ジセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055417A JPS60198959A (ja) | 1984-03-22 | 1984-03-22 | イメ−ジセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60198959A true JPS60198959A (ja) | 1985-10-08 |
| JPH0215147B2 JPH0215147B2 (ja) | 1990-04-11 |
Family
ID=12997995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59055417A Granted JPS60198959A (ja) | 1984-03-22 | 1984-03-22 | イメ−ジセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198959A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7592576B1 (en) | 2007-07-02 | 2009-09-22 | National Instute Of Advanced Industrial Science And Technology | Optical sensor array, sensing method and circuit therefore, and device and apparatus thereby |
| WO2012011585A1 (ja) | 2010-07-22 | 2012-01-26 | 独立行政法人産業技術総合研究所 | 光電変換セル及びアレイとその読み出し方法と回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04136234U (ja) * | 1991-06-10 | 1992-12-18 | アウグ株式会社 | 芳香剤容器 |
-
1984
- 1984-03-22 JP JP59055417A patent/JPS60198959A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7592576B1 (en) | 2007-07-02 | 2009-09-22 | National Instute Of Advanced Industrial Science And Technology | Optical sensor array, sensing method and circuit therefore, and device and apparatus thereby |
| WO2012011585A1 (ja) | 2010-07-22 | 2012-01-26 | 独立行政法人産業技術総合研究所 | 光電変換セル及びアレイとその読み出し方法と回路 |
| US9142579B2 (en) | 2010-07-22 | 2015-09-22 | National Institute Of Advanced Industrial Science And Technology | Photoelectric conversion cell and array, reset circuit and electrical signal sense control circuit therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0215147B2 (ja) | 1990-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708263A (en) | Photodetector array | |
| US5900623A (en) | Active pixel sensor using CMOS technology with reverse biased photodiodes | |
| US4672453A (en) | Contact type image sensor and driving method therefor | |
| US4490037A (en) | Image sensor and rangefinder device having background subtraction with bridge network | |
| US4117514A (en) | Solid state imaging device | |
| JP2000032350A (ja) | 画素毎のａ／ｄ変換器を備えるｃｍｏｓ撮像装置 | |
| CN111526306B (zh) | 具有单光子雪崩二极管像素的半导体器件 | |
| US4567529A (en) | Image sensor | |
| KR20020037707A (ko) | 화상 센서용 정밀 아날로그 기준 레벨 구비 센스 증폭기 | |
| JPS5884568A (ja) | 原稿読取装置 | |
| US7800667B2 (en) | Photo-detecting apparatus | |
| US20050168607A1 (en) | Apparatus and method for clamping reset voltage in image sensor | |
| US7196726B2 (en) | CMOS sensor circuit having a voltage control circuit controlling a gate potential of a photodiode reset transistor to a potential other than power source potentials | |
| JPS60198959A (ja) | イメ−ジセンサ | |
| US4360833A (en) | Light sensitive semi-conductor element and arrangement | |
| US7091751B2 (en) | Low-power and low-noise comparator having inverter with decreased peak current | |
| WO2002063691A2 (en) | Active pixel cell with charge storage | |
| JPS5935281A (ja) | 光学式読取り装置 | |
| US5670813A (en) | Protection circuit for electronic components employing bipolar transistors | |
| US3519996A (en) | Radiation-sensing matrix circuit | |
| JP2000152090A (ja) | 固体撮像装置 | |
| JPH10164311A (ja) | イメージセンサ | |
| JPH0413360A (ja) | イメージセンサ | |
| JP2002118718A (ja) | 画像読み取り装置 | |
| JPS61214657A (ja) | イメ−ジセンサ |