JPS60198627A - ペンダウン検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａｌ　発明の技術分野 本発明はタブレット等における入力ペンのペンダウン検
出回路の改良に関する。

（ｂｌ　従来技術と問題点 タブレット等において位置座標検出に使用される入力ペ
ンにはマイクロスイッチが内蔵されており、ペンダウン
時にはマイクロスイッチが“ＯＮ”となって、入力ペン
で検出した位置信号が入力回路へ送られ、ペンアップ時
にはマイクロスイッチが“ＯＦＦ’となって、入力ペン
が入力回路から切り離される。入力回路では位置信号の
レベルが一定値以上のときペンダウンと判定される。し
かし、マイクロスイッチのチャタリングのために判定が
正しく行われず、誤動作が生じることがある。

（Ｃ）　発明の目的 本発明の目的はペンダウン時のチャタリングによって誤
判定を生じることを防止し得る入力ペンのペンダウン検
出回路を提供することにある。

（ｄ）　発明の構成 本発明の特徴は、交流位置信号で駆動されるタブレット
の入力面上において前記位置信号を検出する入力ペンと
、該入力ペンの出力を直流信号に変換するための互いに
異なる時定数を有する第１及び第２の整流平滑回路と、
該第１及び第２の整流平滑回路の出力をそれぞれ所定の
レベルと比較する第１及び第２の比較手段とを具備し、
該２つの比較出力がいずれもＯＮのときにペンダウンと
判断するよう構成されたことにある。

（ｅ）　発明の実施例 以下本発明の一実施例を図面を参照しながら説明する。

第１図は本発明に係るペンダウン検出回路の一実施例を
示すブロック図である。

同図においてｌは抵抗板、２は入力ペン、３は入力回路
、４は位置検出回路、５及び６は第１及び第２の整流平
滑回路、７及び８は第１及び第２のコンパレータ、９は
ＡＮＤ回路、１ｏ及び１１は信号源で、信号源１０から
出力される交流信号に対し、信号源１１は９０°の位相
差を有する交流信号を出力する。また１２及び１３は抵
抗板ｌの相対向する２辺に設けられた電極である。

第２図は上記入力ペン２の構造を示す図で、細部につい
ては後述する。

更に第３図は本実施例のタイミング図で、■はペンアン
プ期間、■はチャタリング期間、■はペンダウン期間を
示す。

上記第１図において、２つの信号源１０．１１から送出
される交流信号はそれぞれ電極１２．１３に印加される
。従って抵抗板ｌ上の任意の点に入力ペン２を接触させ
ると、上記電極１２がらのＸ方向の距離に対応、即ちＸ
方向の位置座標に対応した位相差を有する交流信号〔第
３図（ａ）参照〕が検出される。

入力ペン２は第２図に示す構造を有し、先端を抵抗板Ｉ
上に押しつける（１２１］ちペンダウン）と、検出電極
探針加が感圧ゴムスイッチ２１を押し、感圧ゴムスイッ
チ２１が導通状態となる。従って上記検出電極探針によ
って検出された交流信号は、感圧ゴムスイッチ２１を介
して入力回路３に送出される。

入力回路３で上記交流信号は増幅された後、位相検出回
路４へ送出されるとともに、第１．第２の整流平滑回路
５．６へ送られ、ペンダウン検出に用いられる。

位相検出回路４では上記交流信号の位相がら抵抗板Ｉ上
における位置座標Ｘを検出し、この検出された位置座標
を示す信号を出力する。

一方上記第１及び第２の整流平滑回路５及び６では、入
力された交流信号の振幅に比例した直流電圧が得られる
が、本実施例では上記第１及び第２の整流平滑回路５，
６の時定数τ５とτｅを、τ、〈τ６の関係に選んでお
く。

このようにすることにより、第３図（ｂ）、　ｔｃ＋に
見られるように、入力ペン２を抵抗板１に接触させた時
には第１の整流平滑回路５の電圧は速く立ち上がり、第
２の整流平滑回路６の電圧の立ち上がりは遅れる。また
入力ペン２を抵抗板１上から離した時には、第１の整流
平滑回路５の電圧の低下は速く、第２の整流平滑回路６
の電圧はゆっくり低下する。

第１．第２のコンパレータ７．８はそれぞれ上記第１．
第２の整流平滑回路５．６の出力を所定のレベルと比較
し、比較結果としてそれぞれ同図Ｔｄ）、　＋ｅ）に示
す比較出力を送出する。この２つの比較出力はＡＮＤ回
路９によってＡＮＤ演算が施され、両者の論理積〔同図
（ｆ）〕が出力される。

このようにして得られたＡＮＤ回路９の出力〔同図（ｆ
）〕は、第１及び第２のコンパレータ７．８における比
較出力がいずれも“有−リ”即ち“ＯＮ’のときにのみ
送出される。また第１及び第２のコンパレータ７．８は
互いに時定数を異ならしめたことによって同図（ｂｌ〜
（ｆｌに見られる如く、チャタリング発生期間■、即ち
ペンアップ期間Ｉとペンダウン期間■の間の遷移時には
いずれか一方が′ＯＦＦ’状態となり、従ってこの期間
にはＡＮＤ回路９の出力も“ＯＦＦ’となる。従って本
実施例ではこのＡＮＤ回路９の出力信号をペンダウン検
出信号として用い、該ペンダウン信号が“ＯＮ”の間に
のみ位相検出回路４の出力を用いて位置座標Ｘを検出す
るようにしたことにより、交流信号〔第３図（ａ）〕が
安定している期間にのみ位置座標が検出され、チャタリ
ングに起因する誤動作の発生が防止される。

（ｆｌ　発明の詳細 な説明した如（本発明によれば、ペンダウン−ペンアン
プ遷移時におけるチャタリング発生期間中は、ペンダウ
ン検出信号が“ＯＦＦ”、つまりペンダウン信号が出力
されることがなく、従ってペンダウン検出信号がＯＮ’
の期間における位相検出回路４の出力を有効とすること
により、チャタリングに起因する誤動作の発生を防止す
ることが出来る。

【図面の簡単な説明】

第１図は本発明に係るペンダウン検出回路の一実施例を
示す要部ブロック図、第２図は入力ペンの構造を示す要
部断面図、第３図は上記一実施例のタイミング図である
。

Claims (1)

【特許請求の範囲】
1. 交流位置信号で駆動されるタブレットの入力面上におい
   て前記位置信号を検出する入力ペンと、該入力ペンの出
   力を整流平滑するための互いに異なる時定数を有する第
   １及び第２の整流平滑回路と、該第１及び第２の整流平
   滑回路の出力をそれぞれ所定のレベルと比較する第１及
   び第２の比較手段とを具備し、該２つの比較出力がいず
   れも“有り”のときにべ２ノ゛ウンと判断するよう構成
   されたことを特徴とするペンダウン検出回路。