JPS60194668A - 画像読取センサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は画像読取センサに係り、特に光信号を電気信号
に変換する画情報変換素子を複数個配列したセンサアレ
ーにおける素子の特性のパラツ牟に配回する画像信号の
うねシを、このセンサーアレーと同一プロセスで同一基
板上に形成された暗時出力レベル検出素子から得られる
信号で補正して、画像信号出力の不均一性を軽減した画
像読取センサに関するものである。

〔発明の背景〕

従来の画（＃１ＷＱＲセンサは、光電変換材料として非
晶質シリコン（以下ａ・８１と称する）を用いた薄膜ホ
トダイオードと薄膜プロー７牟ングダイオードとをカソ
ード側が向きあうような逆極性で直列接続した画情報変
換素子を用い、この画情報変換素子を複数個配列して蓄
積モード動作させたものである。

かかる従来の画傳読取センサのブロヴク回路図を第１図
に示して、ニジ詳細罠説明する。

１はセンサ基板である。このセンサ基板１にはａ”ｓｔ
ダイオードからなるプロ噌キングダイオードＢＤとホト
ダイオードＦＤとがカソード側を向き合わせた逆極性で
直列接続されて画情報変換素子１０が構成されている。

さらに、画情報変換素子１０は１個の横列を１ブロヅク
として、ｊ個のブロヴクが櫓に配列されて、マトリづク
ス駆動ができる一次元のセンサを構成している。２は駆
動９香回路で、１個のゲート機能を有する。このうち第
１ゲートは画情報変換素子１ｏで構成する各ブロックＢ
ＬＯＣＫ１〜ｊの夫々の第１プロ噌キングダイオードＢ
Ｄ、、、・・・、ＢＤ、　、のアノードｇ４１１に接続
されている。そして１７１Ｊ、ｎゲートは各プロ噌りＢ
ＬＯＣＫＩ〜ｊの夫々の第ｎのプロ９キングダイオード
ＢＤ、、・・・ＢＤｊ−１のアノード側に接続されてい
る。これら１個のゲートにはパルスジェネレータＰＧよ
シバルスが与えられる。３は計数切替回路で、ｊ個のゲ
ート機能を有する。このうち第１ゲートは画情報変換素
子１０で構成するプローＩりＢＬＯＣＫｌ　のホトダイ
オードＰＤ、、・・・ＰＤ、−□のアノード側に接続さ
れている。そしてｉｎゲートは第ｎプロ９りＢｌ、０Ｃ
ＫｎのホトダイオードＰＤｎ−。

・・・ＰＤｎ、のアノード側に接続されている。４は増
巾器で、読取切替回路３のゲート機能の仙痛が共通に入
力に接続されている。５は増巾器４の出力を波形整形す
るための積分器、６は積分器５の出力をサンプルホール
ドするためのサンプルホールド回路である。このサンプ
ルホールド回路６の出刃を一定レベルを基準として符号
化する２値化回路７によって符号に変換する。１３は出
刃端子である。

以上の構成からなる画９Ｊｐ酬取センサの動作につき以
下説明する。まず読取切替回路３の第１ゲートを閉成し
、駆動切替回路２の第１〜ｉのゲートを順次閉成してゆ
くことで、順次第１プロ噌りＢＬＯＣＫｌの画情報変換
素子１０にはパルスが与えられ１画情報に応じに光信号
が電気信号に変換され、この電気信号のレベルに応じて
２値化回路７で符号化されてゆく６次に読取切替回路６
の第２ゲートを閉成し、駆動切替回路２の第１〜１のゲ
ートを順次閉成してゆく。このようにして各プロ９り毎
に順次画情報を符号に変換する。

かかる画像読取センサにあっては、センサ基板１上に形
成配置謬れた画情報変換素子１０が同時に同一プロセス
で作成されてい又も夫々の画情報変換素子１０の特性は
少しずつ相違する。特にａ・８１ダイオ一ド群の逆電流
特性が相違する。この定めに、画情報が与えられない暗
時における画情報変換素子１０の出力レベルは大々相違
する。さらに駆動切替回路２や読取切替回路３の素子等
の特性の違いによっても増巾器ｔに与えられる信号は相
違したものとなる。暗時におけるサンプルホールド回路
６の出力端８に現われる画像信号の一例を第２図１ａｌ
にａとして示す。ν、２図において。

横軸は画素列であり、縦軸は出力レベルである。

図示のごとく、画情報変換素子１０の配置が近ければこ
れに対応する画像信号はわずかの違いであるが、画情報
変換素子１０が複数個配列されたセンサアレー全域では
画像信号のうねシ（以下シェーディングと称する）の変
化幅は犬となりてしまり。このために、同一の画情報に
対して６画素列からの画像信号は相違し、この画像信号
を一定レベルを基準として２値化回路７で符号化すれば
、同一の画情報に対して異なる符号が生する處れがあっ
た。

この画情報変換素子１０等の特性の違いに起因する符号
化の誤りを補止するために、暗時における画像信号を各
画素毎に予め回路的メモリに蓄積し、このメモリ出力レ
ベルと画像信号とを比較鞠正１−１−祷に符号什すふ補
正回路を設けることも揚案されているが、メモリを含む
補正回路は複離であり、また補正できるシェーディング
幅が制約されていて大きなシェープインク幅を充分に補
正することができない。特に長尺のセンサアレーを複数
の基板を接合して構成したものにあっては、製造プロセ
スのほんのわずかづつの相違にＪニジ暗時における完像
信号は各基板で大きく異なり、満足に補正し得ない。さ
らに、上記補正回路はアナログ量たる画像信号を一度デ
シタル量に変換してメモリに記憶させるものであり、補
正の精度を高めるためにはメモリ容置が大となり、それ
だけ高価なものとなる欠点があった。

〔発明の目的〕

本発明の目的は、上記した従来の画像斬砲センサの欠点
を解決せんとするもので、画情報変換素子等の特性のバ
ラツキによるシェープインクを簡単な構成で確実に補正
し、精度工〈符号化できる画像読取センサを提供するこ
とにある。

〔発明の概要〕

本発明の画像読取セ／すは、画情報の元信号を電気信号
に変換する画情報変換素子と、この変換素子と同一構造
をもちかつ遮光された暗時における出刃レベル検出素子
とを近くに同一プロセスで形成し、画情報変換素子で得
られ定面像信号を検ａ１素子で得られた信号で減算補正
し、もって画情ダ換素子の特性のバラツキによる画像信
号の暗時におけるシェープインクを減少させてｎ１度１
〈符号化できるように構成したことを特徴としている。

〔発明の実施例〕

以Ｔ第３図に示す実施例を参照して本発明の詳細な説明
する。第３図において第１図と同一符号が付された部材
は第１図と同じ部材であり、）初した説明を省略する。

センサ基板１′にはａ’ｓｉダイオードからなるプロ・
ノキングタイオードＢＤとホトダイオードＰＤとがカソ
ード側を回き合わせた逆極性で面外接続されて画情報変
換素子１０が構成され、さらにこの画情報変換素子１０
を１イβｊ＃１に配夕１１シて１ブロヴクとし、このツ
ロ噌りｊ個を横に配夕１１シて、マトリ・ソクス駆動か
できる一次元のセンサをｍ成することは第１肉に示すセ
ンサ基板１と同様である。このセンサ基板１′の特徴と
するところは、画情報ｆ換素子１０を構成するプロ９キ
ングタイオードＢＤとホトダイオードＰＤと同一構造の
検出用プロ・−７キングタイオードＳＲと検出用ホトタ
イオードＳＰとをカソード側を向き合わせた逆極性で重
列接続された暗時出力レベル検出素子１１が設けられに
ことにある。この暗時出力レベル検出素子１１は画情報
変換素子１０で構成する各プロ・ツク毎に１個つつ、各
プロダクの近くで画像読取位置からずれた位置に画情報
変換素子１０と同一プロセスで形成される。なお検出用
ホトタイオードＳｐは連光されて画像による元信号に反
羅・しないよう構成されている。２′は駆動切替回路で
％　１１０・ツクを構成する１個の画情報ｆ換素子１０
の数と対応する１個のゲート機能と、暗時出力レベル検
出素子１１に対応し定検出用ゲート機能Ｓとを有する。

この検出用ゲートｓは各プロ・ツクＢＬＯＣＫ１〜ｊの
犬々の検出用プロ・ｌキンクタイオードＳＢ、、のアノ
ード側に接続され１いる。そして他の１個のゲートは各
プロ・ツクＢＬＯＣＫ１　ｊの天々に対応するプロ噌キ
ングダイオードＢＤのアノード側に接続されることは第
１図に示ず従来のこの拗センサと同じである。これ’ｌ
　（ｉ＋１　）個のゲートにはパルスジェネレータ円↓
シバルスが与えられる。各ブロックＢＬＯＣＫ１〜ｊの
ホトダイオードＦＤ、、・・・ＦＤ、、のアノード側は
、フロ咋り毎に共通接続されてｊ個のゲート機能を１す
る読取切替回路３の対応するゲートに接続される。この
読取切替回路５のゲートの他端は共通接続され、増幅器
４と積分器５を介し１２分岐享れてＷＩ、１と第２スイ
ツチＳ＋＋８２にＰ：続されている。この第１のヌイリ
チＳ１　の細端は画像信号用のサンプルホールド回路６
に接続され、第２のスイーｌチＳ２の他端り暗時レベル
用サンフルホールド回路６１に接続されている。画像信
号用のサンプルホールド回路６の出力は減嘗回路９の十
入力端子に与えられ、暗時レベル用すンプルホールド画
路６１の出力は減算回路９の一人力端子に与えらｎる。

この減算回路９の出刃は２値化回路７に与えられ、二値
に符号化されて出力抱子１３に現われる。

本発明の実施例は上記せる構造からなり、以下その動作
につき説明する。まず詐取切替回路３の第１ゲートを閉
成し、ｌＪＡ動切替回路２の検出用ゲートｓを閉成し、
さらに第２のスイηチＳ２’２閉成する。これによって
、第１プロづりの暗時出力レベル検出素子１１にパルス
が与えられ、暗時出力レベルに応じに信号が暗時レベル
用サンプルホールド回路６１に与えられてホールドされ
る。次に第２のスイヴチＳ２を開広し、第１のスイーｌ
チＳ１　を閉放す為とともに駆動切替回路２の他の第１
〜１のゲートを順次閉成してゆくと、順次第１ブロツク
ＢＬＯＣＫ　１の画情報ｆ換素子１０にパルスが与えら
れ、画情報に応じた元信号が電気信号に変換寧れ、この
電気信号のレベルに応じた１百号が画像信号用のサンプ
ルホールド回路６に順次ホールドされる。このサンプル
ホールド回路にホールド芒れた信号は、派ヤ回路９にＬ
シ暗しベル用サンプルホールド回路６１にホールドされ
ｆこ信号たけ減算されて二値化回路７に与えられて、一
定レベルを基準として符号化される。このようにして第
１のブロックに関する画像読取作業が終了すれば１次に
第２〜ｊのブロックに関する画像読取作業が順次行なわ
れる。暗時出力レベル検出素子１１は、各プロ・ツクの
近くでかつブロックを構成する画情報変換素子１０と同
一プロセスで同時に形成これるにめに、ブロックを構成
している画情報変換素子１０と暗時出力レベル検出素子
１１との特性は、はぼ巨１じである。したがって、減算
回路９の出力端１２には画情報変換素子１０かも得られ
る画像信号η・ら暗時における出刃レベルを除去して補
正された画像信号が現われる。これを第２図１ａｌ　、
　ｌｂｌにニジ説明すると、画像信号用のサンプルホー
ルド回路６の出力は第２図１ａｌで８のごときシェープ
インクが含まれ、暗時レベル用サンプルホールド回路６
１の出刃は第２図１ａｌでｂのごとく、各プロづり毎の
シェープインクを有する。かかる両出刃が与えられた減
算回路９の出力端１２には、第２　［１Ｑｌｂ＋でＣの
ととくシェープインク幅が軽減された出力となる。

したがって、２値化回路７へ入力される画像信号には、
シェーディングによる誤差はわずかじか富まれないこと
となる。これに五って、一定レベルを基準として二値化
回路７で画像信号を精度工〈符号化することが可能とな
る。

なお、上記実施例では、ａ−８１ダイオードを用いた画
情報変換素子を一例として記述したが、これに限られる
ことなく、光信号を電気信号に変換する素子であって、
暗時における出力レベルが素子の特性によってパラツク
虞れのある変書素子を用いた画像読取センサに本発明は
有益である。

ζらに、上記実施例では、画情報変換素子の各プロづり
毎に暗時出力レベル検出素子を配置しｒこが、これに限
られることなく、１ケの暗時出力レベル検出素子に対応
する画情報変換素子の個ｆ５を少なくするほどシェーデ
ィング補正の精緻が高上することは明らかである。

〔発明の効果〕

以上説明し、た所から明らかなように、本発明に工れば
、画情ｔＮを元信号から電気信号にｆ換する画情報変換
素子と、この素子と同一構造でかつ遮光これて、暗時出
力Ｖベル検出素子とを同一プロセスで内１−基板上に近
接して形成したので１画素子の特性は略同−であり１画
情報変換素子の出刃から暗時出力レベル検出素子の出刃
を減算することで素子の特性のバラツキによるシェーデ
ィングを除去することができる。そのため画像信号か素
子の％性で変動することがなく、一定しペアしを基準と
する２値化回路で精度よく符号化することが可能となる
。

【図面の簡単な説明】

第１図は、従来の画像読取センサのブローｌ夕回路図で
ある。藁２図１ａｌは１画情報変換素子の暗時における
出力レベルａと暗時出力レベル検出素子の出力レベルｂ
とのシェーディングを示すモデル図であシ、第２図１ｂ
＋は、暗時に２けるシェープインク補正されに減算回路
の出刃レベルＣを示すモデル図である。第３図は、本発
明の一実施例を示す画１家訪取センサのブロック回路図
である。 １′・・・センサ基板、１０・・・画情報変換素子、１
１・・・暗時出力レベル検出素子、９・・・減算回路。 代理人弁理士　高　橋　明　大 ′１１′１　記 ２ 才２図 Ｃ（Ａ） 画素列

Claims (1)

【特許請求の範囲】
1. 画情報を元信号から電気信号に変換する画情報変換素子
   と、趣元された暗時出力レベル検出素子とを基板上に近
   接して形成せしめ、減算回路によシ前記画情報変換素子
   で得られた画像信号から前記暗時出力レベル検出素子で
   得られた信号を減算して出力するよう構成したことを特
   徴とする画像読取センサ。