JPS60189263A - 半導体電力制御素子及びその製造方法 - Google Patents
半導体電力制御素子及びその製造方法Info
- Publication number
- JPS60189263A JPS60189263A JP60022101A JP2210185A JPS60189263A JP S60189263 A JPS60189263 A JP S60189263A JP 60022101 A JP60022101 A JP 60022101A JP 2210185 A JP2210185 A JP 2210185A JP S60189263 A JPS60189263 A JP S60189263A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- power control
- grid
- semiconductor power
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000000034 method Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 44
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 13
- 230000001154 acute effect Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 4
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229940000425 combination drug Drugs 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体電力制御素子、例えばサイリスタやグ
リジスタ、及びその製造方法に関する。
リジスタ、及びその製造方法に関する。
半導体電力制御素子用のグリッド体としては、二種のも
のが知られている。ａち、表面°グリッド体及び埋込み
グリッド体（ＩＥＥＥ トランザクションズ オン エ
レクトロン デバイセズ（Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎ Ｅｉｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ） 、 Ｅ
Ｄ −２７巻Ａｌ ｌ 、 １９８０年１１月、 ２１
４１〜２１４５ ヘー シ）がある。埋込みグリッド体
を備えた半導体電力制御素子を製造するには、１ずシリ
コンウェハーのよりなｎ−にドープした半導体基板の表
面に熱酸化によってマスキング層を形成する。そして窓
部分がウェハーの周縁部を残してエツチングされて開け
られ、プレーナーボロン拡散によってグリッド体がそこ
に形成される。渣たこのボロン拡散工程において、ウェ
ハーの底面にはｐ＋陽極が同時に形成される。そして、
ウェハーの活性域には酸化膜をエツチングで取除くこと
により金属性グリッドマスクに似たパターンが形成され
る。グリッドは、このグリッドマスクパターンの隙間の
部分において、ボロン拡散によりウェハーの表面に形成
される。更にｍ化膜の大部分がエツチングで取除かれ、
ｎのド−プ層がシリコン液のエピタキシャル成長によっ
て形成される。かぐして埋込みグリッド体が半導体ウェ
ハー内に形成される。
のが知られている。ａち、表面°グリッド体及び埋込み
グリッド体（ＩＥＥＥ トランザクションズ オン エ
レクトロン デバイセズ（Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎ Ｅｉｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ） 、 Ｅ
Ｄ −２７巻Ａｌ ｌ 、 １９８０年１１月、 ２１
４１〜２１４５ ヘー シ）がある。埋込みグリッド体
を備えた半導体電力制御素子を製造するには、１ずシリ
コンウェハーのよりなｎ−にドープした半導体基板の表
面に熱酸化によってマスキング層を形成する。そして窓
部分がウェハーの周縁部を残してエツチングされて開け
られ、プレーナーボロン拡散によってグリッド体がそこ
に形成される。渣たこのボロン拡散工程において、ウェ
ハーの底面にはｐ＋陽極が同時に形成される。そして、
ウェハーの活性域には酸化膜をエツチングで取除くこと
により金属性グリッドマスクに似たパターンが形成され
る。グリッドは、このグリッドマスクパターンの隙間の
部分において、ボロン拡散によりウェハーの表面に形成
される。更にｍ化膜の大部分がエツチングで取除かれ、
ｎのド−プ層がシリコン液のエピタキシャル成長によっ
て形成される。かぐして埋込みグリッド体が半導体ウェ
ハー内に形成される。
そして最終の工程としては、何らカバーされてｂないグ
リッド体の周縁部分に導電性の接触子を配することであ
る。
リッド体の周縁部分に導電性の接触子を配することであ
る。
従来の技術においては、例えば真空中で、逆ドーピング
された導電性のグリッドが半導体中に形成される。この
ため多くのマスキング工程及びエツチング工程が要求さ
れる。即ち、エピタキシーにおいては、逆ドーピングさ
れる素材を基材上圧整列させること及びこれに続いて基
材が成長すること、そして埋込みグリッド体も整列状に
形成することが要求される。
された導電性のグリッドが半導体中に形成される。この
ため多くのマスキング工程及びエツチング工程が要求さ
れる。即ち、エピタキシーにおいては、逆ドーピングさ
れる素材を基材上圧整列させること及びこれに続いて基
材が成長すること、そして埋込みグリッド体も整列状に
形成することが要求される。
ところが、従来の技術においては、これらの要求を満た
すためにあまりにも多くの工程を費やし、高価なものと
なっており解決が望まれていた。
すためにあまりにも多くの工程を費やし、高価なものと
なっており解決が望まれていた。
上記問題点を解決するため、本発明は、その構成を第一
発明に係る半導体を力制御素子においては、頂面と、底
面と、及び上記頂面から底面にかけて斜面状に頂面と鋭
角をなすように形成した側面とを有する半導体の基板、
該基板の底面に設ける制御及びスイッチング用の電極、
上記基板の内部に形成された二つの埋込みグリッド体で
あって、各グリッド体は多数の要素体よりなり、各要素
体は他方の埋込みグリッド体の対応する要素体から垂直
方向で所定距離だけ離れ且つ水平方向でず九て位置して
いる埋込みグリッド体、そして上記基板の斜面に形成さ
れた側面に沿って平行に延びて基板内に埋設され、上記
二つの埋込みグリッド体と・上記電極とを接続する導電
性の接触体とよりなるものとしている。
発明に係る半導体を力制御素子においては、頂面と、底
面と、及び上記頂面から底面にかけて斜面状に頂面と鋭
角をなすように形成した側面とを有する半導体の基板、
該基板の底面に設ける制御及びスイッチング用の電極、
上記基板の内部に形成された二つの埋込みグリッド体で
あって、各グリッド体は多数の要素体よりなり、各要素
体は他方の埋込みグリッド体の対応する要素体から垂直
方向で所定距離だけ離れ且つ水平方向でず九て位置して
いる埋込みグリッド体、そして上記基板の斜面に形成さ
れた側面に沿って平行に延びて基板内に埋設され、上記
二つの埋込みグリッド体と・上記電極とを接続する導電
性の接触体とよりなるものとしている。
また第二発明たる半導体電力制御素子の製造方法におい
ては、その構成を、頂面、底面及び側面を有する半導体
の基板の頂面に金属製のグリッドマスクを形成し、上記
基板中に、高エネルギの加速器を用いてイオン注入の逆
ドーピングを基板の頂面から行ない、基板中に直接的に
グリッド体を埋込み形成するものとしている。
ては、その構成を、頂面、底面及び側面を有する半導体
の基板の頂面に金属製のグリッドマスクを形成し、上記
基板中に、高エネルギの加速器を用いてイオン注入の逆
ドーピングを基板の頂面から行ない、基板中に直接的に
グリッド体を埋込み形成するものとしている。
災に、第三発明たるシリコンのウェハー中に、金属製の
グリッドマスクを用いて埋込みグリッド体を形成し半導
体製のサイリスタやグリジスタを製造する半導体電力制
御素子の製造方法においては、高エネルギ加速器による
イオン注入の逆ドーピングを金属製のグリッドマスクを
介して行ない、半導体の基板中に直接埋込みグリッド体
を形成することを特徴としてなるものとしている。
グリッドマスクを用いて埋込みグリッド体を形成し半導
体製のサイリスタやグリジスタを製造する半導体電力制
御素子の製造方法においては、高エネルギ加速器による
イオン注入の逆ドーピングを金属製のグリッドマスクを
介して行ない、半導体の基板中に直接埋込みグリッド体
を形成することを特徴としてなるものとしている。
本発明においては、単一のマスキング工程のみ要求され
る。即ち、半導体の表面の酸化膜をωつでいる金属膜に
対するエツチングにより金属製のグリッドマスクを形成
する工程である。この金属製のグリッドマスクを通した
イオン注入の逆ドーピングにより、埋込みグリッドは半
導体内（直接に形成されることになる。この金属製のグ
リッドマスクは、棒状部分の間からのみイオン注入を許
すもので、グリッド体は、１０ ｐｍ以上の深さのとこ
ろに形成される。この深さは５０μｍ以上であることが
望ましｂが、この場合高エネルギ加速器は１００ＭｅＶ
の作動域で運転する必要がある。
る。即ち、半導体の表面の酸化膜をωつでいる金属膜に
対するエツチングにより金属製のグリッドマスクを形成
する工程である。この金属製のグリッドマスクを通した
イオン注入の逆ドーピングにより、埋込みグリッドは半
導体内（直接に形成されることになる。この金属製のグ
リッドマスクは、棒状部分の間からのみイオン注入を許
すもので、グリッド体は、１０ ｐｍ以上の深さのとこ
ろに形成される。この深さは５０μｍ以上であることが
望ましｂが、この場合高エネルギ加速器は１００ＭｅＶ
の作動域で運転する必要がある。
埋込みグリッド体の深さ方向での寸法、即ち注入深さは
、イオンの半値幅（Ｈａｌｆ−ｖａｌｕｅ ｗｉｄｔｈ
ｏｆｔｌｌｅ １ｏｎｓ ） の物理的限界によって
決定される。
、イオンの半値幅（Ｈａｌｆ−ｖａｌｕｅ ｗｉｄｔｈ
ｏｆｔｌｌｅ １ｏｎｓ ） の物理的限界によって
決定される。
この点につ−ては１９８３年７月１日付西独特許Ｐ３３
２３６７２、 Ｏに記述されている。垂直方向でのグリ
ッド体の厚みはｅ１ホ金属製のグリッドマスクの寸法に
よって決定される。この場合、問題となるのは金属製の
グリッドマスクの精密さと、制御用電極との接続である
。またグリッド体における平行間隙は、架電される代表
的な阻止電圧によるチャージゾーン間隙の２倍を越えな
いようにするよう考慮しなければならない。ドーピング
と電圧とにより、これらの値はｌ Ｏｐｍ以内である。
２３６７２、 Ｏに記述されている。垂直方向でのグリ
ッド体の厚みはｅ１ホ金属製のグリッドマスクの寸法に
よって決定される。この場合、問題となるのは金属製の
グリッドマスクの精密さと、制御用電極との接続である
。またグリッド体における平行間隙は、架電される代表
的な阻止電圧によるチャージゾーン間隙の２倍を越えな
いようにするよう考慮しなければならない。ドーピング
と電圧とにより、これらの値はｌ Ｏｐｍ以内である。
同時にグリッドマスクの棒状部分の厚み又は深さは、イ
オンがマスク内に打込まれて入る深さを実質的に越えな
ければならない。この後者の深さは、１１００ｐのとこ
ろである。また、グリッドマスクは半影効果を十分に排
除し短絡を防止するためにきっちりと四角形になってい
々ければならない。グリッドマスクの深さと、グリッド
体まで間隙の比がｌＯを超えるものは、製造できていな
いが、二つのグリッド体が垂直方向で所定の距離をおき
、且つ水平方向でずれていること、及び半導体のウェハ
ーに斜面を設けることで解決している。
オンがマスク内に打込まれて入る深さを実質的に越えな
ければならない。この後者の深さは、１１００ｐのとこ
ろである。また、グリッドマスクは半影効果を十分に排
除し短絡を防止するためにきっちりと四角形になってい
々ければならない。グリッドマスクの深さと、グリッド
体まで間隙の比がｌＯを超えるものは、製造できていな
いが、二つのグリッド体が垂直方向で所定の距離をおき
、且つ水平方向でずれていること、及び半導体のウェハ
ーに斜面を設けることで解決している。
斜面の角度はｌσ〜６σ、好ましくはｌσ〜３σである
。酸化膜（ＳｉＯ２）に関する試験においては二つの埋
込みグリッド体間の距離は望ましいもの、即ち限界距離
である４μｍ以内のものになった。
。酸化膜（ＳｉＯ２）に関する試験においては二つの埋
込みグリッド体間の距離は望ましいもの、即ち限界距離
である４μｍ以内のものになった。
とのため二つのグリッド体間に短絡は生じ得ない。
以下、本発明の実施例を図面に基づいて説明する。第１
図〜第４図は本発明の電力制御素子の製法を示し、第５
図及び第６図は、その一部を示している。
図〜第４図は本発明の電力制御素子の製法を示し、第５
図及び第６図は、その一部を示している。
図中ｌはｎ−となるようドーピングされた母材、即ち半
導体製の基板で、Ｉ Ｏ’ ３／ｃｍ”の濃度でリンを
ド−ピングしたシリコンである。母、材１は、輪切りに
した円筒状のウェハーで、直径は１９ミリメートル（３
／４インチ）、厚さは約９００μｍである。
導体製の基板で、Ｉ Ｏ’ ３／ｃｍ”の濃度でリンを
ド−ピングしたシリコンである。母、材１は、輪切りに
した円筒状のウェハーで、直径は１９ミリメートル（３
／４インチ）、厚さは約９００μｍである。
母材１の底面２側には中央部に、頂面３側には全体に、
濃度１０”／♂のｎ＋のコンタクトが貫通方向で深さが
５０〜８０／ｌｊｍまで拡散せられている。また底面２
の周縁部にはボロンをドーピングしたｐ＋のコンタクト
４が設けてあり、濃度は１０”／ｃｒ！〜ｌＯＩ′／ｃ
ｒ！で拡散によってリング状に形成しである。
濃度１０”／♂のｎ＋のコンタクトが貫通方向で深さが
５０〜８０／ｌｊｍまで拡散せられている。また底面２
の周縁部にはボロンをドーピングしたｐ＋のコンタクト
４が設けてあり、濃度は１０”／ｃｒ！〜ｌＯＩ′／ｃ
ｒ！で拡散によってリング状に形成しである。
更に母材１の頂面３は金属を蒸着して５０〜１００μｍ
の金属層５を形成しである。金属には例えばアルミニウ
ムが用いられる。
の金属層５を形成しである。金属には例えばアルミニウ
ムが用いられる。
そして、第２図に示すように、母材１の側面６外周を据
置がりにして斜めに角度をつける。即ち母材ｌの頂面３
と所定の角度αをつけるが、この角度αはｌσ〜６０°
、好ましくは１σ〜３０°とする。このため母材ｌ〔以
下ウェハー１という。〕は斜面７を備えた截頭円錐形の
ものとなる。更に全体的にミクロンレベルの厚さのフォ
トレジストで被膜を形成する。
置がりにして斜めに角度をつける。即ち母材ｌの頂面３
と所定の角度αをつけるが、この角度αはｌσ〜６０°
、好ましくは１σ〜３０°とする。このため母材ｌ〔以
下ウェハー１という。〕は斜面７を備えた截頭円錐形の
ものとなる。更に全体的にミクロンレベルの厚さのフォ
トレジストで被膜を形成する。
次に、上記金属層５にグリッドパターンを形成する。最
終的には、第２図を９σ回転させて描いた第３図に示す
ように、多数の棒状のリプ８を形成するように金属層５
上に多数の整列させた帯状にエツチングが施される。棒
状のリプ８，８間の距離及び各リプ８の厚みは、最も斜
面７に近い最外周のものを除いて夫々１００μｍである
。
終的には、第２図を９σ回転させて描いた第３図に示す
ように、多数の棒状のリプ８を形成するように金属層５
上に多数の整列させた帯状にエツチングが施される。棒
状のリプ８，８間の距離及び各リプ８の厚みは、最も斜
面７に近い最外周のものを除いて夫々１００μｍである
。
そして最後に行なわれる実質的な工程は、第４図に示す
ようにイオン注入の逆ドーピングである。
ようにイオン注入の逆ドーピングである。
第４図は第３図の状態からウェハーｌを９σ再び回転さ
せた状態を示している。この段階を実施するためには、
ウェハーｌを高エネルギーの加速器中におき、高エネル
ギーイオン９の逆放射中にさらす。このため釦用いられ
た高エネルギー加速器は、ヘビーイオン用のパン・デ・
グラーフ サイクロトロンコンビネーション（Ｖａｎ−
ｄｅ−ＧｒａａｆＣｙｃｌｏｔｒｏｎ Ｃｏｍｂｉｎａ
ｔｉｏｎ ｆｏｒ ｈｅａｖｙ １ｏｎｓ （ＶＩＣＫ
ＳＩ ） ）である。このＶＩｅＫＳＩは、本実施例に
おいてボロンが使われていることに鑑み８０〜１００Ｍ
ｅＶの範囲で作動させイオン９の打込み深さは２００μ
ｍとして用いている。またイオン９の濃度は１０１４／
ｃｎＦ 〜１ ｏ１５／ｕとしている。
せた状態を示している。この段階を実施するためには、
ウェハーｌを高エネルギーの加速器中におき、高エネル
ギーイオン９の逆放射中にさらす。このため釦用いられ
た高エネルギー加速器は、ヘビーイオン用のパン・デ・
グラーフ サイクロトロンコンビネーション（Ｖａｎ−
ｄｅ−ＧｒａａｆＣｙｃｌｏｔｒｏｎ Ｃｏｍｂｉｎａ
ｔｉｏｎ ｆｏｒ ｈｅａｖｙ １ｏｎｓ （ＶＩＣＫ
ＳＩ ） ）である。このＶＩｅＫＳＩは、本実施例に
おいてボロンが使われていることに鑑み８０〜１００Ｍ
ｅＶの範囲で作動させイオン９の打込み深さは２００μ
ｍとして用いている。またイオン９の濃度は１０１４／
ｃｎＦ 〜１ ｏ１５／ｕとしている。
上記のイオン注入の逆ドーピングは、半導体のウェハー
１中に直接的に二つの埋込みグリッド体１０．１１を形
成する。これら埋込みグリッド体１０．１１は垂直方向
に平行に離れている。
１中に直接的に二つの埋込みグリッド体１０．１１を形
成する。これら埋込みグリッド体１０．１１は垂直方向
に平行に離れている。
第５図は、第４図の状態から更に９σ回転させた状態の
ウェハー１の一部を拡大して示している。
ウェハー１の一部を拡大して示している。
埋込まれた各グリッド体１０．１１は、深さ方向で所定
の距離ｄｓだけ離している。この距離ｄＳは４μｍの限
界内である。また各グリッド体１０゜１１は複数の要素
体ＩＱａ 、 ｌｌａからなりこれらの水平方向での距
＠、 ｄ ａは、ウニノー−１の表面に設けたグリッド
マスクとなった金属層５のリプ８の幅に相応している。
の距離ｄｓだけ離している。この距離ｄＳは４μｍの限
界内である。また各グリッド体１０゜１１は複数の要素
体ＩＱａ 、 ｌｌａからなりこれらの水平方向での距
＠、 ｄ ａは、ウニノー−１の表面に設けたグリッド
マスクとなった金属層５のリプ８の幅に相応している。
斜面７は、グリッド体１０．１１間の接触を行なう接触
体１２．１３を設けること及び鱈にドープされた制御及
びスイッチング用の電極４とを設けることを可能とする
。これらの接触体１２．１３は、基板中へのイオン注入
により自己調整接触体として直接的に形成され、二つの
平面状に注入される。
体１２．１３を設けること及び鱈にドープされた制御及
びスイッチング用の電極４とを設けることを可能とする
。これらの接触体１２．１３は、基板中へのイオン注入
により自己調整接触体として直接的に形成され、二つの
平面状に注入される。
第６図は、他の実施例であって、深さがｔＭの金属製の
グリッドマスク８′を使用したものが図示されている。
グリッドマスク８′を使用したものが図示されている。
この深さｔＭはマスク８′中へのイオン注入深さを実質
的に越えているものである。従ってたった一つの埋込み
グリッド体１１’が形成されており、このグリッド体１
１’は夫々距離ｄＧだけ離れると共にマスク８′に形成
されるリプ８′ａに相応する幅を有するものとなってい
る。リプｓｌａを通過しようとするイオンは、リプ８′
ａの材質によってその中に止められて注入されることに
なり、層１０’を形成する。もつとも、ウェハーの加工
が続けられると、このイオン注入による層１０’は、リ
プ８′を含むマスク全体と共にエツチングにより除去さ
れてしまう。
的に越えているものである。従ってたった一つの埋込み
グリッド体１１’が形成されており、このグリッド体１
１’は夫々距離ｄＧだけ離れると共にマスク８′に形成
されるリプ８′ａに相応する幅を有するものとなってい
る。リプｓｌａを通過しようとするイオンは、リプ８′
ａの材質によってその中に止められて注入されることに
なり、層１０’を形成する。もつとも、ウェハーの加工
が続けられると、このイオン注入による層１０’は、リ
プ８′を含むマスク全体と共にエツチングにより除去さ
れてしまう。
なお、上記の例は単なる実施例であって、本発明がこれ
らの実施例に限定されることを意味するものではない。
らの実施例に限定されることを意味するものではない。
本発明は、以上説明してきた如きものなので、必要な加
工工程は単一のマスキング工程と、斜面形成工程のみと
ｂう簡単なものとなる。また同時に埋込みグリッド体と
電極とが自動的に接続されるので、製造が非常に単純且
つ容易に行なえるものとなる。
工工程は単一のマスキング工程と、斜面形成工程のみと
ｂう簡単なものとなる。また同時に埋込みグリッド体と
電極とが自動的に接続されるので、製造が非常に単純且
つ容易に行なえるものとなる。
第１図〜第４図は、本発明の一実施例に係る電力制御素
子の製造工程を順次に示す断面図。 第５図は、グリッドマスクとしての金属層を介してイオ
ン注入を行ない、埋込みグリッド体を二つ形成する状態
を示す上記実施例の部分拡大図。 そして 第６図は、大きな厚み又は深いグリッドマスクとしての
金属層を用いてイオン注入により単一のグリッド体を形
成した本発明に係る電力制御素子の他の実施例を示す断
面図である。 ｌ・・・基板（ウエノ・−） ２・・・底面３・・・頂
面 ４・・・コンタクト ５・・・金属層（グリッドマスク） ６・・・側面７・
・・斜面 ｓ、ｓ’ａ・・・リブ（棒状体）１０．１１
・・・埋込みグリッド体 Ｊ、 ２ 、１３・・・接触体 代理人 弁理士 村 １）幹 雄 第１頁の続き ０発 明 者 ディートリツヒ プロ ドイツ連邦丈−
ニツヒ パープル う ＠発明者 マイソノ１ルト クツ−ドイツ連邦プル シ
ュトラ− ０発 明 者 ヨアヒム ラツシンス ドイツ連邦１キ
ー ユトラーセ ＱＱＩ− ；和国１０００ ベルリン ３３ フランツエンズ′ユ
トラーセ １４ ；和国１０００ ベルリン ３１ ガストアイネルーセ
１３ ミ和国１０００ ベルリン ４１ ルーベンス シ２
子の製造工程を順次に示す断面図。 第５図は、グリッドマスクとしての金属層を介してイオ
ン注入を行ない、埋込みグリッド体を二つ形成する状態
を示す上記実施例の部分拡大図。 そして 第６図は、大きな厚み又は深いグリッドマスクとしての
金属層を用いてイオン注入により単一のグリッド体を形
成した本発明に係る電力制御素子の他の実施例を示す断
面図である。 ｌ・・・基板（ウエノ・−） ２・・・底面３・・・頂
面 ４・・・コンタクト ５・・・金属層（グリッドマスク） ６・・・側面７・
・・斜面 ｓ、ｓ’ａ・・・リブ（棒状体）１０．１１
・・・埋込みグリッド体 Ｊ、 ２ 、１３・・・接触体 代理人 弁理士 村 １）幹 雄 第１頁の続き ０発 明 者 ディートリツヒ プロ ドイツ連邦丈−
ニツヒ パープル う ＠発明者 マイソノ１ルト クツ−ドイツ連邦プル シ
ュトラ− ０発 明 者 ヨアヒム ラツシンス ドイツ連邦１キ
ー ユトラーセ ＱＱＩ− ；和国１０００ ベルリン ３３ フランツエンズ′ユ
トラーセ １４ ；和国１０００ ベルリン ３１ ガストアイネルーセ
１３ ミ和国１０００ ベルリン ４１ ルーベンス シ２
Claims (1)
- 【特許請求の範囲】 （１）以下の要件を含んでなる半導体電力制御素子。 （イ）頂面と、底面と、及び上記頂面から底面にかけて
斜面状に頂面と鋭角をなすように形成した側面とを有す
る半導体の基板。 （ロ）上記基板の底面に設ける制御及びスイッチング用
の電極。 （ハ）上記基板の内部に形成された二つの埋込みグリッ
ド体であって、各グリッド体は多数の要素体よりなり、
各要素体は他方の埋込みグリッド体の対応する要素体か
ら垂直方向で所定距離だけ離れ且つ水平方向でずれて位
置している。そして に）上記基板の斜面に形成された側面に沿って平行に延
びて基板内に埋設され、上記二つの埋込みグリッド体と
上記電極とを接続する導電性の接触体。 （２１上記基板の頂面と側面のなす角度が１σ〜６σの
鋭角である請求の範囲第１項の半導体電力制御素子。 （３）上記基板の頂面と側面のなす角度が１σ〜３σの
鋭角である請求の範囲第２項の半導体電力制御素子。 （４）上記基板が截頭円錐形状を有する請求の範囲第１
項の半導体電力制御素子。 （５）上記基板が截頭円錐形状を有する請求の範囲第３
項の半導体電力制御素子。 （６）以下の要件を含み、頂面、底面及び側面を有する
半導体の基板を用いた半導体電力制御素子の製造方法。 （イ）上記基板の頂面に金属製のグリッドマスクを形成
すること。 （ロ）上記基板中に、高エネルギの加速器を用いてイオ
ン注入の逆ドーピングを基板の頂面から行ない、基板中
に直接的にグリッド体を埋込み形成すること。 （７）上記高エネルギの加速器を８０ ＭｅＶ−１００
ＭｅＶで作動させる請求の範囲第６項の半導体電力制御
素子の製造方法。 （８）上記グリッド体を埋込み形成するためのイオン注
入の深さが１０μｍを超える請求の範囲第６項の半導体
電力制御素子の製造方法。 （９）上記グリッド体を埋込み形成するためのイオン注
入の深さが５０μｍを超える請求の範囲第７項の半導体
電力制御素子の製造方法。 ＱＯ） 上記グリッドマスクは、多数の離設された棒状
体からなり、且つ高エネルギの加速器から出るイオンが
この棒状体から基板の表面を通り抜け、更に基板内に互
いに垂直方向で離れ且つ水平方向で互いにずれて位置し
ている検数の要素体を夫々備えた二つの埋込みグリッド
体を形成することを許す厚みを備えている請求の範囲第
６項の半導体電力制御素子の製造方法。 ａυ 上記グリッドマスクは、多数の離設された棒状体
からなり、且つ高エネルギの加速器から出るイオンがこ
の棒状体から基板の表面を通り抜け、更に基板内に互い
に垂直方向で離れ且つ水平方向で互いにずれて位置して
いる複数の要素体を夫々備えた二つの埋込みグリッド体
を形成することを許す厚みを備えている請求の範囲第９
項の半導体電力制御素子の製造方法０α２ 上記基板の
側面を頂面に対して鋭角をなすよう斜面状に形成°し、
上記高エネルギの加速器によるグリッド体の埋込み形成
と共に、斜面とした上記基板の側面に該側面に沿って平
行に延びる導電体を形成し、且つ基板の底面に制御及び
スイッチング用の電極を設け、この電極を導電体を介し
て上記グリッド体と接続させる請求の範囲第６項の半導
体筒、力制御素子の製造方法。 ａ３ 上記基板の側面を頂面に対して鋭角をなすよう斜
面状に形成し、上記高エネルギの加速器によるグリッド
体の埋込み形成と共に、斜面とした上記基板の側面に該
側面に浴って平行に延びる導電体を形成し、且つ基板の
底面に制御及びスイッチング用の電極を設け、この電極
を導電体を介して上記グリッド体と接続させる請求の範
囲第１１項の半導体電力制御素子の製造方法。 （１４１基板の頂面と側面とが１σ〜６σの鋭角をなす
よう側面を斜面状に形成する請求の範囲第１２項の半導
体電力制御素子の製造方法。 ０５１ 基板の頂面と側面とが１σ〜６σの鋭角をなす
よう側面を斜面状に形成する請求の範囲第１３− 項の
半導体電力制御素子の製造方法。 （＋６＋ シリコンのウェハー中に、金属製のグリッド
マスクを用いて埋込みグリッド体を形成し半導体製のサ
イリスタやグリジスタを製造する半導体電力制御素子の
製造方法において、高エネルギ加速器によるイオン（９
）注入の逆ドーピングを金属製のグリッドマスク（５，
８）を介して行ない、半導体の基板中に直接埋込みグリ
ッド体（１０，１１）を形成することを特徴とする半導
体電力制御素子の製造方法。 αＤ 上記高エネルギ加速器を８０〜１００ＭｅＶの範
囲で作動させ且つイオンの打込み深さを５０μｍを越え
るものとしたことを特徴とする請求の範囲第１６項の半
導体電力制御素子の製造方法。 α印 上記グリッドマスク（５，８）は、高エネルギの
加速器から出るイオン（９）がグリッドマスク（５）及
び棒状部分（８）においても基板（１）の表面を通り抜
け、更に基板（１１内で互いに垂直方向で離れ且つ水平
方向で互いにずれて位置している二つの埋込みグリッド
体（１０，１１）を形成することを許す材質及び厚みを
備えている請求の範ご第１７項の半導体電力制御素子の
製造方法。 ０９ 半導体の基板（１１の側面（６）が頂面３から鋭
角をなすように斜面状に形成され、且つ基板の底面（２
）に制御及びスイッチング用の電極（４）を設け、更に
上記イオンの打込みによって同時に上記グリッド体（１
０，１１）と上記電極（４）とを接続する埋込み導電体
（１２，１３）を上記側面（６）の斜面（７）に平行に
検数形成することを特徴とする請求の範囲第１８項の半
導体電力制御素子の製造方法。 （２０） 上記斜面状に形成された側面が頂面となす鋭
角は、１σ〜３σである請求の範囲第１９項の半導体電
力制御素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19843404834 DE3404834A1 (de) | 1984-02-08 | 1984-02-08 | Halbleiter-leistungsbauelement, insbesondere thyristor und gridistor, sowie verfahren zu dessen herstellung |
| DE3404834.0 | 1984-02-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60189263A true JPS60189263A (ja) | 1985-09-26 |
Family
ID=6227404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022101A Pending JPS60189263A (ja) | 1984-02-08 | 1985-02-08 | 半導体電力制御素子及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4663830A (ja) |
| EP (1) | EP0153902A3 (ja) |
| JP (1) | JPS60189263A (ja) |
| CA (1) | CA1226968A (ja) |
| DE (1) | DE3404834A1 (ja) |
| IL (1) | IL74217A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE454309B (sv) * | 1986-08-29 | 1988-04-18 | Stiftelsen Inst Mikrovags | Forfarande att framstella tunna ledande eller halvledande skikt inbeddade i kisel medelst implantering av metallatomer |
| US6168983B1 (en) | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
| SE9904785D0 (sv) * | 1999-12-27 | 1999-12-27 | Abb Research Ltd | "A semiconductor device" |
| DE10025567C2 (de) * | 2000-05-24 | 2003-03-27 | Infineon Technologies Ag | Verfahren zum Herstellen von tiefdotierten Gebieten in einem Halbleiterkörper |
| US9660053B2 (en) | 2013-07-12 | 2017-05-23 | Power Integrations, Inc. | High-voltage field-effect transistor having multiple implanted layers |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2303383A1 (fr) * | 1975-03-06 | 1976-10-01 | Alsthom Cgee | Transistor a effet de champ a plat |
| US4198645A (en) * | 1976-01-27 | 1980-04-15 | Semiconductor Research Foundation | Semiconductor controlled rectifier having gate grid dividing surrounding zone into two different impurity concentration sections |
| US4113516A (en) * | 1977-01-28 | 1978-09-12 | Rca Corporation | Method of forming a curved implanted region in a semiconductor body |
| DE2706623A1 (de) * | 1977-02-16 | 1978-08-17 | Siemens Ag | Mis-fet fuer hohe source-drain-spannungen |
| US4151540A (en) * | 1977-12-08 | 1979-04-24 | Fairchild Camera And Instrument Corporation | High beta, high frequency transistor structure |
| US4278475A (en) * | 1979-01-04 | 1981-07-14 | Westinghouse Electric Corp. | Forming of contoured irradiated regions in materials such as semiconductor bodies by nuclear radiation |
| DE2903219A1 (de) * | 1979-01-27 | 1980-08-07 | Bosch Gmbh Robert | Vorrichtung zur anzeige von reglerausfaellen bei lichtmaschinen |
| US4278476A (en) * | 1979-12-05 | 1981-07-14 | Westinghouse Electric Corp. | Method of making ion implanted reverse-conducting thyristor |
| GB2078441A (en) * | 1980-06-17 | 1982-01-06 | Westinghouse Electric Corp | Forming impurity regions in semiconductor bodies by high energy ion irradiation |
| US4424526A (en) * | 1981-05-29 | 1984-01-03 | International Business Machines Corporation | Structure for collection of ionization-induced excess minority carriers in a semiconductor substrate and method for the fabrication thereof |
-
1984
- 1984-02-08 DE DE19843404834 patent/DE3404834A1/de active Granted
-
1985
- 1985-01-31 EP EP85730013A patent/EP0153902A3/de not_active Withdrawn
- 1985-02-01 IL IL74217A patent/IL74217A/xx unknown
- 1985-02-07 US US06/699,018 patent/US4663830A/en not_active Expired - Fee Related
- 1985-02-08 CA CA000473916A patent/CA1226968A/en not_active Expired
- 1985-02-08 JP JP60022101A patent/JPS60189263A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE3404834A1 (de) | 1985-08-08 |
| EP0153902A3 (de) | 1987-08-19 |
| DE3404834C2 (ja) | 1989-05-18 |
| IL74217A (en) | 1988-07-31 |
| CA1226968A (en) | 1987-09-15 |
| US4663830A (en) | 1987-05-12 |
| EP0153902A2 (de) | 1985-09-04 |
| IL74217A0 (en) | 1985-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4155777A (en) | Zener diode incorporating an ion implanted layer establishing the breakdown point below the surface | |
| US3602982A (en) | Method of manufacturing a semiconductor device and device manufactured by said method | |
| US3916509A (en) | Method of manufacturing a semi-conductor target for a camera tube having a mosaic of p-n junctions covered by a perforated conductive layer | |
| US5156981A (en) | Method of making a semiconductor device of a high withstand voltage | |
| US3739237A (en) | Methods of manufacturing insulated gate field effect transistors | |
| GB1601070A (en) | Ion implantation method | |
| ITMI960042A1 (it) | Generatore fotovoltaico con isolamento dielettrico e strati di struttura multistrato di silicio isolati e collegati | |
| KR100192549B1 (ko) | 마스크의 구조 및 제조방법 | |
| US3596347A (en) | Method of making insulated gate field effect transistors using ion implantation | |
| US3918997A (en) | Method of fabricating uniphase charge coupled devices | |
| US3787962A (en) | Insulated gate field effect transistors and method of producing the same | |
| JPS62113474A (ja) | 半導体集積回路の製造方法 | |
| JP2000077517A (ja) | 半導体装置及びその製造方法 | |
| US4151011A (en) | Process of producing semiconductor thermally sensitive switching element by selective implantation of inert ions in thyristor structure | |
| JPS5758356A (en) | Manufacture of semiconductor device | |
| EP0148448A2 (en) | Etching method | |
| US4497109A (en) | Method of fabricating light-controlled thyristor utilizing selective etching and ion-implantation | |
| JPS60189263A (ja) | 半導体電力制御素子及びその製造方法 | |
| WO2024037274A1 (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| WO1980001335A1 (en) | Dielectrically-isolated integrated circuit complementary transistors for high voltage use | |
| US3457631A (en) | Method of making a high frequency transistor structure | |
| US3704177A (en) | Methods of manufacturing a semiconductor device | |
| US3450959A (en) | Four-layer semiconductor switching devices in integrated circuitry | |
| JPS55121680A (en) | Manufacture of semiconductor device | |
| JPS6151871A (ja) | 半導体装置 |