JPS6018779A - インサ−キツトテスタにおけるフイクスチヤチエツク方法 - Google Patents

インサ−キツトテスタにおけるフイクスチヤチエツク方法

Info

Publication number
JPS6018779A
JPS6018779A JP58125535A JP12553583A JPS6018779A JP S6018779 A JPS6018779 A JP S6018779A JP 58125535 A JP58125535 A JP 58125535A JP 12553583 A JP12553583 A JP 12553583A JP S6018779 A JPS6018779 A JP S6018779A
Authority
JP
Japan
Prior art keywords
fixture
jig
circuit tester
checking
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58125535A
Other languages
English (en)
Inventor
Yukihisa Konno
金野 恭久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58125535A priority Critical patent/JPS6018779A/ja
Publication of JPS6018779A publication Critical patent/JPS6018779A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明はプリント基板上に実装された電子部品の機能試
験を行なうインサーキットテスタにおけるフィクスチャ
のチェック方法に関するものである0 技術の背景 半導体技術の発達に伴いプリント基板上に搭載される部
品はその点数が多くなり、また小型化されつつある。こ
のような状況のなかでこれらの部品の外観検査を目視で
行なうのは既に困難となっている。このような背景のな
かで搭載部品単位毎の機能試験を行なうインサーキット
テスタ(以下ICT と称す)が検査工程に導入されつ
つある。
第1図はICTを説明するための図であり、同図におい
て、1はICT、2は被試験パッケージ(以下PKGと
称す)、3はICTとPKGとの接続を行なうためのフ
ィクスチャと称する治具である。このフィクスチャ3に
は多数のプローブピン4が埋め込まれておシ、プローブ
ピン4の接触によシコネクタ5を介してICT IとP
KG2との接続が行なわれる。そしてICT1によ#)
PKG2の搭載部品の機能試験を行なうことができるよ
うになっている。
従来技術と問題点 従来このICTのフィクスチャはパッケージ情報ファイ
ルをもとにして設計製作されるが、製作されたもののチ
ェックには有効なデバッグツールがなく、そのためプロ
ーブビン実装のチェックはパターンフィルムを利用して
目視によシ、布線チェックは電子ブザーなどを利用して
チェックする等の人手にたよっていた。しかしこれらの
方法では多大な時間を費すわりには効果はあまり期待で
きず、結局製品をセットしてのTPタデバッグ時最終的
なチェックを行なうことになる。従ってフィクスチャ自
身に潜む布線やビン実装の誤まりによシTPデバッグに
も多くの時間を要するといった問題があった。
発明の目的 本発明は上記従来の問題点に鑑み、インサーキットテス
タ用のフィクスチャのチェックを能率良く行なうことが
できるチェック方法を提供することを目的とするもので
ある。
(3) 発明の構成 そしてこの目的は本発明によれば、フィクスチャのプロ
ーブピンの基本格子間隔と同一間隔を有する複数条の平
行パターンをプリント板に形成した治具を用意し、該治
具の各パターンをインサーキットテスタに接続し、また
フィクスチャの全べてのプローブビンに電位を与えてお
き、該フイクスチャに前記治具をX方向及びY方向にセ
ットしたときの情報をインサーキットテスタ内に予め格
納されているパッケージ情報ファイルと比較することに
より該フィクスチャのピン実装及び布線のチェックを行
なうことを特徴とするインサーキットテスタにおけるフ
ィクスチャチェック方法を提供することによって達成さ
れる。
発明の実施例 以下、本発明実施例を図面によって詳述する。
第2図は本発明によるインサーキットテスタのフィクス
チャのチェック方法を説明するための図であり、aはチ
ェック用の治具、bはチェック状態を示す図である。同
図において10はチェック(4) 用の治具、11はアダプタ、12はフイクスチャ、13
はフィクスチャのプローブピン、14は信号線、15は
電源線をそれぞれ示している。
第2図によシ本実施例を説明すると、a図に示す如く治
具10はプリント板16にプローブピンの基本格子(例
えば2.54mm)と同一ピッチで複数条の平行パター
ン17が形成されておシ、各パターン17はフィクスチ
ャのコンタクトパネルと接合するアダプタ11に布線さ
れている。
このように形成された治具10を用いて以下に示す方法
でフィクスチャのピン実装及び布線なチェックするので
ある。
インサーキットテスタ内には予めTP作成データである
ビン番号情報とX、Y座標によるビン実装情報とが例え
ば第1表のように格納されているものとする。
以下余白 第1表 次に治具10をフィクスチャ12にセットする。
そして実装されている全べてのプローブピン13の電位
を上げる。そしてコンタクトパネルに接合したアダプタ
11のビンによシ各パターン17に接触しているビン情
報を吸いとる。これにより例えば第2表に示す如き結果
が得られたとする。
以下余白 第2表 次に治具10を90°回転させフィクスチャI2にセッ
トし、前記第2表を得たと同様の操作を行なう。これに
より第3表の如き結果が得られたとする。
第3表 (マ) 以上の第2表と第3表よシ第4表の如きビン実装位置情
報が得られる。
第4表 このようにして得られた第4表のビン実装位置情報をイ
ンサーキット内に予め格納されているパッケージ情報フ
ァイルと比較することによシ、誤シがなければフィクス
チャのビン実装及び布線には誤シは無く、もし一致しな
い部分があればその部分のピン実装又は布線に誤シがあ
ると判断することができる。
発明の効果 (8) 以上、詳細に説明したように本発明によるインサーキッ
トテスタにおけるフィクスチャチェック方法は、複数条
の平行パターンを有する治具を用いてフィクスチャのビ
ン位置情報を読み取り、それを予めインサーキットテス
タ内に格納されている情報と比較することによりフィク
スチャのピン実装及び布線をチェック可能としたもので
あり、フィクスチャの製作時のチェック及び使用時のプ
ローブビンの曲シによる接触不良とか布線の断線等のチ
ェックを能率良く行なうことができるといった効果大な
るものである。
【図面の簡単な説明】
第1図は従来のインサーキットテスタを説明するための
図、第2図は本発明によるインサーキットテスタにおけ
るフィクスチャチェック方法を説明するための図である
。 図面において、10はチェック用の治具、11はアダプ
タ、12はフィクスチャ、13はグローブビン、17は
平行パターンをそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 1、フイクスチャのグローブビ/の基本格子間隔と同一
    間隔を有する複数条の平行パターンをプリント板に形成
    し九治具を用意し、該治具の各パターンをインサーキッ
    トテスタに接続し、またフィクスチャの全べてのプロー
    ブピンに電位を与えておき、該フィクスチャに前記治具
    をX方向及びY方向にセットしたときの情報をインサー
    キット内に予め格納されているパッケージ情報ファイル
    と比較することによシ該フィクスチャのビン実装及び布
    線のチェックを行なうことを特徴とするインサーキット
    テスタにおけるフィクスチャチェック方法。
JP58125535A 1983-07-12 1983-07-12 インサ−キツトテスタにおけるフイクスチヤチエツク方法 Pending JPS6018779A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58125535A JPS6018779A (ja) 1983-07-12 1983-07-12 インサ−キツトテスタにおけるフイクスチヤチエツク方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58125535A JPS6018779A (ja) 1983-07-12 1983-07-12 インサ−キツトテスタにおけるフイクスチヤチエツク方法

Publications (1)

Publication Number Publication Date
JPS6018779A true JPS6018779A (ja) 1985-01-30

Family

ID=14912591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58125535A Pending JPS6018779A (ja) 1983-07-12 1983-07-12 インサ−キツトテスタにおけるフイクスチヤチエツク方法

Country Status (1)

Country Link
JP (1) JPS6018779A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456804U (ja) * 1990-09-25 1992-05-15

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456804U (ja) * 1990-09-25 1992-05-15

Similar Documents

Publication Publication Date Title
JPS6018779A (ja) インサ−キツトテスタにおけるフイクスチヤチエツク方法
Jandhyala et al. Design-for-test analysis of a buffered sdram dimm
JP2837703B2 (ja) 故障診断装置
JPH01277949A (ja) メモリ試験方式
JPH03211481A (ja) Lsiテスト回路
JPH04128661A (ja) 線路ディレイ試験装置
JPH0224473B2 (ja)
JPH07333297A (ja) 回路基板と検査治具および検査方法
JPS6033064A (ja) パターン検査装置の自己診断方法
JPS63305265A (ja) 半導体集積回路用故障解析装置
JPH0197878A (ja) 分割布線試験方式
JPH0714033B2 (ja) 複合集積回路の検査装置
JPS60189039A (ja) 自動不良部品解析装置
JPH0776781B2 (ja) 回路基板検査装置
Turino Design of SMA for Testability
JPS58214866A (ja) テスト法
JPH01127971A (ja) 導通検査方式
JPH05164822A (ja) 実装回路装置の検査方法
Angrisani et al. Failure Analysis Based on Emulation Systems
JPH04161868A (ja) プリント基板試験装置
JPS6122268A (ja) プリント基板検査機
JPH02298873A (ja) 論理プリント板の試験装置及びその試験方法
JPH04304954A (ja) プリント配線基板の加工ミス検査方法
JPH0344581A (ja) 電子回路パッケージ
JPH0483185A (ja) プリント板ユニットの試験方法