JPS60186153A - Clock supply system of looped network - Google Patents
Clock supply system of looped networkInfo
- Publication number
- JPS60186153A JPS60186153A JP59042311A JP4231184A JPS60186153A JP S60186153 A JPS60186153 A JP S60186153A JP 59042311 A JP59042311 A JP 59042311A JP 4231184 A JP4231184 A JP 4231184A JP S60186153 A JPS60186153 A JP S60186153A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- station
- loop
- signal
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/422—Synchronisation for ring networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はループ状ネットワークにおいて、クロックステ
ーションから各ノードステーションに対fるクロック供
給方式に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a clock supply system f from a clock station to each node station in a loop network.
(従来技術とその問題点)
クロックステー7g/と複数のノードステーションとか
ら構成され、クロックステーションが一定周期内でポー
リング制御を行ない前記周期の後端では定められた保賎
時間をみこんで各ステーションが送イざを停止するルー
プ状ネットの1つとして、特紬査号58−0554J、
8記載のものがある。(Prior art and its problems) It is composed of a clock stay 7g/ and a plurality of node stations, and the clock station performs polling control within a certain period, and at the end of the period, each station is As one of the loop-shaped nets that stop the transmission, Tokutsumugi No. 58-0554J,
There are items listed in 8.
かかるル−プネット、ワークの構成を第1図に示す。第
1図のネットワークはクロックステーション7とノード
ステーション1,2,3,4.5及び6とから構成され
、これらステーションはループ8により接続されている
。クロックステーション7は第2図に示すように一定周
期T。で同期信号8YNを、ループ8に供給すると共に
、周期も内ではトリガ信号T−几Gによりポーリング制
御を行なう。The configuration of such a loop network and work is shown in FIG. The network of FIG. 1 consists of a clock station 7 and node stations 1, 2, 3, 4.5 and 6, which are connected by a loop 8. The clock station 7 has a constant period T as shown in FIG. The synchronizing signal 8YN is supplied to the loop 8, and polling control is performed using the trigger signal T-G during the cycle.
各ノートステージ目ンハ、クロックステーション7のポ
ーリング制御に応答して自己のパケットP K Tを送
出する。しかし、各周期゛l゛。の後端において保護時
間′稲の間食てのステージ日ンは送信を停止し、次の同
期信号8YNが干渉をうけないようにする。Each note stage sends out its own packet P K T in response to the polling control of the clock station 7 . However, each period ゛l゛. At the rear end, the protection period 'Rice Snacking Stage Day' stops transmitting to prevent the next synchronization signal 8YN from being interfered with.
従って、保護時間の間ループ状伝送路には全く信号が供
給されない。一方、各ステーションはループ状伝送路を
介し通信を行なうにはクロック同期を維持する必要があ
る。このクロック同期は、ループ状伝送路上の信号よシ
クロ、りを抽出することによシ実現されるが、かかるネ
ットワークのように信号が供給されない状態が生じる場
合、クロック同期が不安定となるという問題がある。Therefore, no signal is supplied to the loop transmission line during the protection time. On the other hand, each station must maintain clock synchronization in order to communicate via the loop-shaped transmission path. This clock synchronization is achieved by extracting the signal on the loop-shaped transmission path, but if there is a situation where the signal is not supplied as in such a network, there is a problem that the clock synchronization becomes unstable. There is.
(発明の目的)
本発明の目的は、かかるループ状ネットワークヨンとが
ループ状伝送路によ多接続され、前記クロックステーシ
ョンは一定周期内でポーリング制御を行ない、前記周期
の後端では定められた保護時間の間合ノードステーショ
ンは送信制御を停止するループ状ネットワークにおいて
、前記クロックステーションは、前記保護時間の間前記
ループ状伝送路にクロック信号を供給することを特徴と
するループ状ネットワークのクロック供給方式〇(実施
例)
本発明のループ状ネットワークのクロンク供給方式では
、クロックステーションは保護時間CD 間ループ状伝
送路にクロック信号を供給する。(Object of the Invention) An object of the present invention is to connect multiple loop-shaped networks to a loop-shaped transmission line, and to perform polling control within a fixed cycle, and to perform polling control at the rear end of the cycle. A clock supply for a loop network in which a node station stops transmitting control during a guard time, wherein the clock station supplies a clock signal to the loop transmission line during the guard time. Method 〇 (Embodiment) In the loop-shaped network clock supply method of the present invention, a clock station supplies a clock signal to a loop-shaped transmission line between guard times CD.
本発明の実施例に用いるクロックステーションを第3図
に示す。A clock station used in an embodiment of the invention is shown in FIG.
第3図のクロックステーションにおいて、ループ8に接
続された入力端子21よシ入力された受信信号はラッチ
回路14に供給される。クロック抽出回路13は、受信
信号からクロックを抽出するaラッチ回路14は抽出さ
れたクロックで受信信号をラッチしその出力をラッチ回
路15に供給される′。ラッチ回路15はクロック源1
6のクロックによシラッチ動作を行なう。従って、ラッ
チ回路15はクロック源16のクロックに同期して信号
を送出する。第4図に本発明に用いる信号ブロックの構
成例を示す。第4図の信号ブロックはプリアンフルPR
,開始デリミタSD、アクセスコントロールAC,あて
先アドレスDA、発信アドレスSA。In the clock station shown in FIG. 3, a received signal input through the input terminal 21 connected to the loop 8 is supplied to the latch circuit 14. The clock extraction circuit 13 extracts a clock from the received signal. The latch circuit 14 latches the received signal using the extracted clock, and its output is supplied to the latch circuit 15'. The latch circuit 15 is clock source 1
The silatch operation is performed using the clock of 6. Therefore, the latch circuit 15 sends out a signal in synchronization with the clock of the clock source 16. FIG. 4 shows an example of the configuration of a signal block used in the present invention. The signal block in Figure 4 is the preamble PR.
, start delimiter SD, access control AC, destination address DA, originating address SA.
情報フィールドINFO及び終了デリミタEDとから構
成され1いる0第3図の制御回路12は周期T。の途中
においては受信回路11が通過する信号ブロックの終了
デリミタEDを検出すると、スイッチ10をラッチ回路
15側からセレクタ17側に切シかえセレクタ17を制
御し、送信バッファ20内の送出すべき信号ブロック(
この場合はトリガ信号)のプリアンプルPl(を出力端
末22に出力する。このプリアンプルP R,の送出中
に受信回路11が他のステーションからの信号ブロック
のプリアンプルPRを検出しなければ送信権を獲得し送
信バッファ20の信号ブロックをプリアンプルPRI’
(ひきりづ゛き送出する。以上の送信制御は、241回
路18が保護時間Tgを与える時刻T、 (T、 =T
o−Tg)を示すまで行なわれるが、時刻Tを示した後
、送信権を獲得すると、セレクタ17を制御しクロック
信号供給回路19より出力されるクロック信号を出力端
子22に供給する。The control circuit 12 of FIG. 3 has a period T and is composed of an information field INFO and an end delimiter ED. When the receiving circuit 11 detects the end delimiter ED of the passing signal block, it switches the switch 10 from the latch circuit 15 side to the selector 17 side, controls the selector 17, and controls the signal in the transmitting buffer 20 to be sent out. block(
In this case, the preamble Pl (trigger signal in this case) is output to the output terminal 22. If the receiving circuit 11 does not detect the preamble PR of the signal block from another station while the preamble PR, is being sent, the preamble PR is transmitted. and preamble PRI' to the signal block of the transmit buffer 20.
(The transmission is continuously transmitted. The above transmission control is based on the time T when the 241 circuit 18 gives the protection time Tg, (T, =T
o-Tg), and when the transmission right is acquired after the time T is indicated, the selector 17 is controlled and the clock signal output from the clock signal supply circuit 19 is supplied to the output terminal 22.
なお、タイプ回路18はクロック源16のクロックを計
数し周期T0毎にリセットされ周期内の時刻を制御回路
12に通知する0クロック信号供給回路19からのクロ
ック信号の供給はタイマ回路18が周期T。の経過を通
知してくるまで行な−われる。The type circuit 18 counts the clocks of the clock source 16 and is reset every cycle T0, and notifies the control circuit 12 of the time within the cycle. . This will continue until you are notified of the progress.
制御回路12は周期T。の経過を知ると、セレクタ17
を制御し送信バッファ20に格納されている信号ブロッ
ク(この場合周期の最初の送出信号ブロックは同期信号
8YNである)をスイッチ10を介し出力端子22する
。以下、タイマ回路18が時刻T、を出力するまで通常
の送信制御を行なう〇ノードステーションの送信動作は
クロック源16のクロックにもとづいて行なわれるので
、出力端子22か゛らループ8に供給される信号ブロッ
ク及びクロック信号は全てクロック源16のクロックに
同期している。The control circuit 12 has a period T. When you know the progress of , selector 17
The signal block stored in the transmission buffer 20 (in this case, the first transmission signal block of the cycle is the synchronization signal 8YN) is sent to the output terminal 22 via the switch 10. Thereafter, normal transmission control is performed until the timer circuit 18 outputs time T. Since the transmission operation of the node station is performed based on the clock of the clock source 16, the signal block supplied from the output terminal 22 to the loop 8 and clock signals are all synchronized to the clock of clock source 16.
(発明の効果)
以上述べ九通シ、本発明によれば、保護時間Tg一
間は全てのノードステージヨシ及びクロックステーショ
ンは通信を停止するが、その間クロックステーションは
クロック信号をノードステージ百ンに供給するので、各
ノードステーションはこのクロック信号よシクロツクを
抽出することができ、ループ状ネットワークのクロック
同期特性をよシ安定にすることが可能となる0(Effects of the Invention) As stated above, according to the present invention, all node stages and clock stations stop communication during the protection time Tg, but during that time, the clock stations transmit clock signals to the node stages. Since each node station can extract the clock from this clock signal, it is possible to make the clock synchronization characteristics of the loop network more stable.
第1図はループ状ネットワークの構成を示す図、第2図
はループ状伝送路上の流号ブロックの流れを示す図、第
3図は本発明の一実施例におけるクロックステージ百ン
の構成を示すブロック図、第4図は本実施例に用いる信
号ブロックの構成例を示す図である。
図においてl、2,3,4,5.6はノードステーショ
ン、7はクロックステーション、8はループ状伝送路、
10はスイッチ、1】は受信回路、12は制御回路、1
3はクロック抽出回路、14゜15はラッチ回路、16
はクロック源、17はセレクタ、18はタイマ回路、1
9はクロック信号供給回路、20は送信バッファを示す
。
キ 1 図
ギ Z 喝
←−To −一−−空FIG. 1 is a diagram showing the configuration of a loop-shaped network, FIG. 2 is a diagram showing the flow of signal blocks on a loop-shaped transmission path, and FIG. 3 is a diagram showing the configuration of a hundred clock stages in an embodiment of the present invention. The block diagram in FIG. 4 is a diagram showing an example of the configuration of a signal block used in this embodiment. In the figure, 1, 2, 3, 4, 5.6 are node stations, 7 is a clock station, 8 is a loop-shaped transmission line,
10 is a switch, 1] is a receiving circuit, 12 is a control circuit, 1
3 is a clock extraction circuit, 14°15 is a latch circuit, 16
is a clock source, 17 is a selector, 18 is a timer circuit, 1
9 is a clock signal supply circuit, and 20 is a transmission buffer. Ki 1 Figure Z cheer←−To −1−−sky
Claims (1)
ループ状伝送路によ#)接続され、前記クロックステー
ションは一定周期内でポーリング制御を行ない、前記周
期の後端では定められた保膿時間の間者ノードステーシ
ョンは送信制御を停止するループ状ネットワークにおい
て、前記クロックステージ目ンは、前記保り時間の間前
記ループ状伝送路にクロック信号を供給することを特徴
とするループ状ネットワークのクロック供給方式。A clock station and a plurality of node stations are connected by a loop-shaped transmission line, and the clock station performs polling control within a certain period, and at the end of the period, the intermittent node stations for a predetermined period of time are A clock supply method for a loop network in which transmission control is stopped, wherein the clock stage supplies a clock signal to the loop transmission line during the hold time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59042311A JPS60186153A (en) | 1984-03-06 | 1984-03-06 | Clock supply system of looped network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59042311A JPS60186153A (en) | 1984-03-06 | 1984-03-06 | Clock supply system of looped network |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60186153A true JPS60186153A (en) | 1985-09-21 |
Family
ID=12632474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59042311A Pending JPS60186153A (en) | 1984-03-06 | 1984-03-06 | Clock supply system of looped network |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60186153A (en) |
-
1984
- 1984-03-06 JP JP59042311A patent/JPS60186153A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1308470C (en) | Switching network | |
US6680903B1 (en) | Network system, network terminal, and method for specifying location of failure in network system | |
US6320871B1 (en) | Communication network | |
CS520190A3 (en) | Distributed synchronization process for wireless fast packet communication system | |
CN101511042B (en) | Data synchronization method and device | |
JPS5997252A (en) | Communication network with transmission rings connected to each other | |
US4881223A (en) | Asynchronous time division communication system | |
JPH0851451A (en) | Method and apparatus for synchronization,terminal and switching apparatus | |
EP0276076B1 (en) | Digital signal switch | |
JPS60186153A (en) | Clock supply system of looped network | |
US4815070A (en) | Node apparatus for communication network having multi-conjunction architecture | |
US5003560A (en) | Receiving counter phase synchronization circuit of the synchronous transmission system | |
US7173914B2 (en) | Communication node receipt of node-output information from processorless central equipment | |
JPH01126052A (en) | Power supply on/off detection system for terminal equipment | |
JPH03258132A (en) | Communication terminal equipment | |
JPH04115733A (en) | Synchronizing communication system | |
JPS6395751A (en) | Data transmission system | |
JPH0438026A (en) | Reception data synchronizing circuit | |
JPS60186152A (en) | Clock supply system of loop network | |
KR20010019146A (en) | Synchronization control apparatus of the DECT system | |
JPS5923502B2 (en) | loop transmission system | |
JPS6016745A (en) | Priority recognizing system in loop form network | |
JPH0272740A (en) | Unidirectional global communication control system | |
JPH03220834A (en) | Multi-drop data transmission system | |
JPS60215226A (en) | Automatic power supply controller |