JPS60182734A - Inspecting device for pattern - Google Patents

Inspecting device for pattern

Info

Publication number
JPS60182734A
JPS60182734A JP3753884A JP3753884A JPS60182734A JP S60182734 A JPS60182734 A JP S60182734A JP 3753884 A JP3753884 A JP 3753884A JP 3753884 A JP3753884 A JP 3753884A JP S60182734 A JPS60182734 A JP S60182734A
Authority
JP
Japan
Prior art keywords
pattern
inspected
image
optical system
focused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3753884A
Other languages
Japanese (ja)
Inventor
Yoshinori Kuno
義徳 久野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3753884A priority Critical patent/JPS60182734A/en
Publication of JPS60182734A publication Critical patent/JPS60182734A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Abstract

PURPOSE:To improve the efficiency of inspection while facilitating work by obtaining combined focal images to each layer and inspecting several circuit pattern when a plurality of the layers to which the circuit patterns are each connected are laminated on a light-transmitting body to be inspected and these patterns are inspected by using an optical system. CONSTITUTION:A light-transmitting body to be inspected is constituted by a semiconductor such as a semiconductor wafer 1, and a plurality of layers 1a-1c to which circuit patterns 2a-2c are each connected are laminated on the wafer 1. Optical system beams are projected from the surface of the wafer 1 in order to decide acceptable or defective patterns 2a-2c, but the focal surface of an optical system is changed at that time and the combined focal image of the pattern 2a is detected first. Accordingly, focal images with other patterns 2b and 2c are dimmed, and only the pattern 2a is made clear. The same operation is conducted to the pattern 2b and successively the pattern 2c, and acceptables or defectives are extracted and inspected regarding all patterns.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体ウェハ等の透光性被検査物の深さ方向の
異なる位置にそれぞれ形成されたパターンを効果的に検
査することのできるパターン検査装置に関する。
Detailed Description of the Invention [Technical Field of the Invention] The present invention relates to a pattern inspection method that can effectively inspect patterns formed at different positions in the depth direction of a transparent inspection object such as a semiconductor wafer. Regarding equipment.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

半導体素子の製造プロセスにおいては、シリコン(Sl
)等の半導体ウェハに形成した回路パターンを目視観察
して、上記回路パターンの良否を検査し、また上記製造
プロセスの良否を検査することが重要な課題となってい
る。しかして近時、半導体素子の回路パターンはLSI
に代表されるJzうに益々複雑化してきており、また多
層に亙って回路パターンが形成されるようになってきて
いる。この為、上記目視による回路パターンの検査が非
常に困難化してきた。
In the manufacturing process of semiconductor devices, silicon (Sl
), etc., to visually observe circuit patterns formed on semiconductor wafers to inspect the quality of the circuit patterns, and also to test the quality of the manufacturing process. However, recently, the circuit pattern of semiconductor devices is LSI.
Circuit patterns, as typified by JZ, are becoming increasingly complex, and circuit patterns are being formed over multiple layers. For this reason, visual inspection of circuit patterns has become extremely difficult.

即ち従来、半導体素子のパターン検査は、顕微鏡を用い
て上記半導体素子に形成されたパターンを目視すること
によって行われるが、顕微鏡の光学系の合焦点範囲(被
写界深度)が極めて狭い為、検査対象とするある層に上
記光学系の焦点を合せると他の層の像がその焦点ずれに
よってボケでしまう。従って、半導体素子のパターンを
多層に亙って検査する場合には、上記光学系の焦点を煩
繁に調整して各層の回路パターンをそれぞれ目視する必
要があり、またこれらの各層の回路パターンの相互関係
を調べる必要があった。しかし、この場合、焦点合せさ
れた層の像のみが鮮明となり、他の層の像が所謂ボケを
生じていると碓ども、そのボケ像が合焦点像に対して目
障りどなる為、そのパターン検査が非常に困難であった
That is, conventionally, pattern inspection of semiconductor devices is performed by visually observing the pattern formed on the semiconductor device using a microscope, but since the focusing range (depth of field) of the optical system of the microscope is extremely narrow, When the optical system is focused on a certain layer to be inspected, images of other layers become blurred due to the focus shift. Therefore, when inspecting the pattern of a semiconductor device over multiple layers, it is necessary to adjust the focus of the optical system and visually observe the circuit patterns of each layer. It was necessary to investigate the interrelationships. However, in this case, only the image of the focused layer is clear, and if the images of other layers are blurred, the blurred image will probably be an eyesore compared to the focused image, so the pattern inspection is difficult. was extremely difficult.

〔発明の目的〕[Purpose of the invention]

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、例えば半導体ウェハ等の透光性
の被検査物の多層に亙って形成された回路パターン等を
それぞれ効果的に検査することのできる実用性の高いパ
ターン検査装置を提供することにある。
The present invention has been made in consideration of these circumstances, and its purpose is to improve the effectiveness of each circuit pattern formed over multiple layers of a translucent test object such as a semiconductor wafer. The object of the present invention is to provide a highly practical pattern inspection device that can perform inspections in a variety of ways.

〔発明の概要〕[Summary of the invention]

本発明は、透光性の被検査物の深さ方向の複数の位置に
光学系の焦点を合せて上記被検査物の象をそれぞれめ、
これらの各条の上記焦点位置合せされた各焦点面の合焦
点(象を抽出し、これらの各合焦点像から前記被検査物
の各焦点位置のパターンを検査するようにしたものであ
る。
The present invention focuses an optical system on a plurality of positions in the depth direction of a transparent object to be inspected to respectively image the object to be inspected,
The focused points (elements) of each of the focused focal planes of each of these stripes are extracted, and the pattern of each focal position of the object to be inspected is inspected from the images of these focused points.

〔発明の効果〕〔Effect of the invention〕

かくして本発明によれば、被検査物の検査対象とする層
にそれぞれ光学系の焦点位置を合せ、これらの焦点位置
合せされた上記被検査物の各条からその合焦点面の像の
みをそれぞれ抽出してパターン検査を行なうので、簡易
に、且つ効率良く上記被検査物のパターン検査を行なう
ことが可能どなる。つまり、被検査物の像がら合焦点面
以外の所謂ボケを生じた不要像成分を除去してパターン
検査を行なうので、被検査物の検査対象パターンを明確
に捕えてその検査を行なうことができ、その実用的効果
は絶大である。
Thus, according to the present invention, the focal position of the optical system is adjusted to each layer to be inspected of the object to be inspected, and only the image of the focused plane is obtained from each strip of the object to be inspected whose focal positions are aligned. Since the pattern is inspected after extraction, it becomes possible to easily and efficiently inspect the pattern of the object to be inspected. In other words, since pattern inspection is performed by removing unnecessary image components that cause so-called blurring from the image of the object to be inspected other than the focused plane, it is possible to clearly capture the pattern to be inspected on the object to be inspected. , its practical effects are enormous.

〔発明の実施例〕[Embodiments of the invention]

以下、図面を参照して本発明の一実施例につき説明する
Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図および第2図は本発明の基本的な検査原理を示す
ものである。透光性の被検査物である例えば半導体ウェ
ハ1には、複数の層1a、lb、1cに亙ってそれぞれ
回路パターン2a、 2b、 2cが形成されている。
1 and 2 illustrate the basic inspection principle of the present invention. For example, a semiconductor wafer 1, which is a light-transmitting object to be inspected, has circuit patterns 2a, 2b, and 2c formed over a plurality of layers 1a, 1b, and 1c, respectively.

これらの回路パターン2a、2b、2cは、半導体素子
に要求される(幾能に応じて上記半導体ウェハ1の各層
1a、 lb、 1cにそれぞれ形成されたものである
。しかして、これらの各回路パターン2a、21+、2
cを検査する顕IVl鏡の光学系の焦点は、例えば上記
半導体素子の設51仕様であるCAD情報に従って上記
各回路パターン2a、2b、2cが形成された半導体ウ
ェハ1の各層1a、Ib、lcにそれぞれ合せられる。
These circuit patterns 2a, 2b, and 2c are formed in each layer 1a, lb, and 1c of the semiconductor wafer 1 according to the functionality required for the semiconductor element. Pattern 2a, 21+, 2
The focus of the optical system of the microscope IVl mirror for inspecting c is focused on each layer 1a, Ib, lc of the semiconductor wafer 1 on which the circuit patterns 2a, 2b, 2c are formed according to the CAD information, which is the specification 51 of the semiconductor element, for example. are adjusted to each.

つまり半導体ウェハ1の深さく厚み)方向の前記各回路
パターン2a、21)、2cを形成した複数の周位置に
前記顕微鏡の光学系の焦点がそれぞれ合せられる。
That is, the optical system of the microscope is focused on a plurality of circumferential positions where the circuit patterns 2a, 21) and 2c are formed in the depth and thickness direction of the semiconductor wafer 1, respectively.

しかして、これらの各組1a、11+、1cに焦点合せ
がなされた光学系によりそれぞれめられる上記半導体ウ
ェハ1の各条は第2図(a)〜(C)に示すように、そ
の合焦点面における鮮明な像と、上記合焦点面からずれ
た位置における所謂ボケを生じた像からなる。具体的に
は、半導体ウェハ1の上面(層1a)に焦点を合せたと
きの第2図(a)に示される半導体ウェハ1の像におい
ては、回路パターン2aの像が鮮明に得られ、他の層1
b、1cにある回路パターン2b、2cの像はボケを生
じた不鮮明なものとなる。そこで、この1象から上記ボ
ケを生じた不鮮明な19成分をフィルタリング等により
除去して上記合焦点面の像のみを抽出して、その合、焦
点像に基づいて半導体ウェハ1のパターン検査が行われ
る。
As shown in FIGS. 2(a) to (C), each strip of the semiconductor wafer 1 seen by the optical system focused on each of these sets 1a, 11+, and 1c is at its focused point. It consists of a clear image on the plane and a so-called blurred image at a position deviated from the focused plane. Specifically, in the image of the semiconductor wafer 1 shown in FIG. 2(a) when focusing on the upper surface (layer 1a) of the semiconductor wafer 1, a clear image of the circuit pattern 2a can be obtained, and the other layer 1 of
The images of the circuit patterns 2b and 2c at positions b and 1c become blurred and unclear. Therefore, from this one image, the 19 components that are blurred and blurred are removed by filtering, etc., and only the image of the focused plane is extracted. Then, the pattern of the semiconductor wafer 1 is inspected based on the focused image. be exposed.

第3図はこのようにして被検査物のパターン検査を行な
う本発明の一実流例に係るパターン検査装置の概略構成
図である。被検査物である半導体ウェハ1はステージ1
1上に設けられて顕微鏡12によるパターン像検出に供
せられる。顕微鏡12はその光学系?2aをオート・フ
ォーカス機構13により調整されて前記ステージ11上
の半導体ウェハ1の深さ方向の所定位置に焦点を合せら
れるものであり、この光学系12aを介して撮像入力さ
れた航記半導体ウェハ1の像はTVカメラ14によって
光・電変換されて読込まれる。上記オート・フォーカス
機構13による光学系12aの半導体ウェハ1に対する
焦点合せ、および半導体ウェハ1を載置したステージ1
1の前記光学系12aに対する位置制御は、CAD情報
メモリ15に記憶された前記半導体ウェハ1の製造に関
するC、AD情報に基づいて中央制御部1Gの制御の下
で行われる。尚、ステージ11の位置制御はオーl〜・
フを一カスは構13からの焦点合せ完了信号を受けるス
テージ制御部17の制御により、ステージ駆動34i1
8を駆動して行われるが、ステージ11を移動させるこ
とに代えて光学系12a側の位置を移動制御するように
してもよい。
FIG. 3 is a schematic diagram of a pattern inspection apparatus according to an embodiment of the present invention, which performs pattern inspection of an object to be inspected in this manner. Semiconductor wafer 1, which is the object to be inspected, is on stage 1
1 and used for pattern image detection by a microscope 12. Is microscope 12 the optical system? 2a is adjusted by an autofocus mechanism 13 to focus on a predetermined position in the depth direction of the semiconductor wafer 1 on the stage 11. The image of No. 1 is photo-electrically converted and read by the TV camera 14. Focusing of the optical system 12a on the semiconductor wafer 1 by the autofocus mechanism 13, and the stage 1 on which the semiconductor wafer 1 is placed.
The positional control of the optical system 12a of No. 1 is performed under the control of the central control section 1G based on the C and AD information related to the manufacturing of the semiconductor wafer 1 stored in the CAD information memory 15. In addition, the position control of the stage 11 is...
The stage drive 34i1 is controlled by the stage control section 17 which receives the focusing completion signal from the mechanism 13.
8, but instead of moving the stage 11, the position on the optical system 12a side may be controlled to move.

しかして、前記TVカメラ14によりめられた前記半導
体ウェハ11の@(検査対象とする回路パターンの形成
層に焦点を合せた条件における像)は、A/D変換器1
9を介してディジタル符号化されて画像メモリ20に格
納される。この画像メモリ20に格納された前記半導体
ウェハ11の像データは、フィルタ回路21に供給され
て画像処理され、その合焦点面以外の像成分が除去され
て、つまりボケを生じた画像成分が除去されて前記焦点
位置合ゼされた焦点面の合焦点像のみが抽出されて前記
画像メモリ20に再書込みされる。このフィルタ回路2
1による合焦点画像の抽出処理は、例えば前記TVカメ
ラ14による半導体ウェハ1の撮像画像を2次元フーリ
エ変換し、その高周波成分のみを取出した後、その成分
を2次元逆フーリエ変換することによって行われる。こ
の処理によって、焦点面からずれた所謂ボケを生じた画
像成分が低い周波数成分を有することから上記ボケを生
じた合焦点面以外の像成分が除去されることになる。
Therefore, the image of the semiconductor wafer 11 seen by the TV camera 14 (an image focused on the formation layer of the circuit pattern to be inspected) is transmitted to the A/D converter 1.
9 and is digitally encoded and stored in the image memory 20. The image data of the semiconductor wafer 11 stored in the image memory 20 is supplied to a filter circuit 21 and subjected to image processing, and image components other than the in-focus plane are removed, that is, image components that are blurred are removed. Only the focused image of the focal plane that has been brought into focus is extracted and rewritten in the image memory 20. This filter circuit 2
The focused image extraction process according to No. 1 is performed, for example, by performing two-dimensional Fourier transform on the image taken by the TV camera 14 of the semiconductor wafer 1, extracting only its high frequency components, and then performing two-dimensional inverse Fourier transform on the component. be exposed. By this processing, since the image component that is deviated from the focal plane and has caused so-called blur has a low frequency component, the image component other than the in-focus plane that has caused the blur is removed.

このようにして抽出された光学系12aの焦点位置にお
ける半導体ウェハ1の合焦点面の像は、2値化回路22
を介して2値画像に変換された後、メモリ選択回路23
を介して前記光学系12aに設定される複数の焦点位置
に応じた画1象メモリ24a、24b〜2411にそれ
ぞれ選択的に書込まれる。
The image of the focused plane of the semiconductor wafer 1 at the focal position of the optical system 12a extracted in this way is transmitted to the binarization circuit 22.
After being converted into a binary image via the memory selection circuit 23
are selectively written into the image memories 24a, 24b to 2411 corresponding to a plurality of focal positions set in the optical system 12a, respectively.

以上の処理が半導体ウェハ1の回路パターン形成した各
層毎に光学系12aの焦点を調整して行われ、半導体ウ
ェハ1の各焦点位置の合焦点像が前記画像メモリ24a
、24b〜2411にそれぞれ格納される。
The above processing is performed by adjusting the focus of the optical system 12a for each layer on which a circuit pattern is formed on the semiconductor wafer 1, and the focused image at each focal position of the semiconductor wafer 1 is stored in the image memory 24a.
, 24b to 2411, respectively.

表示制御回路25は、前記中央制御部16の制御を受け
て上記画像メモリ24a、241)〜24nに格納され
た前記各合焦点面の像を選択的に読出し、これをディス
プレイ26にて画像表示している。この表示画像から前
記半導体ウェハ1の各層の回路パターンの目視検査が行
われる。また前記画像メモリ24a、24b〜24nに
格納された各合焦点面像は中央制御部16の制御を受け
てパターン・マツチング回路27に読出され、前記CA
D情報メモリ15に格納された各層の設計回路パターン
と照合されてパターン検査が行われるようになっている
。このパターン・マツチングは、合焦点像とCAD情報
である設計回路パターンとを相互に位置合せした後、両
パターン間の減算を行ない、差異が生じた部分の面積を
計測する等して行われる。この場合、上記差異が生じた
面積が所定の閾値以上のときに、これを異常として判定
するようにすればよい。
The display control circuit 25 selectively reads out the images of the focused planes stored in the image memories 24a, 241) to 24n under the control of the central control unit 16, and displays the images on the display 26. are doing. Visual inspection of the circuit patterns of each layer of the semiconductor wafer 1 is performed from this displayed image. Further, each focused plane image stored in the image memories 24a, 24b to 24n is read out to a pattern matching circuit 27 under the control of the central control section 16, and
Pattern inspection is performed by comparing the design circuit pattern of each layer stored in the D information memory 15. This pattern matching is performed by aligning the focused image and the designed circuit pattern, which is CAD information, with each other, then subtracting between the two patterns, and measuring the area of the difference. In this case, when the area where the difference occurs is equal to or larger than a predetermined threshold value, this may be determined as an abnormality.

かくして、このように構成された本装置によれば、透光
性の被検査物である半導体ウェハ1の複数の層にそれぞ
れ形成された回路パターンを、各層の合焦点像として抽
出することができるので、焦点ずれを生じた所謂ボケ像
の影響を受けることなしにそのパターン検査を適確に行
なうことが可能となる。しかも、このようにして半導体
ウェハ1の各層の回路パターンを、そのCAD情報に従
って焦点位置合せしてそれぞれ鮮明に抽出してパターン
検査を行ない得るので、検査効率が非常に良好であり、
その自動化を図ることも容易である。
Thus, according to the present apparatus configured in this manner, circuit patterns formed on each of the plurality of layers of the semiconductor wafer 1, which is a translucent inspection object, can be extracted as focused images of each layer. Therefore, it is possible to accurately inspect the pattern without being affected by a so-called blurred image caused by a defocus. Moreover, in this way, the circuit patterns of each layer of the semiconductor wafer 1 can be clearly extracted and inspected by aligning the focus according to the CAD information, so the inspection efficiency is very good.
It is also easy to automate it.

故にその実用的利点が絶大である。Therefore, its practical advantages are enormous.

尚、本発明は上述した実施例に限定されるものではない
。例えば、カラー・ディスプレイを利用して、被検査物
の各焦点位置における合焦点像をそれぞれ異なる表示色
を用いて区別して表示するようにしてもよい。また、上
記の如くめられる合焦点像とCAD情報で示される設計
回路パターンとを重ね合せ表示するようにしてもよい。
Note that the present invention is not limited to the embodiments described above. For example, a color display may be used to distinguish and display focused images at each focal position of the object to be inspected using different display colors. Further, the focused image seen as described above and the designed circuit pattern indicated by the CAD information may be displayed in a superimposed manner.

また上述した実施例では空間周波数領域でのフィルタリ
ング処理によって、合焦点面の像を抽出したが、各画素
毎に近傍演算を行なう所謂ディジタル・フィルタリング
処理を行なうようにしてもよい。更には、被検査物の深
さ方向に細かい間隔で多数の焦点位置の画像をめておき
、これらの各画像の各部分について焦点が合っているか
否かをそれぞれ調べて各焦点面の合焦点パターンを抽出
するようにしてもよい。この場合、検査対象部分の複数
の焦点位置における画像濃度の変化を調べる等してその
合焦点位置をめるようにすればよい。或いは、各画像を
検査対象部分毎にフーリエ変換して、その高周波数成分
のパワーが最大となる焦点面をめて合焦点位置を判定す
るようにしてもよい。要するに本発明は、その要旨を逸
脱しない範囲で種々変形して実施することができる。
Further, in the above-described embodiment, the image of the focal plane is extracted by filtering processing in the spatial frequency domain, but so-called digital filtering processing in which neighborhood calculation is performed for each pixel may also be performed. Furthermore, images of a large number of focal positions are collected at fine intervals in the depth direction of the object to be inspected, and each part of each of these images is checked to determine whether or not each part is in focus. Patterns may also be extracted. In this case, the in-focus position may be determined by, for example, examining changes in image density at a plurality of focal positions of the portion to be inspected. Alternatively, each image may be Fourier transformed for each portion to be inspected, and the focal point position may be determined by determining the focal plane where the power of the high frequency component is maximum. In short, the present invention can be implemented with various modifications without departing from the gist thereof.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第2図は本発明に係る合焦点面のパターン
抽出原理を説明する為の図、第3図は本発明の一実流例
に係るパターン検査装置の概略構成図である。 1・・・半導体ウェハ(被検査物) 、2a、2b、2
c・・・回路パターン、11・・・ステージ、12・・
・顕微鏡、12a・・・光学系、13・・・オー1〜・
フォーカス低構、14・・・TVカメラ、15・・・C
AD情報メモリ、16・・・中央制御部、17・・・ス
テージ制御部、18・・・ステージ駆動観横、19・・
・A/D変挽器、20・・・画像メモリ、21・・・フ
ィルタ回路、22・・・2 +ffi化回路、23・・
・メモリ選択回路、24a、24b〜24n・・・画像
メモリ、25・・・表示制御回路、2G・・・テ゛イス
プレイ、27・・・パターン・マツチング回路。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第3図
FIGS. 1 and 2 are diagrams for explaining the principle of pattern extraction of a focused plane according to the present invention, and FIG. 3 is a schematic diagram of a pattern inspection apparatus according to an example of the present invention. 1... Semiconductor wafer (object to be inspected), 2a, 2b, 2
c...Circuit pattern, 11...Stage, 12...
・Microscope, 12a...Optical system, 13...O1~・
Low focus, 14...TV camera, 15...C
AD information memory, 16... Central control unit, 17... Stage control unit, 18... Stage drive view side, 19...
・A/D converter, 20... Image memory, 21... Filter circuit, 22... 2 +ffi conversion circuit, 23...
- Memory selection circuit, 24a, 24b to 24n... Image memory, 25... Display control circuit, 2G... Screenplay, 27... Pattern matching circuit. Applicant's agent Patent attorney Takehiko Suzue Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 (1)透光性の被検査物の像を得る光学系の上記被検査
物に対する焦点位置を前記被検査物の深さ方向の複数の
箇所にそれぞれ設定し、上記光学系の上記複数の焦点位
置合せ条件における前記被検査物の像をそれぞれめる手
段と、これらの各条の上記焦点位置合けされた各焦点面
の合焦点像をそれぞれ抽出する手段と、これらの焦点面
を相互に異にする各合焦点像から前記被検査物のパター
ンを検査する手段とを具備したことを特徴とするパター
ン検査装置。 (2被検査物の深さ方向に設定される光学系の複数の焦
点位置は、上記被検査物の設計仕様に応じたパターン形
成層の位置からなるものである特許請求の範囲第1項記
載のパターン検査装置。 (3)各焦点面の合焦点像をそれぞれめる手段は、光学
系を介してめられた被検査物の像をフィルタリング処理
してその焦点面からずれた像成分を除去するものである
特許請求の範囲第1項記載のパターン検査装置。 (4) 被検査物のパターンを検査する手段は、合焦点
像と被検査物の設計仕様に基づくパターン情報とを比較
して行なうものである特許請求の範囲第1項記載のパタ
ーン検査装置。
[Scope of Claims] (1) The focal position of an optical system for obtaining an image of a translucent test object is set at a plurality of locations in the depth direction of the test object, and the optical system means for respectively capturing images of the object to be inspected under the plurality of focal alignment conditions of the system; means for extracting focused images of each focused plane of each of these lines; A pattern inspection apparatus comprising means for inspecting the pattern of the object to be inspected from focused images having different focal planes. (2) The plurality of focal positions of the optical system set in the depth direction of the object to be inspected are comprised of positions of the pattern forming layer according to the design specifications of the object to be inspected. (3) The means for obtaining a focused image of each focal plane involves filtering the image of the object to be inspected taken through the optical system to remove image components that deviate from the focal plane. The pattern inspection device according to claim 1. (4) The means for inspecting the pattern of the object to be inspected compares the focused image with pattern information based on the design specifications of the object to be inspected. The pattern inspection apparatus according to claim 1, which is for carrying out the inspection.
JP3753884A 1984-02-29 1984-02-29 Inspecting device for pattern Pending JPS60182734A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3753884A JPS60182734A (en) 1984-02-29 1984-02-29 Inspecting device for pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3753884A JPS60182734A (en) 1984-02-29 1984-02-29 Inspecting device for pattern

Publications (1)

Publication Number Publication Date
JPS60182734A true JPS60182734A (en) 1985-09-18

Family

ID=12500301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3753884A Pending JPS60182734A (en) 1984-02-29 1984-02-29 Inspecting device for pattern

Country Status (1)

Country Link
JP (1) JPS60182734A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014126436A (en) * 2012-12-26 2014-07-07 Toray Eng Co Ltd Device for inspecting inside of workpiece having laminate structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014126436A (en) * 2012-12-26 2014-07-07 Toray Eng Co Ltd Device for inspecting inside of workpiece having laminate structure

Similar Documents

Publication Publication Date Title
JP2005156475A (en) Pattern defect inspection device and method
JPH02170279A (en) Method and device for detecting defect of pattern to be checked
KR20100056545A (en) Apparatus and method for detecting semiconductor substrate anomalies
US20130011043A1 (en) Defect inspecting device and defect inspecting method
US6477265B1 (en) System to position defect location on production wafers
JP4414533B2 (en) Defect inspection equipment
JP2000283929A (en) Wiring pattern inspection method, and its device
JP4076906B2 (en) Appearance inspection method
JP2002310937A (en) Method and apparatus for inspection of defect
JPS60182734A (en) Inspecting device for pattern
JP5148564B2 (en) Appearance inspection method and appearance inspection apparatus for inspecting using the method
JPH04194905A (en) Microscopic image mapping device and method
JP5519313B2 (en) Method and system for fast on-line electro-optic detection of wafer defects
JPS5980965A (en) Solid-state image pickup element inspection device
JPH06258242A (en) Inspection device for circuit pattern
JPH0727708A (en) Inspecting method for defect in wafer
JP3803677B2 (en) Defect classification apparatus and defect classification method
JPS58151544A (en) Defect inspecting device by dark view field
JP3201396B2 (en) Method for manufacturing semiconductor device
JP3827812B2 (en) Surface defect inspection apparatus and surface defect inspection method
JPH04142055A (en) Inspecting apparatus for appearance of semiconductor wafer
JP4797751B2 (en) Stencil mask inspection method and apparatus
JPH04316346A (en) Pattern recognition method
JPH11132747A (en) Defect/foreign matter inspecting device
JPS6057929A (en) Method and apparatus for detecting defect of pattern