JPS60179863A - Retry control method of input/output system - Google Patents

Retry control method of input/output system

Info

Publication number
JPS60179863A
JPS60179863A JP59035682A JP3568284A JPS60179863A JP S60179863 A JPS60179863 A JP S60179863A JP 59035682 A JP59035682 A JP 59035682A JP 3568284 A JP3568284 A JP 3568284A JP S60179863 A JPS60179863 A JP S60179863A
Authority
JP
Japan
Prior art keywords
input
path
retry
output
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59035682A
Other languages
Japanese (ja)
Other versions
JPH0115088B2 (en
Inventor
Masakazu Kawamoto
正和 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59035682A priority Critical patent/JPS60179863A/en
Publication of JPS60179863A publication Critical patent/JPS60179863A/en
Publication of JPH0115088B2 publication Critical patent/JPH0115088B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Retry When Errors Occur (AREA)

Abstract

PURPOSE:To recover an I/O system without executing useless retry even at the time of a trouble inherent in a path by controlling the retry on the basis of the retry information of a memory when a coupling request for retry is generated from an I/O device. CONSTITUTION:When an adaptor 5 detects an error, the adaptor 5 releases the 2nd path occupation of a magnetic disc 60 and writes repositioning information such as the kind of the error and its error code in the memories 51, 31 of the adaptors 5, 3 as retry information. When a magnetic disc 60 is repositioned, an interruption signal is generated and applied to the adaptor 3. If the 1st path is idle, the interruption signal is received by the adaptor 3 and a director 2 reads out the path group information in the memory 31 to execute recoupling. In addition, the director 2 reads out recoupling information in the memory 31, monitors the data or status signal from the magnetic disc 60 and checks whether an error is generated again or not. If no error is detected, the magnetic disc 60 is decided as normal status.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、プロセッサ等のアクセス源に対し入出力制御
装置を含む複数のパスに入出力装置を接続した入出カシ
ステムにおいて、障害等の再試行時に入出力装置が空い
ているパスを利用して再試行を行う再試行制御方式に関
する。Detailed Description of the Invention [Technical Field of the Invention] The present invention relates to an input/output system in which input/output devices including an input/output control device are connected to an access source such as a processor through multiple paths. This invention relates to a retry control method in which an input/output device performs a retry using a vacant path.

〔技術の背景〕[Technology background]

プロセッサが所望の処理を行うために、入出力装置が接
続される。入出力装置の内特に磁気ディスク装置の如く
メカ動作の必要なものは、プロセッサのチャネルに入出
力装置を制御する入出力制御装置を設け、入出力制御装
置を介し入出力装置を制御する様にしている。Input/output devices are connected in order for the processor to perform desired processing. Among input/output devices, especially those that require mechanical operation such as magnetic disk drives, an input/output control device is provided to control the input/output device in the channel of the processor, and the input/output device is controlled via the input/output control device. ing.

この様に入出力制御装置と入出力装置とが接続され、入
出カシステムを構成しているが、入出力装置が複数台接
続されている場合には、１つの入出力装置が入出力制御
装置と結合している間は、入出力制御装置は他の入出力
装置へのアクセスを行なうことができない。従って入出
力制御装置の制御を要しない入出力装置のメカ動作の間
も入出力制御装置が占有されてしまい、他の入出力装置
へのアクセスを行なうことができないため、特にＤ　Ａ
　Ｓ　Ｄ　（Ｄｉｒｅｃｔ　Ａｃｃｅｓｓ　Ｓｔｏｒａ
ｇｅ　Ｄｅｖｉｃｅ）の場合には、プロセッサを待たせ
る時間が長くなる。In this way, input/output control devices and input/output devices are connected to form an input/output system, but if multiple input/output devices are connected, one input/output device is connected to the input/output control device. The input/output controller cannot access other input/output devices while connected to the input/output device. Therefore, the input/output control device is occupied even during the mechanical operation of the input/output device that does not require control by the input/output control device, and access to other input/output devices is not possible.
S D (Direct Access Stora
ge Device), the processor is kept waiting for a long time.

このため、入出力装置のつき放し制御機能および動的バ
ス選択機能を持つ入出カシステムが開発されている。For this reason, input/output systems have been developed that have an input/output device open control function and a dynamic bus selection function.

〔従来技術と問題点〕[Prior art and problems]

係る動的パス選択機能を持つ入出カシステムにおいては
、各入出力装置は、アクセス源であるプロセッサに対し
入出力制御装置を含む複数のパスの各々に接続され、い
ずれかのパスを選択して、そのパスの入出力制御装置と
結合できる様に構成されている。そして１つの入出力制
御装置が入出力装置を結合して起動した後、入出力装置
を切離してメカ動作を行なわしめるとともにその入出力
制御装置が他の入出力装置の起動を可能とする。In such an input/output system having a dynamic path selection function, each input/output device is connected to each of a plurality of paths including an input/output control device to a processor that is an access source, and any one of the paths is selected. , and is configured so that it can be connected to the input/output control device of that path. After one input/output control device connects and starts up the input/output devices, the input/output device is disconnected to perform mechanical operation, and at the same time, that input/output control device can start up other input/output devices.

更に、入出力装置がメカ動作の終了後は空いているパス
を利用してそのパスの入出力制御装置と′再結合してデ
ータのやりとりを行なう様にしている。Furthermore, after the input/output device completes its mechanical operation, it utilizes a vacant path and reconnects with the input/output control device on that path to exchange data.

この様に起動後室いているパスの入出力制御装置と再結
合されるため、起動したパスの入出力制御装置と別のパ
スの入出力制御装置と再結合することもあり、このため
切離し時にパス制御情報をメモリに格納しておく必要が
ある。In this way, after activation, the input/output control device of the path that is in use is reconnected, so the input/output control device of the activated path may be reconnected with the input/output control device of another path. Path control information must be stored in memory.

一方、入出力装置と入出力制御装置とが結合又は再結合
中において、これらの間にデータ転送が行なわれている
時にデータのエラーや動作エラーが検出されると、再試
行（リトライ）が行なわれる。この再試行は再結合中に
行なわれるため、入出力装置は同一のパスを利用して入
出力制御装置との間で再試行を行なうため、そのパス自
体の障害、例えばケーブルの障害や入出力制御装置の内
部回路の障害等の場合には、複数回の再試行を行っても
リトライアウトしてしまい、そのパスで無駄な再試行が
行なわれてしまうという問題があった− 〔発明の目的〕 本発明の目的は、パス固有の障害の場合でも無駄な再試
行を行なうことなく回復しうる入出カシステムの再試行
制御方式を提供するにある。On the other hand, if a data error or operation error is detected while an input/output device and an input/output control device are being connected or recombined and data is being transferred between them, a retry is performed. It will be done. This retry occurs during recombination, so the I/O device uses the same path to retry with the I/O controller, so if there is a failure in that path itself, such as a cable failure or an I/O In the case of a failure in the internal circuit of the control device, there is a problem in that even if multiple retries are made, a retryout occurs, resulting in useless retries on that path. ] An object of the present invention is to provide a retry control method for an input/output system that can recover without unnecessary retries even in the case of a path-specific failure.

〔発明の構成〕[Structure of the invention]

上述の目的の達成のため、本発明は、共通のアクセス源
に接続され各々入出力制御装置を含む複数のパスと、該
複数のパスの各々に接続される入出力装置と、パス制御
情報を保持するメモリとを有し、−のパスに該入出力装
置を結合して起動した後、該パスの占有解除を行い、該
入出力装置が準備完了した後室いているパスに再結合し
てデータの転送を行なう入出カシステムにおいて、該デ
ータの転送中にエラーが検出された際に該再結合したパ
スの占有解除を行なうとともに該メモリに再試行情報を
格納せしめ、該入出力装置が再試行のため結合要求を発
した時に空いているパスと該入出力装置とを再結合せし
め、該メモリの再試行情報に基いて該入出力制御装置が
該入出力装置の再試行制御を行なうことを特徴としてい
る。To achieve the above object, the present invention provides a plurality of paths connected to a common access source and each including an input/output control device, an input/output device connected to each of the plurality of paths, and path control information. After the input/output device is connected to the - path and activated, the path is released from occupation, and after the input/output device is ready, it is reconnected to the current path. In an input/output system that transfers data, when an error is detected during data transfer, the recombined path is released from occupation, retry information is stored in the memory, and the input/output device is restarted. Recombining the input/output device with a path that is free when a connection request is issued for a trial, and causing the input/output control device to perform retry control of the input/output device based on retry information in the memory. It is characterized by

〔発明の実施例〕[Embodiments of the invention]

以下、本発明を実施例により詳細に説明する。 Hereinafter, the present invention will be explained in detail with reference to Examples.

第１図は本発明に係る動的バス選択機能を有する入出カ
システムのブロック図であり、ＤＡＳＤサブシステムを
示している。FIG. 1 is a block diagram of an input/output system with dynamic bus selection according to the present invention, illustrating a DASD subsystem.

図中、ｌはプロセッサ（アクセス源）であり、入出カシ
ステムをアクセスしてデータ処理を行なうものであり、
２つのチャネル部１ａ、１ｂを有しているもの、ＤＫＣ
は磁気ディスク（入出力）制御装置であり、各々プロセ
ッサ１のチャネル部１ａ、１ｂに接続されるもの、２．
４は制御部（以下ディレクタと称す）であり、磁気ディ
スク制御装置の制御部を構成し、プロセッサ１のチャネ
ル部１ａ、１ｂからアクセス要求を受け、所望の処理を
行なってデータのやりとりを行なうもの。In the figure, l is a processor (access source), which accesses the input/output system to process data.
One with two channel parts 1a, 1b, DKC
2. are magnetic disk (input/output) control devices connected to the channel sections 1a and 1b of the processor 1, respectively; 2.
Reference numeral 4 denotes a control unit (hereinafter referred to as director), which constitutes the control unit of the magnetic disk control device, receives access requests from the channel units 1a and 1b of the processor 1, performs desired processing, and exchanges data. .

３．５はアダプタであり、各々アダプタ制御部３０．５
０及びメモリ３１．５１とで構成され、アダプタ制御部
３０．５０はディレクタ２．４がらの指令を判別し、メ
モリ３１．５１又は後述する磁気ディスクへ選択送出す
るとともにシリアル−パラレル変換を行うもの、メモリ
３１．５１はパス制御情報を格納するものである。3.5 is an adapter, each adapter control unit 30.5
0 and a memory 31.51, the adapter control unit 30.50 discriminates commands from the director 2.4, selectively sends them to the memory 31.51 or a magnetic disk to be described later, and performs serial-parallel conversion. , memories 31.51 are for storing path control information.

６０．６１−６　ｎは磁気ディスク（装置）であり、各
々後述するケーブルを介しアダプタ３．５に接続される
もの、７．８は第１、第２のケーブルであり、各磁気デ
ィスク６０　、６１−６　ｎを２つの磁気ディスク制御
装置ＤＫＣの各々に接続させるもの、９ａ、９ｂは制御
線であり、各磁気ディスク６０．６１・・・６ｎが各磁
気ディスク制御装置ＤＫｃに制御信号（割込み信号）を
通知するためのものである。60.61-6n is a magnetic disk (device), which is connected to the adapter 3.5 via a cable described later, 7.8 is a first and second cable, and each magnetic disk 60, 61-6n to each of the two magnetic disk controllers DKC, 9a and 9b are control lines, and each magnetic disk 60, 61...6n connects each magnetic disk controller DKc with a control signal (interrupt line). signals).

この様に、動的パス選択機能を有する入出力システムで
は、プロセンサ１等のアクセス源に対し、各磁気ディス
ク（入出力装置）６０＝６ｎは各々磁気ディスク制御装
置（入出力制御装置）ＤＫＣを含む２つのパスで接続さ
れ、いずれかのパスを利用してアクセスされる様に構成
されており、各パスの磁気ディスク制御装置ＤＫＣがア
クセス源であるプロセッサ１の指令により磁気ディスク
を制御する様にしている。In this way, in an input/output system having a dynamic path selection function, each magnetic disk (input/output device) 60=6n has a magnetic disk control device (input/output control device) DKC for an access source such as Prosensor 1. The magnetic disk controller DKC of each path controls the magnetic disk according to instructions from the processor 1, which is the access source. I have to.

次に、第１図実施例構成の動的パス選択動作を第２回動
作説明図及び第４図タイムチャートにより説明する。Next, the dynamic path selection operation of the embodiment configuration of FIG. 1 will be explained with reference to the second operation explanatory diagram and the time chart of FIG. 4.

■プロセッサ１が磁気ディスクをアクセスする時には、
プロセッサ１はチャネル部１ａ（又はｌｂ）よりディレ
クタ２（又は４）にアクセス要求（リード／ライト、指
令アドレス）を発する。■When processor 1 accesses the magnetic disk,
The processor 1 issues an access request (read/write, command address) to the director 2 (or 4) from the channel unit 1a (or lb).

磁気ディスク６０をアクセスするには、ディレクタ２は
アダプタ３を介しメモリ３１．５１の内容を読出し、磁
気ディスク６０が使用中でないかを判別し、使用中でな
ければ、ディレクタ２はアダプタ３を介し磁気ディスク
６０に起動命令を与え、ケーブル７を介し磁気ディスク
６０と結合する（第２図（Ａ））。To access the magnetic disk 60, the director 2 reads the contents of the memory 31.51 via the adapter 3, determines whether the magnetic disk 60 is in use, and if it is not in use, the director 2 reads the contents of the memory 31.51 via the adapter 3. A start command is given to the magnetic disk 60, and the magnetic disk 60 is coupled via the cable 7 (FIG. 2(A)).

これによって、−ディレクタ２は磁気ディスク６０にリ
ード／ライト命令及びトランク、シリンダアドレスを転
送する。As a result, the -director 2 transfers the read/write command and trunk and cylinder addresses to the magnetic disk 60.

■この転送の終了によって磁気ディスク６ｏから応答信
号を得ると、ディレクタ２はメモリ３１及び５１にアダ
プタ３を介しパスグループ情報（使用したパスのグルー
プ名）及びデバイス固有情報（アクセスの状態、デバイ
スアドレス、トラック、シリンダアドレス等）を書込み
、磁気ディスク６０への制御を止め、パスの占有を解除
して突き離す（第２図（Ｃ））。磁気ディスク６ｏは上
述の与えられた命令、アドレスに基き、ヘッドのシーク
動作を開始する。■ Upon receiving a response signal from the magnetic disk 6o upon completion of this transfer, the director 2 sends path group information (group name of the used path) and device-specific information (access status, device address) to the memories 31 and 51 via the adapter 3. , track, cylinder address, etc.), stops controlling the magnetic disk 60, releases occupation of the path, and separates it (FIG. 2(C)). The magnetic disk 6o starts a head seek operation based on the above-described given command and address.

０次に、磁気ディスク６０のシーク動作が完了すると、
準備完了信号が制御線９ａ、９ｂを介しアダプタ３．５
に与えられる。この時、ディレクタ２、アダプタ３、ケ
ーブル７の第１のパスが他の磁気ディスクと結合中であ
り、ディレクタ４、アダプタ５、ケーブル８の第２のパ
スが空であるとすると、この完了信号は、ディレクタ４
に受付けられる。この時、ディレクタ４はメモリ５１の
パスグループ情報を読出し、ステップ■で結合した第１
のパスが自己の第２のパスと同一のグループ、即ち、同
一のプロセッサ１に対するものかを確認し、この完了信
号を受付け、ディレクタ４はアダプタ５を介しケーブル
８により磁気ディスク６０と再結合する（第２図（Ｄ）
）。0 Next, when the seek operation of the magnetic disk 60 is completed,
A ready signal is sent to the adapter 3.5 via control lines 9a and 9b.
given to. At this time, assuming that the first path of the director 2, adapter 3, and cable 7 is being combined with another magnetic disk, and the second path of the director 4, adapter 5, and cable 8 is empty, this completion signal is director 4
will be accepted. At this time, the director 4 reads the path group information from the memory 51, and the first
The director 4 confirms whether the path is for the same group as its own second path, that is, the same processor 1, accepts this completion signal, and reconnects with the magnetic disk 60 via the cable 8 via the adapter 5. (Figure 2 (D)
).

これによってディレクタ４と磁気ディスク６゜間でデー
タの転送が行なわれ、磁気ディスク６０からのデータの
読取り、又はデータの書込が実行される。As a result, data is transferred between the director 4 and the magnetic disk 60, and data is read from or written to the magnetic disk 60.

■データの転送が終了すると、ディレクタ４はアダプタ
５を介しメモリ３１．５１の当該磁気ディスク６０に対
応する内容を消去する。(2) When the data transfer is completed, the director 4 erases the contents of the memory 31.51 corresponding to the magnetic disk 60 via the adapter 5.

■一方、ステップ■、■中に、磁気ディスク６０へのア
クセスが、例えばチャネル部１ｂを介し生じた時は、デ
ィレクタ４がアダプタ５を介しメモリ３１．５１の内容
を読出し、磁気ディスク６０が使用中であることを確認
して、アクセスの不許可をチャネル部１ｂへ返し、競合
起動を防止する。逆に第２４図（Ｂ）の如く磁気ディス
ク６１へのアクセスがチャネル部１を介し生じた時は、
ディレクタ４がアダプタ５を介し、メモリ３１．５１の
内容から使用中でないことを確認し、磁気ディスク６１
とアダプタ５、ケーブル８を介しディレクタ４が結合し
、同時動作が行なわれる。■On the other hand, when access to the magnetic disk 60 occurs, for example, through the channel section 1b during steps ■ and ■, the director 4 reads the contents of the memory 31.51 via the adapter 5, and the magnetic disk 60 is used. It is confirmed that access is not permitted, and a notification of access disapproval is returned to the channel unit 1b to prevent conflicting activation. Conversely, when access to the magnetic disk 61 occurs via the channel section 1 as shown in FIG. 24(B),
The director 4 confirms through the adapter 5 that it is not in use from the contents of the memory 31.51, and connects the magnetic disk 61.
and director 4 via adapter 5 and cable 8, and simultaneous operations are performed.

この様に、メモリ３１．５１は競合防止のための排他制
御と再結合時の結合制御のために用いられるパス制御情
報を格納している。In this manner, the memory 31.51 stores path control information used for exclusive control to prevent contention and for connection control at the time of recombination.

この様なステップ■及び■におけるデータ転送中には、
アダプタ５の制御回路がデータのチェック（パリティチ
ェック）及び動作チェックを行っており、データの信頼
性を保証している。During data transfer in steps ■ and ■,
The control circuit of the adapter 5 performs data checks (parity checks) and operation checks to ensure data reliability.

この様なデータチェックや動作のチェックによりエラー
を検出すると、本発明では、次の様な再試行制御を行な
う。これを第３図及び第４図により説明する。When an error is detected through such data checking or operation checking, the present invention performs the following retry control. This will be explained with reference to FIGS. 3 and 4.

＋ａ）アダプタ５がエラーを検出すると、ディレクタ４
に通知する。ディレクタ４はアダプタ５を介し磁気ディ
スク６０とのデータ転送を中止し、磁気ディスク６０の
第２のパス占有を解除せしめ、再試行のためのシーク動
作を行なわしめるべく突き離す。これとともにディレク
タ４は、第３図（Ａ）の如くそのエラーの種類及びエラ
ーレコード等の再位置づけ情報をアダプタ５のメモリ５
１及びアダプタ３のメモリ３１に再試行くリトライ〉情
報として書込む。+a) When adapter 5 detects an error, director 4
to notify. The director 4 stops data transfer with the magnetic disk 60 via the adapter 5, releases the second path occupation of the magnetic disk 60, and separates the magnetic disk 60 to perform a seek operation for retry. At the same time, the director 4 stores relocation information such as the error type and error record in the memory 5 of the adapter 5, as shown in FIG. 3(A).
1 and the memory 31 of the adapter 3 as retry> information.

（ｂｌ磁気ディスク６０が再位置決めされると、再び制
御線９ａ、９ｂを介し割込み（再位置づけ完了）信号を
発し、アダプタ３．５に与える。この時、第３図（Ｂ）
の如（、第１のパス（ディレクタ２、アダプタ３）が空
であるとすると、この割込み信号はアダプタ３に受付け
られ、ディレクタ２はメモリ３１のパスグループ情報を
読出し、これを参照して再結合を行なう。(When the bl magnetic disk 60 is repositioned, an interrupt (repositioning completion) signal is generated again via the control lines 9a and 9b and is applied to the adapter 3.5. At this time, as shown in FIG.
Assuming that the first path (director 2, adapter 3) is empty, this interrupt signal is accepted by adapter 3, and director 2 reads the path group information from memory 31, refers to it, and repeats the process. Perform the join.

（Ｃ１更にディレクタ２はメモリ３１内のりトライ情報
を読出し、エラーの種類（データチェックエラーか、シ
ークエラーか）を判別し、゛エラーのレコードをめて、
磁気ディスク６０からのデータや状態信号（図示しない
コントロール線より得られる信号）を監視ら、再度エラ
ーが発生するかをチェックする。(C1 Furthermore, the director 2 reads the try information in the memory 31, determines the type of error (data check error or seek error), and records the error.
Data and status signals from the magnetic disk 60 (signals obtained from control lines, not shown) are monitored to check whether an error occurs again.

（ｄｌこのチェックによりエラーが検出されなければ、
正常と判定し、これらのデータをプロセッサ１へ転送す
る。(dlIf no errors are detected by this check,
It is determined that the data is normal and these data are transferred to the processor 1.

この場合には、第２のパスに異常が有るか磁気ディスク
６０の一時的誤動作が生じた場合であり、これをプロセ
ッサ１へ通知する。In this case, there is an abnormality in the second path or a temporary malfunction of the magnetic disk 60, and the processor 1 is notified of this.

一方、エラーが再び検出されれば、再びステップ（ａ）
に戻り、これを所定回数繰返してもエラーが回復しない
時には、磁気ディスク６０自体の欠陥としてプロセッサ
１へ通知し、適切な処置を取らしめる。On the other hand, if the error is detected again, step (a) is performed again.
If the error is not recovered even after repeating this a predetermined number of times, the processor 1 is notified that the magnetic disk 60 itself is defective and appropriate measures are taken.

この様に、転送データのエラーや磁気ディスクの動作エ
ラー（シークミス）等を検出し、再試行を行なう。In this way, errors in transferred data, magnetic disk operation errors (seek misses), etc. are detected and a retry is performed.

第４図の例は、リードデータの転送中にエラーが発生し
たもので示しているが、起動後の転送中にエラーが発生
した時も同様である。Although the example in FIG. 4 shows an error occurring during transfer of read data, the same applies when an error occurs during transfer after startup.

前述の例では、メモリ３１．５１を両アダプタ３．５に
設けているが、たれを１つのメモリとし両制御装置ＤＫ
Ｃよりアクセスしうる様にしておくこともできる。In the above example, the memory 31.51 is provided in both adapters 3.5, but the sauce is one memory and both control devices DK
It can also be made accessible from C.

以上本発明を一実施例により説明したが、本発明は本発
明の主旨に従い種々の変形が可能であり、本発明からこ
れらを排除するものではない。Although the present invention has been described above using one embodiment, the present invention can be modified in various ways according to the gist of the present invention, and these are not excluded from the present invention.

〔発明の効果〕〔Effect of the invention〕

以上説明した様に、本発明によれば、共通のアクセス源
に接続され各々入出力制御装置を含む複数のパスと、該
複数のパスの各々に接続される入出力装置と、パス制御
情報を保持するメモリとを有し、−のパスに該入出力装
置を結合して起動した後、該パスの占有解除を行い、該
入出力装置が準備完了した後学いているパスに再結合し
てデータの転送を行なう入出カシステムにおいて、該結
合又は再結合中にエラーが検出された際に該結合又は再
結合したパスの占有解除を行なうとともに該メモリに再
試行情報を格納せしめ、該入出力装装置が再試行のため
結合要求を発した時に空いているパスと該入出力装置と
を再結合せしめ、該メモリの再試行情報に基いて該入出
力制御装置が該入出力装置の再試行制御を行なうことを
特徴としているので、再試行時のパスが切換えられるた
め、パス固有の障害時における回復が期待できるという
効果を奏し信頼性の高いシステムを構成が可能となり、
また再試行時にいったん突き離されるのでエラー再試行
の際のパスの利用率を向上させることができるという効
果を奏し、システムスループツトを向上させることもで
きる。更に、再試行においても、動的パス選択機能を利
用しているので、制御が容易でしかも簡単に実現できる
という効果も奏する。As described above, according to the present invention, a plurality of paths connected to a common access source and each including an input/output control device, an input/output device connected to each of the plurality of paths, and path control information are provided. After the input/output device is connected to the - path and activated, the path is released from occupation, and after the input/output device is ready, it is reconnected to the learning path. In an input/output system that transfers data, when an error is detected during the combination or recombination, the combined or recombined path is released from occupation, retry information is stored in the memory, and the input/output When the input/output device issues a connection request for retry, the input/output device is reconnected to the free path, and the input/output control device retry the input/output device based on the retry information in the memory. Since it is characterized by control, the path is switched at the time of retry, so recovery from path-specific failures can be expected, making it possible to configure a highly reliable system.
Furthermore, since the path is once separated at the time of retry, it is possible to improve the path utilization rate at the time of error retry, and system throughput can also be improved. Furthermore, since the dynamic path selection function is utilized even in retrying, there is an effect that control is easy and can be easily realized.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例プロ、ツタ図、第２図は第１
図構成の動的パス選択機能説明図、第３図は第１図構成
の再試行制御説明図、第４図は第１図構成における動作
タイムチャート図を示す。 図中、■−プロセッサ（アクセス源）　、ＤＫＣ−磁気
ディスク（入出力）制御装置、６０〜６ｎ−磁気ディス
ク（入出力装置）、３１．５１−メモリ。 特許出願人　富士通株式会社 代理人弁理士　山　谷　晧　榮 第　１　図 第　２　図 ＩＣ）　（Ｄ） 第　３　図 （Ａ）　（Ｂ） 鷺４図 ノザス　ヒー＋　Ｈ ソトーＩＭｌ−ＩＭＩＭトー−１Figure 1 shows an ivy diagram of one embodiment of the present invention, and Figure 2 shows the first embodiment of the invention.
FIG. 3 is an explanatory diagram of the dynamic path selection function of the configuration shown in FIG. 1, FIG. 3 is an explanatory diagram of retry control of the configuration of FIG. 1, and FIG. 4 is an operation time chart diagram of the configuration of FIG. 1. In the figure, ■ - processor (access source), DKC - magnetic disk (input/output) control device, 60 to 6n - magnetic disk (input/output device), 31.51 - memory. Patent Applicant Fujitsu Ltd. Representative Patent Attorney Akira Yamatani Eiichi 1 Figure 2 Figure IC) (D) Figure 3 (A) (B) Heron 4 Figure Nozasu H + H Soto IMl-IMIM To-1

Claims (1)

【特許請求の範囲】[Claims] 共通のアクセス源に接続され各々入出力制御装置を含む
複数のパスと、該複数のパスの各々に接続される入出力
装置と、パス制御情報を保持するメモリとを有し、−の
パスに該入出力装置を結合して起動した後、該パスの占
有解除を行い、該入出力装置が準備完了した後室いてい
るパスに再結合してデータの転送を行なう入出カシステ
ムにおいて、該結合又は再結合中にエラーが検出された
際に該結合又は再結合したパスの占有解除を行なうとと
もに該メモリに再試行情報を格納せしめ、該入出力装置
が再試行のため結合要求を発した時に空いているパスと
該入出力装置とを再結合せしめ、該メモリの再試行情報
に基いて該入出力制御装置が該入出力装置の再試行制御
を行なうことを特徴とする入出カシステムの再試行制御
方式。a plurality of paths connected to a common access source and each including an input/output control device; an input/output device connected to each of the plurality of paths; and a memory holding path control information; In an input/output system in which the input/output device is connected and activated, the path is released from occupation, and after the input/output device is ready, the input/output device is reconnected to the existing path and data is transferred. Or, when an error is detected during recombination, the combined or recombined path is released from occupation, and retry information is stored in the memory, and when the input/output device issues a connection request for retry. The input/output system is reconnected to a vacant path, and the input/output device is reconnected to the input/output device, and the input/output control device performs retry control of the input/output device based on retry information in the memory. Trial control method.
JP59035682A 1984-02-27 1984-02-27 Retry control method of input/output system Granted JPS60179863A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59035682A JPS60179863A (en) 1984-02-27 1984-02-27 Retry control method of input/output system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59035682A JPS60179863A (en) 1984-02-27 1984-02-27 Retry control method of input/output system

Publications (2)

Publication Number Publication Date
JPS60179863A true JPS60179863A (en) 1985-09-13
JPH0115088B2 JPH0115088B2 (en) 1989-03-15

Family

ID=12448655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59035682A Granted JPS60179863A (en) 1984-02-27 1984-02-27 Retry control method of input/output system

Country Status (1)

Country Link
JP (1) JPS60179863A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0508441A2 (en) * 1991-04-11 1992-10-14 Mitsubishi Denki Kabushiki Kaisha Recording device having short data writing time

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4965154A (en) * 1972-10-23 1974-06-24
JPS5045534A (en) * 1973-08-27 1975-04-23
JPS5380930A (en) * 1976-12-27 1978-07-17 Hitachi Ltd Control device for rotary memory unit
JPS57111644A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Magnetic disc adapter
JPS595332A (en) * 1982-06-30 1984-01-12 Fujitsu Ltd Interruption priority system in magnetic disk subsystem

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4965154A (en) * 1972-10-23 1974-06-24
JPS5045534A (en) * 1973-08-27 1975-04-23
JPS5380930A (en) * 1976-12-27 1978-07-17 Hitachi Ltd Control device for rotary memory unit
JPS57111644A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Magnetic disc adapter
JPS595332A (en) * 1982-06-30 1984-01-12 Fujitsu Ltd Interruption priority system in magnetic disk subsystem

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0508441A2 (en) * 1991-04-11 1992-10-14 Mitsubishi Denki Kabushiki Kaisha Recording device having short data writing time
EP0508441A3 (en) * 1991-04-11 1995-05-03 Mitsubishi Electric Corp
US5655150A (en) * 1991-04-11 1997-08-05 Mitsubishi Denki Kabushiki Kaisha Recording device having alternative recording units operated in three different conditions depending on activities in maintenance diagnosis mechanism and recording sections

Also Published As

Publication number Publication date
JPH0115088B2 (en) 1989-03-15

Similar Documents

Publication Publication Date Title
JP3628777B2 (en) External storage device
US5504926A (en) Method for a host central processor and its associated controller to capture the selected one of a number of memory units via path control commands
US5887270A (en) Fault tolerant controller system and method
KR100221384B1 (en) Data storage system with localised exclusive-or function
US6874046B1 (en) Method and apparatus for enhancing access to redundant data storage facilities
US20070130432A1 (en) Storage system for copying data between storage devices, and method of copying data
JP4132322B2 (en) Storage control device and control method thereof
US7107343B2 (en) Method and apparatus for improved RAID 1 write performance in low cost systems
JPH07281840A (en) Dual-disk recording device
US20010044883A1 (en) Disk control device and storage device using it
US7752340B1 (en) Atomic command retry in a data storage system
US6389559B1 (en) Controller fail-over without device bring-up
US5235683A (en) Method and apparatus for accessing peripheral storages with asychronized individual requests to a host processor
JPH07261946A (en) Array type storage device
JPH1195933A (en) Disk array system
JPS60179863A (en) Retry control method of input/output system
JP2006268403A (en) Data storage system and equivalence control method for log data of storage control unit
JPH1027070A (en) Data backup system
JP3250859B2 (en) Disk array device, computer system and data storage device
JPH1091363A (en) Parity generation system and disk array controller using the system
JPS60179861A (en) Memory diagnozing method of input/output system
KR20010011204A (en) Method and apparatus for overcoming raid failure by cache mirroring
JP2001356881A (en) Multiplex storage controller
JP3177990B2 (en) Diagnostic device for redundant memory
JP3484707B2 (en) Asynchronous data transfer controller