JPH0115088B2 - - Google Patents

Info

Publication number
JPH0115088B2
JPH0115088B2 JP59035682A JP3568284A JPH0115088B2 JP H0115088 B2 JPH0115088 B2 JP H0115088B2 JP 59035682 A JP59035682 A JP 59035682A JP 3568284 A JP3568284 A JP 3568284A JP H0115088 B2 JPH0115088 B2 JP H0115088B2
Authority
JP
Japan
Prior art keywords
input
output
path
memory
retry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59035682A
Other languages
Japanese (ja)
Other versions
JPS60179863A (en
Inventor
Masakazu Kawamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59035682A priority Critical patent/JPS60179863A/en
Publication of JPS60179863A publication Critical patent/JPS60179863A/en
Publication of JPH0115088B2 publication Critical patent/JPH0115088B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Retry When Errors Occur (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、プロセツサ等のアクセス源に対し入
出力制御装置を含む複数のパスに入出力装置を接
続した入出力システムにおいて、障害等の再試行
時に入出力装置が空いているパスを利用して再試
行を行う再試行制御方式に関する。
Detailed Description of the Invention [Technical Field of the Invention] The present invention relates to an input/output system in which input/output devices are connected to a plurality of paths including an input/output control device to an access source such as a processor. This invention relates to a retry control method in which an input/output device performs a retry using a vacant path.

〔技術の背景〕[Technology background]

プロセツサが所望の処理を行うために、入出力
装置が接続される。入出力装置の内特に磁気デイ
スク装置の如くメカ動作の必要なものは、プロセ
ツサのチヤネルに入出力装置を制御する入出力制
御装置を設け、入出力制御装置を介し入出力装置
を制御する様にしている。
Input/output devices are connected in order for the processor to perform desired processing. Among input/output devices, especially those requiring mechanical operation such as magnetic disk devices, an input/output control device is provided to control the input/output device in the channel of the processor, and the input/output device is controlled via the input/output control device. ing.

この様に入出力制御装置と入出力装置とが接続
され、入出力システムを構成しているが、入出力
装置が複数台接続されている場合には、1つの入
出力装置が入出力制御装置と結合している間は、
入出力制御装置は他の入出力装置へのアクセスを
行なうことができない。従つて入出力制御装置の
制御を要しない入出力装置のメカ動作の間も入出
力制御装置が占有されてしまい、他の入出力装置
へのアクセスを行なうことができないため、特に
DASD(Direct Access Storage Device)の場合
には、プロセツサを待たせる時間が長くなる。こ
のため、入出力装置のつき放し制御機能および動
的パス選択機能を持つ入出力システムが開発され
ている。
In this way, input/output control devices and input/output devices are connected to form an input/output system, but if multiple input/output devices are connected, one input/output device is connected to the input/output control device. While combining with
An I/O controller cannot access other I/O devices. Therefore, even during mechanical operations of input/output devices that do not require control by the input/output control device, the input/output control device is occupied, making it impossible to access other input/output devices.
In the case of a DASD (Direct Access Storage Device), the processor is kept waiting for a long time. For this reason, input/output systems having an input/output device open control function and a dynamic path selection function have been developed.

〔従来技術と問題点〕[Prior art and problems]

係る動的パス選択機能を持つ入出力システムに
おいては、各入出力装置は、アクセス源であるプ
ロセツサに対し入出力制御装置を含む複数のパス
の各々に接続され、いずれかのパスを選択して、
そのパスの入出力制御装置と結合できる様に構成
されている。そして1つの入出力制御装置が入出
力装置を結合して起動した後、入出力装置を切離
してメカ動作を行なわしめるとともにその入出力
制御装置が他の入出力装置の起動を可能とする。
更に、入出力装置がメカ動作の終了後は空いてい
るパスを利用してそのパスの入出力制御装置と再
結合してデータのやりとりを行なう様にしてい
る。この様に起動後空いているパスの入出力制御
装置と再結合されるため、起動したパスの入出力
制御装置と別のパスの入出力制御装置と再結合す
ることもあり、このため切離し時にパス制御情報
をメモリに格納しておく必要がある。
In such an input/output system having a dynamic path selection function, each input/output device is connected to each of a plurality of paths including the input/output control device to the processor that is the access source, and any one of the paths is selected. ,
It is configured so that it can be connected to the input/output control device of that path. After one input/output control device connects and starts up the input/output devices, the input/output device is disconnected to perform mechanical operation, and the input/output control device enables the other input/output devices to start up.
Furthermore, after the input/output device completes its mechanical operation, it utilizes a vacant path to reconnect with the input/output control device on that path to exchange data. In this way, after activation, the I/O control device of a free path is reconnected, so the I/O control device of the activated path may be reconnected to the I/O control device of another path, and for this reason, when disconnected, Path control information must be stored in memory.

一方、入出力装置と入出力制御装置とが結合又
は再結合中において、これらの間にデータ転送が
行なわれている時にデータのエラーや動作エラー
が検出されると、再試行(リトライ)が行なわれ
る。この再試行は再結合中に行なわれるため、入
出力装置は同一のパスを利用して入出力制御装置
との間で再試行を行なうため、そのパス自体の障
害、例えばケーブルの障害や入出力制御装置の内
部回路の障害等の場合には、複数回の再試行を行
つてもリトライアウトしてしまい、そのパスで無
駄な再試行が行なわれてしまうという問題があつ
た。
On the other hand, if a data error or operation error is detected while an input/output device and an input/output control device are being connected or recombined and data is being transferred between them, a retry is performed. It will be done. This retry occurs during recombination, so the I/O device uses the same path to retry with the I/O controller, so if there is a failure in that path itself, such as a cable failure or an I/O In the case of a failure in the internal circuit of the control device, there is a problem in that even if multiple retries are made, a retryout occurs, resulting in useless retries on that path.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、パス固有の障害の場合でも無
駄な再試行を行なうことなく回復しうる入出力シ
ステムの再試行制御方法を提供するにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a retry control method for an input/output system that allows recovery without unnecessary retries even in the case of path-specific failures.

〔発明の構成〕[Structure of the invention]

上述の目的の達成のため、本発明は、共通のア
クセス源に接続され各々入出力制御装置を含む複
数のパスと、該複数のパスの各々に接続される入
出力装置と、パス制御情報を保持するメモリとを
有し、一のパスに該入出力装置を結合して起動し
た後、該メモリにパス制御情報を書込んだ上、該
パスの占有解除を行い、該入出力装置が準備完了
した後空いているパスに該メモリのパス制御情報
を参照して再結合してデータの転送を行う入出力
システムにおいて、該入出力制御装置により、該
結合又は再結合中にエラーが検出された際に、該
結合又は再結合したパスの占有解除を行うととも
に、該入出力制御装置が該メモリに再試行情報を
格納せしめ、該入出力装置が再試行のため結合要
求を発した時に空いているパスと該入出力装置と
を再結合せしめ、該メモリの再試行情報に基づい
て該入出力制御装置が該入出力装置の再試行制御
を行うことを特徴としている。
To achieve the above object, the present invention provides a plurality of paths connected to a common access source and each including an input/output control device, an input/output device connected to each of the plurality of paths, and path control information. After the input/output device is connected to one path and activated, path control information is written to the memory, the occupation of the path is released, and the input/output device is ready. In an input/output system that refers to path control information in the memory and reconnects to a vacant path after completion of data transfer, the input/output control device detects an error during the connection or reconnection. When the I/O device issues a join request for a retry, the I/O control device releases the occupation of the joined or recombined path, and stores retry information in the memory, so that when the I/O device issues a join request for a retry, the The input/output device is characterized in that the input/output control device performs retry control of the input/output device based on retry information in the memory.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明を実施例により詳細に説明する。 Hereinafter, the present invention will be explained in detail with reference to Examples.

第1図は本発明に係る動的パス選択機能を有す
る入出力システムのブロツク図であり、DASDサ
ブシステムを示している。
FIG. 1 is a block diagram of an input/output system with dynamic path selection according to the present invention, showing the DASD subsystem.

図中、1はプロセツサ(アクセス源)であり、
入出力システムをアクセスしてデータ処理を行な
うものであり、2つのチヤネル部1a,1bを有
しているもの、DKCは磁気デイスク(入出力)
制御装置であり、各々プロセツサ1のチヤネル部
1a,1bに接続されるもの、2,4は制御部
(以下デイレクタと称す)であり、磁気デイスク
制御装置の制御部を構成し、プロセツサ1のチヤ
ネル部1a,1bからアクセス要求を受け、所望
の処理を行なつてデータのやりとりを行なうも
の。3,5はアダプタであり、各々アダプタ制御
部30,50及びメモリ31,51とで構成さ
れ、アダプタ制御部30,50はデイレクタ2,
4からの指令を判別し、メモリ31,51又は後
述する磁気デイスクへ選択送出するとともにシリ
アル―パラレル変換を行うもの、メモリ31,5
1はパス制御情報を格納するものである。
In the figure, 1 is a processor (access source),
It accesses the input/output system to process data, and has two channel sections 1a and 1b.DKC is a magnetic disk (input/output)
2 and 4 are control units (hereinafter referred to as directors) that constitute the control unit of the magnetic disk control unit and are connected to the channel units 1a and 1b of the processor 1, respectively. A device that receives access requests from units 1a and 1b, performs desired processing, and exchanges data. Reference numerals 3 and 5 denote adapters, each of which is composed of an adapter control section 30, 50 and a memory 31, 51.
4, and selectively sends it to the memory 31, 51 or a magnetic disk to be described later, and performs serial-to-parallel conversion; the memory 31, 5
1 stores path control information.

60,61…6nは磁気デイスク(装置)であ
り、各々後述するケーブルを介しアダプタ3,5
に接続されるもの、7,8は第1、第2のケーブ
ルであり、各磁気デイスク60,61…6nを2
つの磁気デイスク制御装置DKCの各々に接続さ
せるもの、9a,9bは制御線であり、各磁気デ
イスク60,61…6nが各磁気デイスク制御装
置DKCに制御信号(割込み信号)を通知するた
めのものである。
60, 61...6n are magnetic disks (devices), which are respectively connected to adapters 3 and 5 via cables to be described later.
and 7 and 8 are first and second cables, which connect each magnetic disk 60, 61...6n to 2
Control lines 9a and 9b are connected to each of the two magnetic disk control devices DKC, and are used by each magnetic disk 60, 61...6n to notify control signals (interrupt signals) to each magnetic disk control device DKC. It is.

この様に、動的パス選択機能を有する入出力シ
ステムでは、プロセツサ1等のアクセス源に対
し、各磁気デイスク(入出力装置)60〜6nは
各々磁気デイスク制御装置(入出力制御装置)
DKCを含む2つのパスで接続され、いずれかの
パスを利用してアクセスされる様に構成されてお
り、各パスの磁気デイスク制御装置DKCがアク
セス源であるプロセツサ1の指令により磁気デイ
スクを制御する様にしている。
In this way, in an input/output system having a dynamic path selection function, each magnetic disk (input/output device) 60 to 6n is a magnetic disk control device (input/output control device) for an access source such as the processor 1.
It is connected by two paths including DKC, and is configured to be accessed using either path, and the magnetic disk controller DKC of each path controls the magnetic disk according to commands from processor 1, which is the access source. I try to do it.

次に、第1図実施例構成の動的パス選択動作を
第2図動作説明図及び第4図タイムチヤートによ
り説明する。
Next, the dynamic path selection operation of the embodiment configuration of FIG. 1 will be explained with reference to the operation explanatory diagram of FIG. 2 and the time chart of FIG. 4.

プロセツサ1が磁気デイスクをアクセスする
時には、プロセツサ1はチヤネル部1a又は1
bよりデイレクタ2又は4にアクセス要求(リ
ード/ライト、指令アドレス)を発する。磁気
デイスク60をアクセスするには、デイレクタ
2はアダプタ3を介しメモリ31,51の内容
を読出し、磁気デイスク60が使用中でないか
を判別し、使用中でなければ、デイレクタ2は
アダプタ3を介し磁気デイスク60に起動命令
を与え、ケーブル7を介し磁気デイスク60と
結合する(第2図A)。
When the processor 1 accesses the magnetic disk, the processor 1 accesses the channel section 1a or 1.
b issues an access request (read/write, command address) to the director 2 or 4. To access the magnetic disk 60, the director 2 reads the contents of the memories 31 and 51 via the adapter 3, determines whether the magnetic disk 60 is in use, and if it is not in use, the director 2 reads the contents of the memories 31 and 51 via the adapter 3. A start command is given to the magnetic disk 60, and the magnetic disk 60 is connected via the cable 7 (FIG. 2A).

これによつて、デイレクタ2は磁気デイスク
60にリード/ライト命令及びトラツク、シリ
ンダアドレスを転送する。
As a result, the director 2 transfers the read/write command, track, and cylinder address to the magnetic disk 60.

この転送の終了によつて磁気デイスク60か
ら応答信号を得ると、デイレクタ2はメモリ3
1及び51にアダプタ3を介しパスグループ情
報(使用したパスのグループ名)及びデバイス
固有情報(アクセスの状態、デバイスアドル
ス、トラツク、シリンダアドレス等)を書込
み、磁気デイスク60への制御を止め、パスの
占有を解除して突き離す(第2図C)。磁気デ
イスク60は上述の与えられた命令、アドレス
に基き、ヘツドのシーク動作を開始する。
Upon receiving a response signal from the magnetic disk 60 upon completion of this transfer, the director 2 receives a response signal from the memory 3.
1 and 51 via the adapter 3, write path group information (group name of the path used) and device specific information (access status, device address, track, cylinder address, etc.), stop controlling the magnetic disk 60, Release the occupation of the path and push it away (Fig. 2C). The magnetic disk 60 starts a head seek operation based on the above-described given command and address.

次に、磁気デイスク60のシーク動作が完了
すると、準備完了信号が制御線9a,9bを介
しアダプタ3,5に与えられる。この時、デイ
レクタ2、アダプタ3、ケーブル7の第1のパ
スが他の磁気デイスクと結合中であり、デイレ
クタ4、アダプタ5、ケーブル8の第2のパス
が空であるとすると、この完了信号は、デイレ
クタ4に受付けられる。この時、デイレクタ4
はメモリ51のパスグループ情報を読出し、ス
テツプで結合した第1のパスが自己の第2の
パスと同一のグループ、即ち、同一のプロセツ
サ1に対するものかを確認し、この完了信号を
受付け、デイレクタ4はアダプタ5を介しケー
ブル8により磁気デイスク60と再結合する。
(第2図D)。
Next, when the seek operation of the magnetic disk 60 is completed, a ready signal is given to the adapters 3 and 5 via the control lines 9a and 9b. At this time, assuming that the first path of the director 2, adapter 3, and cable 7 is being coupled to another magnetic disk, and the second path of the director 4, adapter 5, and cable 8 is empty, this completion signal is accepted by the director 4. At this time, director 4
reads the path group information in the memory 51, checks whether the first path combined in step is for the same group as its second path, that is, the same processor 1, accepts this completion signal, and sends the director 4 is reconnected to the magnetic disk 60 via an adapter 5 and a cable 8.
(Figure 2D).

これによつてデイレクタ4と磁気デイスク6
0間でデータの転送が行なわれ、磁気デイスク
60からのデータの読取り、又はデータの書込
が実行される。
As a result, the director 4 and the magnetic disk 6
Data is transferred between 0 and 0, and data is read from or written to the magnetic disk 60.

データの転送が終了すると、デイレクタ4は
アダプタ5を介しメモリ31,51の当該磁気
デイスク60に対応する内容を消去する。
When the data transfer is completed, the director 4 erases the contents of the memories 31 and 51 corresponding to the magnetic disk 60 via the adapter 5.

一方、ステツプ,中に、磁気デイスク6
0へのアクセスが、例えばチヤネル部1bを介
し生じた時は、デイレクタ4がアダプタ5を介
しメモリ31,51の内容を読出し、磁気デイ
スク60が使用中であることを確認して、アク
セスの不許可をチヤネル部1bへ返し、競合起
動を防止する。逆に第2図Bの如く磁気デイス
ク61へのアクセスがチヤネル部1を介し生じ
た時は、デイレクタ4がアダプタ5を介し、メ
モリ31,51の内容から使用中でないことを
確認し、磁気デイスク61とアダプタ5、ケー
ブル8を介しデイレクタ4が結合し、同時動作
が行なわれる。
Meanwhile, there is a magnetic disk 6 inside the step.
When access to 0 occurs, for example, via the channel section 1b, the director 4 reads the contents of the memories 31 and 51 via the adapter 5, confirms that the magnetic disk 60 is in use, and prevents the access from occurring. The permission is returned to the channel unit 1b to prevent conflicting activation. Conversely, when the magnetic disk 61 is accessed via the channel section 1 as shown in FIG. 61 is connected to the director 4 via the adapter 5 and cable 8, and simultaneous operations are performed.

この様に、メモリ31,51は競合防止のため
の排他制御と再結合時の結合制御のために用いら
れるパス制御情報を格納している。
In this way, the memories 31 and 51 store path control information used for exclusive control to prevent contention and for connection control at the time of recombination.

この様なステツプ及びにおけるデータ転送
中には、アダプタ5の制御回路がデータのチエツ
ク(パリテイチエツク)及び動作チエツクを行つ
ており、データの信頼性を保証している。
During data transfer in these steps, the control circuit of the adapter 5 performs data checks (parity checks) and operation checks to ensure data reliability.

この様なデータチエツクや動作のチエツクによ
りエラーを検出すると、本発明では、次の様な再
試行制御を行なう。これを第3図及び第4図によ
り説明する。
When an error is detected through such a data check or operation check, the present invention performs the following retry control. This will be explained with reference to FIGS. 3 and 4.

(a) アダプタ5がエラーを検出すると、デイレク
タ4に通知する。デイレクタ4はアダプタ5を
介し磁気デイスク60とのデータ転送を中止
し、磁気デイスク60の第2のパス占有を解除
せしめ、再試行のためのシーク動作を行なわし
めるべく突き離す。これとともにデイレクタ4
は、第3図Aの如くそのエラーの種類及びエラ
ーレコード等の再位置づけ情報をアダプタ5の
メモリ51及びアダプタ3のメモリ31に再試
行(リトライ)情報として書込む。
(a) When the adapter 5 detects an error, it notifies the director 4. The director 4 stops data transfer with the magnetic disk 60 via the adapter 5, releases the second path occupation of the magnetic disk 60, and separates the magnetic disk 60 to perform a seek operation for retry. Along with this, Director 4
writes the type of error and repositioning information such as error records to the memory 51 of the adapter 5 and the memory 31 of the adapter 3 as retry information, as shown in FIG. 3A.

(b) 磁気デイスク60が再位置決めされると、再
び制御線9a,9bを介し割込み(再位置づけ
完了)信号を発し、アダプタ3,5に与える。
この時、第3図Bの如く、第1のパス(デイレ
クタ2、アダプタ3)が空であるとすると、こ
の割込み信号はアダプタ3に受付けられ、デイ
レクタ2はメモリ31のパスグループ情報を読
出し、これを参照して再結合を行なう。
(b) When the magnetic disk 60 is repositioned, an interrupt (repositioning completion) signal is generated again via the control lines 9a and 9b, and is applied to the adapters 3 and 5.
At this time, if the first path (director 2, adapter 3) is empty as shown in FIG. 3B, this interrupt signal is accepted by adapter 3, director 2 reads the path group information from memory 31, Refer to this to perform recombination.

(c) 更にデイレクタ2はメモリ31内のリトライ
情報を読出し、エラーの種類(データチエツク
エラーか、シークエラーか)を判別し、エラー
のレコードを求めて、磁気デイスク60からの
データや状態信号(図示しないコントロール線
より得られる信号)を監視し、再度エラーが発
生するかをチエツクする。
(c) Furthermore, the director 2 reads the retry information in the memory 31, determines the type of error (data check error or seek error), searches for the error record, and records the data and status signals from the magnetic disk 60 ( (signal obtained from a control line (not shown)) to check whether the error occurs again.

(d) このチエツクによりエラーが検出されなけれ
ば、正常と判定し、これらのデータをプロセツ
サ1へ転送する。
(d) If no error is detected by this check, it is determined to be normal and these data are transferred to the processor 1.

この場合には、第2のパスに異常が有るか磁
気デイスク60の一時的誤動作が生じた場合で
あり、これをプロセツサ1へ通知する。
In this case, there is an abnormality in the second path or a temporary malfunction of the magnetic disk 60, and the processor 1 is notified of this.

一方、エラーが再び検出されれば、再びステツ
プ(a)に戻り、これを所定回数繰返してもエラーが
回復しない時には、磁気デイスク60自体の欠陥
としてプロセツサ1へ通知し、適切な処置を取ら
しめる。
On the other hand, if the error is detected again, the process returns to step (a), and if the error is not recovered even after repeating this process a predetermined number of times, the processor 1 is notified that the magnetic disk 60 itself is defective and appropriate measures are taken. .

この様に、転送データのエラーや磁気デイスク
の動作エラー(シークミス)等を検出し、再試行
を行なう。
In this way, errors in transferred data, magnetic disk operation errors (seek misses), etc. are detected and a retry is performed.

第4図の例は、リードデータの転送中にエラー
が発生したもので示しているが、起動後の転送中
にエラーが発生した時も同様である。
Although the example in FIG. 4 shows an error occurring during transfer of read data, the same applies when an error occurs during transfer after startup.

前述の例では、メモリ31,51を両アダプタ
3,5に設けているが、これを1つのメモリとし
両制御装置DKCよりアクセスしうる様にしてお
くこともできる。
In the above example, the memories 31 and 51 are provided in both the adapters 3 and 5, but it is also possible to make this one memory so that it can be accessed by both control devices DKC.

以上本発明を一実施例により説明したが、本発
明は本発明の主旨に従い種々の変形が可能であ
り、本発明からこれを排除するものではない。
Although the present invention has been described above using one embodiment, the present invention can be modified in various ways according to the gist of the present invention, and these modifications are not excluded from the present invention.

〔発明の効果〕 以上説明した様に、本発明によれば、共通のア
クセス源に接続され各々入出力制御装置を含む複
数のパスと、該複数のパスの各々に接続される入
出力装置と、パス制御情報を保持するメモリとを
有し、一のパスに該入出力装置を結合して起動し
た後、該メモリにパス制御情報を書込んだ上、該
パスの占有解除を行い、該入出力装置が準備完了
した後空いているパスに該メモリのパス制御情報
を参照して再結合してデータの転送を行う入出力
システムにおいて、該入出力制御装置により、該
結合又は再結合中にエラーが検出された際に、該
結合又は再結合したパスの占有解除を行うととも
に、該入出力制御装置が該メモリに再試行情報を
格納せしめ、該入出力装置が再試行のため結合要
求を発した時に空いているパスと該入出力装置と
を再結合せしめ、該メモリの再試行情報に基づい
て該入出力制御装置が該入出力装置の再試行制御
を行うことを特徴としているので、第1に、再試
行時のパスが切換えられるため、パス固有の障害
時における回復が期待できるという効果を奏し信
頼性の高いシステム構成が可能となる。
[Effects of the Invention] As explained above, according to the present invention, a plurality of paths connected to a common access source and each including an input/output control device, and an input/output device connected to each of the plurality of paths, , a memory that holds path control information, and after the input/output device is connected to one path and started, the path control information is written to the memory, the occupation of the path is released, and the input/output device is activated. In an input/output system that refers to the path control information of the memory to reconnect to a vacant path after the input/output device is ready and transfers data, the input/output control device performs the connection or recombination process. When an error is detected, the combined or recombined path is released, the input/output control device stores retry information in the memory, and the input/output device issues a connection request for retry. The input/output device is characterized in that the input/output device is reconnected with the path that is vacant when the input/output device is issued, and the input/output control device performs retry control of the input/output device based on the retry information in the memory. First, since the path is switched at the time of retry, recovery from path-specific failures can be expected, and a highly reliable system configuration is possible.

第2に、再試行時にいつたん突き離されるので
エラー再試行の際のパスの利用率を向上させるこ
とができるという効果を奏し、システムスループ
ツトを向上させることもできる。
Second, since the paths are separated at some point during retry, the path utilization rate during error retry can be improved, and system throughput can also be improved.

第3に、再試行においても、メモリを用いた動
的パス選択機能を利用しているので、制御が容易
でしかも簡単に実現できるという効果も奏する。
Thirdly, since a dynamic path selection function using memory is used for retrying, control is easy and it can be easily implemented.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例ブロツク図、第2図
は第1図構成の動的パス選択機能説明図、第3図
は第1図構成の再試行制御説明図、第4図は第1
図構成における動作タイムチヤート図を示す。 図中、1……プロセツサ(アクセス源)、DKC
……磁気デイスク(入出力)制御装置、60〜6
n……磁気デイスク(入出力装置)、31,51
……メモリ。
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is an explanatory diagram of the dynamic path selection function of the configuration in FIG. 1, FIG. 3 is an explanatory diagram of retry control of the configuration of FIG. 1
An operation time chart in the diagram configuration is shown. In the figure, 1...Processor (access source), DKC
...Magnetic disk (input/output) control device, 60-6
n...Magnetic disk (input/output device), 31, 51
……memory.

Claims (1)

【特許請求の範囲】 1 共通のアクセス源に接続され各々入出力制御
装置を含む複数のパスと、該複数のパスの各々に
接続される入出力装置と、パス制御情報を保持す
るメモリとを有し、 一のパスに該入出力装置を結合して起動した
後、該メモリにパス制御情報を書込んだ上、該パ
スの占有解除を行い、該入出力装置が準備完了し
た後空いているパスに該メモリのパス制御情報を
参照して再結合してデータの転送を行う入出力シ
ステムにおいて、 該入出力制御装置により、該結合又は再結合中
にエラーが検出された際に、該結合又は再結合し
たパスの占有解除を行うとともに、該入出力制御
装置が該メモリに再試行情報を格納せしめ、該入
出力装置が再試行のため結合要求を発した時に空
いているパスと該入出力装置とを再結合せしめ、 該メモリの再試行情報に基づいて該入出力制御
装置が該入出力装置の再試行制御を行うことを特
徴とする入出力システムの再試行制御方法。
[Scope of Claims] 1. A plurality of paths connected to a common access source and each including an input/output control device, an input/output device connected to each of the plurality of paths, and a memory holding path control information. After connecting the input/output device to one path and starting it, write path control information to the memory, release the occupation of the path, and after the input/output device is ready, it becomes free. In an input/output system that refers to the path control information of the memory to reconnect and transfer data to a path connected to the memory, when an error is detected by the input/output control device during the connection or recombination, the In addition to de-occupying the combined or recombined paths, the I/O control device stores retry information in the memory, so that when the I/O device issues a connection request for a retry, the paths are free and the paths are unoccupied. 1. A retry control method for an input/output system, characterized in that the input/output device is recombined with the input/output device, and the input/output control device performs retry control of the input/output device based on retry information in the memory.
JP59035682A 1984-02-27 1984-02-27 Retry control method of input/output system Granted JPS60179863A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59035682A JPS60179863A (en) 1984-02-27 1984-02-27 Retry control method of input/output system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59035682A JPS60179863A (en) 1984-02-27 1984-02-27 Retry control method of input/output system

Publications (2)

Publication Number Publication Date
JPS60179863A JPS60179863A (en) 1985-09-13
JPH0115088B2 true JPH0115088B2 (en) 1989-03-15

Family

ID=12448655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59035682A Granted JPS60179863A (en) 1984-02-27 1984-02-27 Retry control method of input/output system

Country Status (1)

Country Link
JP (1) JPS60179863A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2743606B2 (en) * 1991-04-11 1998-04-22 三菱電機株式会社 Array type recording device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4965154A (en) * 1972-10-23 1974-06-24
JPS5045534A (en) * 1973-08-27 1975-04-23
JPS5380930A (en) * 1976-12-27 1978-07-17 Hitachi Ltd Control device for rotary memory unit
JPS57111644A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Magnetic disc adapter
JPS595332A (en) * 1982-06-30 1984-01-12 Fujitsu Ltd Interruption priority system in magnetic disk subsystem

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4965154A (en) * 1972-10-23 1974-06-24
JPS5045534A (en) * 1973-08-27 1975-04-23
JPS5380930A (en) * 1976-12-27 1978-07-17 Hitachi Ltd Control device for rotary memory unit
JPS57111644A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Magnetic disc adapter
JPS595332A (en) * 1982-06-30 1984-01-12 Fujitsu Ltd Interruption priority system in magnetic disk subsystem

Also Published As

Publication number Publication date
JPS60179863A (en) 1985-09-13

Similar Documents

Publication Publication Date Title
JP3628777B2 (en) External storage device
US5287462A (en) Bufferless SCSI to SCSI data transfer scheme for disk array applications
US5504926A (en) Method for a host central processor and its associated controller to capture the selected one of a number of memory units via path control commands
JP4252139B2 (en) Storage system
US6874046B1 (en) Method and apparatus for enhancing access to redundant data storage facilities
JPH05181611A (en) Recorder and access system
JP2628793B2 (en) High-speed information writing method and information processing system for implementing the method
JPH07281840A (en) Dual-disk recording device
JP2006268403A (en) Data storage system and equivalence control method for log data of storage control unit
JPH0115088B2 (en)
JPH1027070A (en) Data backup system
JP3288071B2 (en) Information conversion processing device and information transfer control method
JPH1091363A (en) Parity generation system and disk array controller using the system
JPH0412494B2 (en)
JPH10269030A (en) Remote file sharing system, and control method therefor
JPS6343775B2 (en)
JP3177990B2 (en) Diagnostic device for redundant memory
JP2732951B2 (en) Data transfer control method
JPH06274282A (en) Magnetic recorder
JPH04125725A (en) Magnetic tape controller and its control method
JPS61134859A (en) Backup controlling system of memory
JP2929967B2 (en) File system
JPH0122656B2 (en)
JP3484707B2 (en) Asynchronous data transfer controller
JPH03192573A (en) Magnetic disk device