JPS60178584A - Averaging means of product and sum of digital input and digital output - Google Patents

Averaging means of product and sum of digital input and digital output

Info

Publication number
JPS60178584A
JPS60178584A JP3401384A JP3401384A JPS60178584A JP S60178584 A JPS60178584 A JP S60178584A JP 3401384 A JP3401384 A JP 3401384A JP 3401384 A JP3401384 A JP 3401384A JP S60178584 A JPS60178584 A JP S60178584A
Authority
JP
Japan
Prior art keywords
digital
coefficient
signal
output
sum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3401384A
Other languages
Japanese (ja)
Other versions
JPH0343665B2 (en
Inventor
Junji Shida
志田 潤二
Hideaki Kitamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP3401384A priority Critical patent/JPS60178584A/en
Priority to DE19853505989 priority patent/DE3505989A1/en
Publication of JPS60178584A publication Critical patent/JPS60178584A/en
Publication of JPH0343665B2 publication Critical patent/JPH0343665B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06JHYBRID COMPUTING ARRANGEMENTS
    • G06J1/00Hybrid computing arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/14Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Fuzzy Systems (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PURPOSE:To perform product sum averaging operation easily and reduce errors in arithmetic by performing analog-digital conversion after digital-analog conversion and arithmetic processing, and using an operational amplifier for the arithmetic processing. CONSTITUTION:Digital input signals I1-In are converted by analog-digital converters 1-1-1-n and then inputted to coefficient setters 2-1-2-n, which multiply the inputs by coefficients alpha1-alphan respectively. Outputs of the coefficient setters 2-1-2-n are summed up by an adder 3 and further multiplied and divided through a coefficient setter 4 by a coefficient for averaging, and the result is converted by an analog-digital conversion part 5.

Description

【発明の詳細な説明】 この発明はデジタル信号演算化方法に関する。[Detailed description of the invention] The present invention relates to a digital signal calculation method.

デジタル演算はデジタル信号のもつ特性により、アナロ
グ演算に対してほとんどの分野でとってかわられている
。乗算除算においては、電卓が計算尺に代ってその有効
桁数が少ないこともあって広く利用されている。最近に
おい°Cは8桁の演算(加減乗除)のできる電卓が安価
に得られるようになった。
Digital operations have replaced analog operations in most fields due to the characteristics of digital signals. Calculators are widely used in place of slide rules for multiplication and division, partly because they have fewer effective digits. Recently, calculators that can perform 8-digit calculations (addition, subtraction, multiplication, and division) have become available at low cost.

産業界においては例えば画像信号がT、 V、やファク
シミリや印刷製版におけろスキャナ・等において、デジ
タル信号に変換して信号処理が行われるようになってき
ており、多くのデジタル信号を扱う回路が出■されてい
る。。
In the industrial world, for example, image signals are converted to digital signals and signal processing is performed in T, V, facsimile machines, printers, scanners, etc., and many circuits that handle digital signals are used. ■ has been published. .

画像信号はスキャナ等においてはアナログデジタル変換
が行われ、8ヒツトのデジタル信号で柚々な演算が行わ
れている。
The image signal is subjected to analog-to-digital conversion in a scanner or the like, and various calculations are performed on the 8-hit digital signal.

本出願人はこの演算の例として、特開昭56−8140
、特願昭58−14621さらに昭和59年2月10日
「両峰走査記録装置に於ける輪郭強張信号処理方法」と
して出願している。
As an example of this calculation, the present applicant has proposed
, Japanese Patent Application No. 58-14621 and filed on February 10, 1988 as ``Method for Processing Contour Enhanced Signals in Double-Mode Scanning Recording Apparatus.''

上記出願におけるデジタル信号の演算は順次にとり出し
た画像信号を二次元的に並べ、その並べた画像信号の中
心画像信号と周辺画像信号に任意の係数を乗じ加算して
平均した信号(以後積和平均信号という)から前記周辺
画票に任意の係数を乗じた信号を減算して、該減算によ
って得られた信号を輪郭強張信号に用いるというもので
ある。
The calculation of digital signals in the above application involves arranging sequentially extracted image signals two-dimensionally, multiplying and adding arbitrary coefficients to the center image signal and peripheral image signals of the arranged image signals, and averaging the resulting signal (hereinafter referred to as product sum). A signal obtained by multiplying the peripheral image by an arbitrary coefficient is subtracted from the average signal (referred to as an average signal), and the signal obtained by the subtraction is used as a contour enhancement signal.

この積和平均演算においては、周辺画像信号を数多く用
いるため数多くの乗算器、もしくはルックアップテーブ
ルおよび加算器を用いて、信号処゛理回路を構成して実
現している。
Since this product-sum-average calculation uses a large number of peripheral image signals, it is realized by configuring a signal processing circuit using a large number of multipliers or look-up tables and adders.

しかしながら、任意の係数と数多くの周辺画像信号を用
いて誤差なく積和平均信号を得ようとする場合、演算誤
差を少なくするためには用いるデジタルビット数を増や
さねばならず、取扱う周辺画像信号の数に比例して乗算
回路、加算回路を増やさねばならないのである。
However, when trying to obtain a product-sum average signal without error using arbitrary coefficients and a large number of peripheral image signals, the number of digital bits used must be increased in order to reduce the calculation error, and the number of peripheral image signals to be handled must be increased. The number of multiplication circuits and addition circuits must be increased in proportion to the number of circuits.

この発明はデジタルアナログ変換、演算処理後、アナロ
グデジタル変換を行い、かつ演算処理で演算項m器を用
いることにより、積和平均が簡単に行え、演算誤差を少
なくする方法を提供することを目的とする。
The purpose of the present invention is to provide a method for easily performing product-sum averaging and reducing calculation errors by performing analog-to-digital conversion after digital-to-analog conversion and arithmetic processing, and using an operand m unit in the arithmetic processing. shall be.

その要点とするところはデジタル入力信号をデジタルア
ナログ変換(以後DA変換という)し、アナログ変換さ
れた信号を演算増幅器により係数を乗算し、加算し、平
均のための係数を乗除算した後、アナログ−デジタル変
換(以後AD変換という)することによって積和平均さ
れたデジタル信号を得るものである。以下図面に基づい
て更に詳しく説明する。
The key point is to convert the digital input signal to digital to analog (hereinafter referred to as DA conversion), multiply the analog converted signal by a coefficient using an operational amplifier, add it, multiply and divide it by a coefficient for averaging, and then - By performing digital conversion (hereinafter referred to as AD conversion), a product-sum-averaged digital signal is obtained. A more detailed explanation will be given below based on the drawings.

この発明を実施するためのデジタル入力デジタル出力積
和平均回路の嚢施例のブロック図を第1図に示す。
A block diagram of an embodiment of a digital input digital output product-sum-averaging circuit for carrying out the present invention is shown in FIG.

第1図においてlはDA変換器、2は係数設定器、8は
加算器、4は平均のための係数器、6はAD変換器であ
る。符号lはデジタル入力信号、aは各デジタル信号に
重みをつけるための係数(以後重み係数という)、Kは
積和平均係数(以後平均係数という)、0はデジタル出
力信号である。
In FIG. 1, l is a DA converter, 2 is a coefficient setter, 8 is an adder, 4 is a coefficient unit for averaging, and 6 is an AD converter. The symbol l is a digital input signal, a is a coefficient for weighting each digital signal (hereinafter referred to as a weighting coefficient), K is a sum-of-products average coefficient (hereinafter referred to as an average coefficient), and 0 is a digital output signal.

入力信号Iは例えば8ビツトのデジタル信号とすればθ
〜256の値をとり、出力信号0も8ビツトのデジタル
信号とすれば0〜256の値をとる。重み係数αは任意
に与えるもので8ビツトのデジタル信号とすれば0〜2
55の値が予め設定される。平均係数には重み係数αが
定まると決定されるもので、予め計算され設定される。
For example, if the input signal I is an 8-bit digital signal, θ
If output signal 0 is also an 8-bit digital signal, it takes a value of 0 to 256. The weighting coefficient α is given arbitrarily and is 0 to 2 for an 8-bit digital signal.
A value of 55 is preset. The average coefficient is determined when the weighting coefficient α is determined, and is calculated and set in advance.

入力信号I、出力信号O及びそれぞれの係数a。Input signal I, output signal O and their respective coefficients a.

Kは なる関係式が成立するよう構成され、平均係数にとなる
よう定められる。
K is configured so that the following relational expression holds true, and is determined to be an average coefficient.

重み係数aを全てa6 とすると、積和平均係数XOは
第2式より1/na6となる。よって入力信号■を全て
1.とすると出力信号OoはK(1−n・αOIOであ
りK(1=1/na6を代入すれば1.となり、第1式
により積和平均がなされている。
If all the weighting coefficients a are a6, the product-sum average coefficient XO becomes 1/na6 from the second equation. Therefore, all input signals ■ are 1. Then, the output signal Oo is K(1-n·αOIO, which becomes 1. by substituting K(1=1/na6), and the sum of products is averaged according to the first equation.

特定の重み係数αをα5(as?0)、係数aBを設定
した数をNとし、残りの重み係数を零とすると、平均係
数に8は第2式より1/Nりとなる。
If the specific weighting coefficient α is α5 (as?0), the number of set coefficients aB is N, and the remaining weighting coefficients are zero, the average coefficient 8 becomes 1/N from the second equation.

よって入力信号I(mみ係数α8と対である入力信号I
)を全てIBとすると、第1式より出力信号08はに9
 N (IB I9となり、KB = 1 /N aB
を代入すれば1.となり、重み係数a13(αB−0)
と対の(目号の和平均がなされている。
Therefore, the input signal I (the input signal I that is paired with the m distortion coefficient α8)
) are all IB, then from the first equation the output signal 08 is 9
N (IB I9, KB = 1 /N aB
Substituting 1. Then, the weighting coefficient a13(αB-0)
The average of the sum of the pairs of (ticks) is calculated.

第2図はこの発明の具体的実施例回路図である。FIG. 2 is a circuit diagram of a specific embodiment of the present invention.

100はDA変換回路、200は係数設定回路、800
は加算及び平均係数にの演算回路である。
100 is a DA conversion circuit, 200 is a coefficient setting circuit, 800
is an arithmetic circuit for addition and averaging coefficients.

DA変換回路100及び係数設定回路20Gは点線示の
枠内にその詳細を例示するように似た構成になっている
The DA conversion circuit 100 and the coefficient setting circuit 20G have similar configurations, the details of which are illustrated within the dotted line frame.

DA変換回路100について説明する。この回路はDA
変換回路として一般に使用されている回路を示すもので
あり、目的に合うものであれば、図示されたものと限定
されない。101〜108は抵抗であり、デジタル信号
の各ピットのもつ重みの逆比例の抵抗値をもっている。
The DA conversion circuit 100 will be explained. This circuit is DA
It shows a circuit that is generally used as a conversion circuit, and is not limited to what is shown as long as it suits the purpose. 101 to 108 are resistors, each having a resistance value inversely proportional to the weight of each pit of the digital signal.

アナログスイツチの接点111〜118はデジタル入力
信号11の各ビット情報により開閉される。スイッチ1
19は信号I、が零のとき(デジタル信号1.が例えば
8ビツトで、この信号を入力とする8人力NOR回路(
図示せず)の出力がHになる時)閉じるもので演算増幅
器(以後オペアンプという)181の苓ドリフトwM整
に使用され、以後の演算増幅器の岑ドリフト調整にも用
いられるものである。抵抗(R2)121は重み抵抗1
01〜108の基本値28 R1に対して255 ”lとしている。入力信号I。
The contacts 111 to 118 of the analog switch are opened and closed according to each bit information of the digital input signal 11. switch 1
19 is when the signal I is zero (digital signal 1 is 8 bits, for example, and an 8-person NOR circuit (
This is used to adjust the drift wM of the operational amplifier (hereinafter referred to as operational amplifier) 181, and is also used for subsequent drift adjustment of the operational amplifier. Resistor (R2) 121 is weight resistance 1
The basic value 28 R1 of 01 to 108 is set to 255 "l. Input signal I.

とオペアンプ181の出力Vとの関係はとなる。Voは
塙準電圧である。デジタル信号11は最大値が255で
あるので とすると第8式は v =−IITo/ 255 =−(5)となる。
The relationship between and the output V of the operational amplifier 181 is as follows. Vo is the Hanawa quasi-voltage. Since the maximum value of the digital signal 11 is 255, the eighth equation becomes v=-IITo/255=-(5).

次に係数設定回路200について説明する。これはDA
変換回路100が基準電圧Voに対し、デジタル信号1
.に比例した出力電圧を出力していたのが、入力電圧(
DA変換回路100の出力電圧)■に対してデジタル重
み係数α1に応じて動作しているのである。出力をVl
 とすると第8式と同様にして となる。iJfみ係数αlは最大値が255であるので
とすると、粕6式は Vl−−α1−v/ 255 −(8)となる。fj4
S8式に第5式を代入するととなる。
Next, the coefficient setting circuit 200 will be explained. This is DA
The conversion circuit 100 converts the digital signal 1 to the reference voltage Vo.
.. Previously, the output voltage was proportional to the input voltage (
It operates according to the digital weighting coefficient α1 with respect to the output voltage () of the DA conversion circuit 100. output to Vl
Then, similar to equation 8, we get: Assuming that the iJf coefficient αl has a maximum value of 255, the Kasu formula 6 becomes Vl--α1-v/255-(8). fj4
Substituting the fifth equation into the S8 equation yields.

以上説明した如くに回路100と回路200によって、
DA変換回路と係数乗算回路が形成さil、入力信号I
、−Inに対して回路100と200を必要個数n用、
はすればよい3、係数αが零であるときは接点211〜
218は開状態になり、スイッチ219は閉にされるの
はDA変換回路100と同様である。
As explained above, by the circuit 100 and the circuit 200,
A DA conversion circuit and a coefficient multiplication circuit are formed, input signal I
, -In for the required number n of circuits 100 and 200,
3. If the coefficient α is zero, the contact point 211~
Similarly to the DA conversion circuit 100, the switch 218 is open and the switch 219 is closed.

次に加算及び平均係数にの演算回路800について第2
図(B)によりn−=9として説明する。801〜80
9は同一の抵抗値を有する抵抗R5である。
Next, we will discuss the calculation circuit 800 for addition and average coefficients in the second section.
The explanation will be made assuming n-=9 with reference to FIG. 801-80
9 is a resistor R5 having the same resistance value.

オペアンプ881により係数乗算回路20(Ll〜20
0−9の出力が抵抗R5801〜809を介して加算さ
れる。係数乗算回路2011〜200−9の各出力はオ
ペアンプ881の帰還抵抗値と抵抗801〜809の抵
抗値)45に比例して加算される。第1式における平均
係数には8つの係数に++に2.に、の組合せにより設
定される。抵抗801〜809の入力信号をVj とす
ると平均係数K。
The coefficient multiplication circuit 20 (Ll~20
Outputs 0-9 are added via resistors R5801-809. Each output of the coefficient multiplication circuits 2011 to 200-9 is added in proportion to the feedback resistance value of the operational amplifier 881 and the resistance value of the resistors 801 to 809). The average coefficient in the first equation has 8 coefficients and 2. is set by a combination of. If the input signal of the resistors 801 to 809 is Vj, then the average coefficient K is.

は接点821〜828に向えられ、オペアンプ881の
出力VAは で表される。α1.〜.αg=255.It、〜、l9
=255とすると、第9式ではvl、 = N’0とな
り、K、 = 255 として計算し−C とすると、第10式は となる。
is directed to the contacts 821 to 828, and the output VA of the operational amplifier 881 is expressed as. α1. ~. αg=255. It, ~, l9
= 255, the ninth equation gives vl, = N'0, and if the calculation is made with K, = 255 and -C, then the tenth equation becomes.

そして次にオペアンプ881の出力Vlはとなり、 R8”R7・・・04) とすると、@18式は となり、第15式に第12式を代入すると第16式に第
9式を代入すると α1=Ii=255とすると iα1・■1−9α・Iとなって 1=1 g Ml = 255− K1.に8V(+ −%となり、
Kl = K2 = KB = 255とすればvB=
V□ ・・・Q呻 となり、この値vb(=Vo)がAD変換器を介してデ
ジタル値256を出力値Oとして出力する。
Then, the output Vl of the operational amplifier 881 becomes R8''R7...04) Then, @18 formula becomes, Substituting the 12th formula into the 15th formula, and substituting the 9th formula into the 16th formula, α1= If Ii = 255, then iα1・■1−9α・I becomes 1=1 g Ml = 255− K1. becomes 8V (+ −%,
If Kl = K2 = KB = 255, vB =
V□ . . . Q groans, and this value vb (=Vo) is outputted as a digital value 256 as an output value O via an AD converter.

具体的数値を入れて説明する。第2図を参照して、n 
” 9 + al + ””’+ ”9= Il + 
〜+ I9”Kl * K2+Kl=255とすると、
第5式よりオペアンプ181の出力Vは v−−V□ ・・・(ホ) 第9式又は第8式よりオペアンプ281の出力V!は vt=−v=Vo =f1) 第゛12式よりオペアンプ881の出力vムは55 Vム=−□・9・VQ=−vo ・・・(イ)K1・9 オペアンプ881の出力vBは第16式に係数を代入し
てVB=vOとなる。各オペアンプ181゜281.8
81.881出力は全てVo又は−y。
Explain with specific numbers. Referring to Figure 2, n
"9 + al + ""'+ "9= Il +
~+I9”Kl *K2+Kl=255,
From the 5th equation, the output V of the operational amplifier 181 is v--V□... (E) From the 9th equation or the 8th equation, the output V of the operational amplifier 281! is vt=-v=Vo=f1) From the 12th formula, the output vm of the operational amplifier 881 is 55 Vm=-□・9・VQ=-vo... (a) K1・9 The output vB of the operational amplifier 881 is By substituting the coefficient into Equation 16, VB=vO. Each operational amplifier 181°281.8
81.881 All outputs are Vo or -y.

となっている。It becomes.

次にn ”” 4 + ”l+〜* α4 ”” Il
+〜+ I4 ” 255(”5 e 〜+ αfJ 
” 0 )のとき第12式用15式よりオペアンプ!1
81,881の出力VA、VBはより、にg=9X28
=252.に1=4X28=112゜Ks=255をセ
ットすると 55 VA =−112,9・4 Vo = −1,0011
9047V。
Next, n ”” 4 + ”l+〜* α4 ”” Il
+〜+I4 ” 255(”5 e 〜+ αfJ
” 0 ), operational amplifier from formula 15 for formula 12!1
The output VA and VB of 81,881 are g=9X28
=252. Setting 1=4X28=112°Ks=255 gives 55 VA = -112,9・4 Vo = -1,0011
9047V.

Vl(vO となる。よって4人力側号の和平均が達成されたことに
なる。
Vl(vO).Therefore, the sum average of the four-man power side numbers has been achieved.

平均係数Kl + K2は4.9でもよいがアナログ演
算器の性質上、Kl、Kll、Klは256に近い数値
を設定し、オペアンプの出力値も基準電圧V。
The average coefficient Kl + K2 may be 4.9, but due to the nature of analog computing units, Kl, Kll, and Kl are set to values close to 256, and the output value of the operational amplifier is also set to the reference voltage V.

に近い方が誤差が少なくなり、好ましい。It is preferable that the value be closer to , since the error will be smaller.

α、 Kl 9Kg 1Kll は9ビット以上の設定
でもよいのは目うまでもない。
It goes without saying that α, Kl 9Kg 1Kll may be set to 9 bits or more.

次に係数”1 + αB + ”7+ ”9”8 L 
α2r ”4 *α6.aB=128.a6=265と
したときについて述べる。n=9.II、〜、Ig =
255とすると。
Next, the coefficient “1 + αB + “7+”9”8 L
α2r ”4 *α6.aB=128.a6=265 will be described. n=9.II, ~, Ig =
If it is 255.

A/’[)変換器100の出力VはVoとなっていて、
係数設定器200−1.8,7.9の出力vt、s、y
、eは第9式より 132 V l 、 8.7 、9 ”’ 82 ・255 ’
 255 ’ 255VO”= 255 V(]同じく
係数設定器200−11.4,6.8の出力V2.4.
6.8は@9式より 28 VB、 4.6.8 ” 255 v。
The output V of the A/'[) converter 100 is Vo,
Output vt, s, y of coefficient setter 200-1.8, 7.9
, e is 132 V l , 8.7 , 9 ''' 82 ・255 ' from the 9th formula
255'255VO"=255 V (] Similarly, the output V2.4 of the coefficient setter 200-11.4, 6.8.
6.8 is 28 VB from @9 formula, 4.6.8” 255 V.

同じく係数設定器200−5の出力v6は第9式より5
5 vIs:■vO である。第12式、第15式よりオペアンプ881゜8
81の出力VA+ VBは より、K1=100.に2=180.に8=179に週
ぶと、Js = −o、明+Vc Ve =■’c v
−τ;71゜apl’tliAVJ前’c 入−h−L
t ci4敷、f r (Z a yCl、51J−・
、1−“* cLv+ )^4上劃側号を入幇zfbし
で*;4IQtd111Aqn#酔(哨1; g輸tv
>。
Similarly, the output v6 of the coefficient setter 200-5 is 5 from equation 9.
5 vIs:■vO. From formula 12 and formula 15, operational amplifier 881°8
The output VA+VB of 81 is more than K1=100. 2=180. 8 = 179 weeks, Js = -o, light + Vc Ve = ■'c v
-τ;71゜apl'tliAVJ前'c Enter-h-L
t ci4 bed, f r (Z a yCl, 51J-・
, 1-"*cLv+)^4Please enter the upper side number zfb*;4IQtd111Aqn#drunk(post1;gporttv
>.

この発明を用いた応用例を説明する。先に述べたように
この発明は入力が多い程効果が顕著となる。
An application example using this invention will be explained. As mentioned above, the effect of this invention becomes more pronounced as the number of inputs increases.

人寄h(の画像?#報がディスクメモリのような記憶装
置に収納されているとき、積和平均イd号を得るのがこ
の発明の目的のうちの1つであるが実施例に示すように
、4つの信号の和平均を1つの信号としてH【4録する
と面積で1/4、倍率にして1/2となった中心画像信
号が得られる。このことは、広い二次元信号を例えば0
)LTに表示する場合に、全体画像を表示するには画像
信号が全て利用されるのであり、縮小画像を得るにおい
ても所要の倍率に応じた比をもって中心画像信号を得る
。例えば主走査方向、副走査方向のサンプリング比を8
対82次は2:81次は8:8・・・・・・1次の副走
査線のときは2:21次は8;29次は2:2・・・・
・・のように中心1w像イざ号を得れば2/2十8−I
の縮小画像が得られ、記憶装置からの画像信号が原寸の
(m号であるときは215 (40%)の縮小画像が得
られるし、記憶装置からの画像信号が10倍の信号であ
れば4倍の拡大画像が得られることになる。記憶装置か
らの画像信号はスキャナ等からの画像信号であってもよ
いのはどうまでもない。主走査方向、副走査方向倍率を
異ならせてもよいのである。
One of the purposes of this invention is to obtain the product-sum average id number when the image information of the crowd h() is stored in a storage device such as a disk memory. As shown in FIG. For example 0
) When displaying on LT, all image signals are used to display the entire image, and even when obtaining a reduced image, the center image signal is obtained with a ratio according to the required magnification. For example, set the sampling ratio in the main scanning direction and sub-scanning direction to 8.
Pair 82nd is 2:81st is 8:8...For the 1st sub-scanning line, it is 2:21st is 8;29th is 2:2...
If we get the center 1w image number as .., then 2/28-I
If the image signal from the storage device is the original size (m), a 215 (40%) reduced image can be obtained. A 4x enlarged image will be obtained.It goes without saying that the image signal from the storage device may be an image signal from a scanner, etc.Even if the magnification in the main scanning direction and the sub-scanning direction is different. It's good.

この発明を用いたもう一つの応用例を説明する。Another application example using this invention will be explained.

重み係数を適宜牢にしてバラまくことにより、レヤドー
マスクを用いたような光学フィルターノ効果を得ること
ができる。フィルター効果信号は中心画像イば号及び周
辺画像信号に適宜用いる。
By appropriately distributing the weighting coefficients, it is possible to obtain an optical filter effect similar to that using a layered mask. The filter effect signal is appropriately used for the center image and surrounding image signals.

デジタル演葬においては加算は2倍号づつについて行う
ため、加算すべき信月数をnとすれば(n−1)の加算
器が必要となり、この発明では、抵抗が代りをするので
加算器部分の実際的な配置が大きくならない。
In digital performances, addition is performed for each double sign, so if the number of signals to be added is n, (n-1) adders are required.In this invention, since the resistor takes the place of The practical arrangement of the parts is not large.

テジタル演算では乗算において最小桁の切上げ又は切捨
てによる誤差が加算されるt二めに累積誤差が多く発生
するのに対しで、アナログ値を扱っているため加算によ
るX梢誤差は8ビット前後の演算においてはかなり少な
くなる。
In digital calculations, errors due to rounding up or down of the smallest digit are added during multiplication, and a large number of cumulative errors occur.However, since analog values are handled, the error due to addition is around 8-bit calculations. It becomes considerably less.

乗算は比例増幅器を用いでいるのでデジタルの乗算器よ
り1)A変換器も含めて一般的に安価である。ルックア
ップテーブルを乗其器の代りに用いるとすれば、屯み係
数の変更和にルックアップテーブルを作るための外部か
らの信月を与えるための実際の配線を必要になるが本発
明では必要としない。ルックアップテーブルを固定のも
のとすると任麓の71(み係数をとることができず実用
上の要求に応にらイ]、tct)。
Since multiplication uses a proportional amplifier, it is generally cheaper than a digital multiplier (1) including the A converter. If a lookup table were to be used instead of a multiplier, actual wiring would be required to provide an external signal to create the lookup table for the modified sum of the intensification coefficients, but this is not necessary in the present invention. I don't. If the look-up table is fixed, the result will be 71 (tct).

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明のブロック図、第2図はこの発明の詳
細1川路図である。 1・・・デジタルアナログ変換器、2・・・係数設定器
、8・・加緯器、4・・・係数設定器、b・・アナログ
テジタル友挨器、100・・・テジタル変換器、200
・・・係数設定回路、80()・・俳l−及び係数にの
演算回路、101〜108.201〜208,811〜
1318.841〜848、861〜868・・・重み
抵抗、111〜119.211〜219.821〜82
8.851〜858.871〜878・・・アナログス
イッチ接点、121 、221 、801〜BOn・・
・抵抗、181.281.881.881・・・オペア
ンプ、■・・・デジタル入力信号、α・・・デジタル重
み係数、K・・・積和平均係数、Kl + K2 r 
K8・・・槓和平均組合せ係数、vc・・・基準電圧、
■・・・オペアンプ出力電圧、O・・・デジタル出力信
号。 第1図 第2 図(A) に 第2図(B) 手 続 1llli 市 書 (自発)】 ・11件の
表示 昭和5911 特 許 願第84018号均 小f1との関係 特許出願人 11、所 京都市上京区堀用通寺之内上る4丁目氏 名
(名(?l) 天神北町1番地の1大日本スクリーン製
造株式会社 4 代 理 人 〒540 II 所 大阪市東区農人倫2丁目7番地渭 補正の内容 〔l〕特許請求の範囲を以下の如く補正いたします。 (1)複数のデジタル入力信号と該複数のデジタル入力
信号のそれぞれに任意に与える係数値との積値をアナロ
グ信号として得、該それぞれのアナログ信号を加え合わ
せた後平均化演算し、該平均化演3′4された値をデジ
タル変換することを%徴とするデジタル入力デジタル出
力積和平均化方法。 (2)複数のデジタル入力信号をアナログ信号に変換し
た後、該それぞれのアナログ信号に上記任意の係数値と
を掛は合わせて両者の積値をアナログ信号として得る喝
許側求の範囲第1項に記載のデジタル入力デジタル入力
信号(I平均化方法。 (3)上記任意の係数値をアナログ信号に変換したi 
後、該それぞれのアナログ信号に上dピ複数のデ: ジ
タル入力信号を掛は合わせて両者の積値をアナログ信号
として得る特許請求の範囲第1項に記載のデジタル入力
デジタル出力積和平均化方法。 (4)上記複数のデジタル入力信号のそれぞれに任意に
与える係数値の中の零以外の値を同一とした場合に、デ
ジタル出力が該零以外の係数値が与えられたデジタル入
力信号の和平均となるように平均化演算する特許請求の
範囲第1項に記載のデジタル入力デジタル出力積和平均
化方法。 〔2〕2頁第2行目に「・・・信号演算化方法に・・・
」とあるを「・・・1言号演算方法に・・・」とします
。 〔8〕同第4行目eこ「わられている。・・・Jとある
を「わっている。・・・」とします。 〔4〕同第5行目に「・・・有効桁数が少ない・・・」
とらるを「・・・有効桁数が多い・・・」とします。 〔5〕8頁第6行目〜第7行目に「・・・から@記周辺
画素に任意の係数を乗じた信号を・・・」とあるを「・
・・をめ中心画像信号から積和平均信号を・・・」とし
ます。 〔6〕同第8行目に「・・・輪郭強張信号に・・・」と
あるを「・・・輪郭強調信号に・・・」とします。 〔7〕同第20行目に「・・・かつ演算処理で演」とあ
るを「・・・かつ演(乗、和、除)算処理で演」としま
す。 〔8〕6頁17行目に「路を示す・」とあるを「路の1
例を示す 」とします。
FIG. 1 is a block diagram of this invention, and FIG. 2 is a detailed one-way diagram of this invention. DESCRIPTION OF SYMBOLS 1...Digital analog converter, 2...Coefficient setter, 8...Latitudinal adder, 4...Coefficient setter, b...Analog digital tomoki device, 100...Digital converter, 200
...Coefficient setting circuit, 80()...Arithmetic circuit for hai l- and coefficient, 101~108.201~208,811~
1318.841-848, 861-868... Weight resistance, 111-119.211-219.821-82
8.851~858.871~878...Analog switch contact, 121, 221, 801~BOn...
・Resistance, 181.281.881.881... Operational amplifier, ■... Digital input signal, α... Digital weighting coefficient, K... Product-sum average coefficient, Kl + K2 r
K8: summation average combination coefficient, vc: reference voltage,
■...Operational amplifier output voltage, O...digital output signal. Figure 1 Figure 2 (A) and Figure 2 (B) Procedure 1lli city letter (spontaneous)] - Display of 11 cases Showa 5911 Patent Application No. 84018 Relationship with the uniform small f1 Patent applicant 11, 4-chome, Horiyoudori Terinouchi Umaru, Kamigyo-ku, Kyoto City Name (?l) 1 Dai Nippon Screen Manufacturing Co., Ltd., 1-1 Tenjin Kitamachi Representative 540 II Address 2-7 Nojinrin, Higashi-ku, Osaka Contents of the Wei Amendment [l] The scope of the patent claims will be amended as follows: (1) The product value of a plurality of digital input signals and a coefficient value arbitrarily given to each of the plurality of digital input signals as an analog signal. A digital input/digital output product-sum averaging method whose characteristics include adding the respective analog signals, performing an averaging operation, and converting the averaged value into a digital signal. (2) After converting a plurality of digital input signals into analog signals, each analog signal is multiplied by the above-mentioned arbitrary coefficient value and the product value of both is obtained as an analog signal. digital input digital input signal (I averaging method. (3) I converted the above arbitrary coefficient value into an analog signal
After that, each analog signal is multiplied by a plurality of digital input signals, and the product value of both is obtained as an analog signal. Method. (4) If the non-zero values among the coefficient values arbitrarily given to each of the plurality of digital input signals are the same, the digital output is the sum average of the digital input signals given the coefficient values other than zero. The digital input digital output product-sum averaging method according to claim 1, wherein the averaging calculation is performed so that the following is obtained. [2] On the 2nd line of page 2, there is a statement that says “...in the signal calculation method...
” is changed to “...one-word calculation method...”. [8] In the 4th line of the same line, e, ``I am broken....J'' is changed to ``I am broken...''. [4] On the 5th line, “...the number of significant digits is small...”
Toraru is assumed to be ``...has a large number of significant digits...''. [5] In the 6th and 7th lines of page 8, replace the phrase ``from... with a signal obtained by multiplying @marked peripheral pixels by an arbitrary coefficient...'' with ``・
. . . From the center image signal to the product-sum average signal...". [6] In the 8th line of the same line, change "...to the contour enhancement signal..." to "...to the contour enhancement signal...". [7] In the 20th line of the same line, change the phrase ``...and perform the calculation process'' to ``...and perform the calculation process (multiplication, sum, division)''. [8] On page 6, line 17, replace “Route 1” with “Route 1”.
Let's give an example.

〔9〕同18行目に「・・ものと限定・」とあるを「・
ものに限定・Jとします。 CIU7頁12行目に とあるを とします。 印)ta頁第20行目にr VA= −0,994Vo
lとあるをrV、=−0,994VoJとします。 [’121同第20行目〜14頁第3行目の手書きの部
分を以下の如くタイプ打ちに補正いたします。 r・v、=−o99ivo vB=voとなる。 尚、第2図に於て入力■1と重み係数α1(■1とα2
・・1.とα。)の供給端子を入替えたとしても第9式
から明らかな如く同じ結論を得る。J (14)15頁第10行目に「・・・適宜零にして・・
・」とあるを「・・・適Tin(zンダムもしくは規則
的に)零Kして・・・」とします。 〔15゛」16頁第10行目〜第11行目に「・・・固
定のものとすると任意の重み係数をとることができず・
・・」とちるを「・・・固定のものと考えると任意の重
み係数をとるためには多数のルックアップテーブルを持
ち、切り換えて使用することになり・・・」とし−ます
。 JI2図(B)
[9] In the 18th line, replace "...things and limitations..." with "...
Limited to items/J. Let's say it says on page 7, line 12 of CIU. mark) ta page 20th line r VA= -0,994Vo
Let l be rV, = -0,994VoJ. ['121 The handwritten text from line 20 to line 3 on page 14 has been corrected to type as shown below. r·v,=-o99ivo vB=vo. In Fig. 2, input ■1 and weighting coefficient α1 (■1 and α2
・・1. and α. ), the same conclusion can be obtained as is clear from equation 9. J (14) On page 15, line 10, it says, “…set it to zero as appropriate…”
・" is changed to "...Tin (zundam or regularly) zero K...". [15゛] Page 16, lines 10 to 11: ``...If it is fixed, it is not possible to take an arbitrary weighting coefficient.
``...'' If we think of it as a fixed weighting factor, we would have to have many lookup tables and switch between them in order to obtain an arbitrary weighting factor...''. JI2 diagram (B)

Claims (2)

【特許請求の範囲】[Claims] (1)?M数のデジタル入力信号を各々についてデジタ
ルアナログ変換し、この複数のアナログ信号に別途任意
に与える複数の係数値を各々について乗算し、演算増幅
器により加算もしくは比例加算により各々の乗算信号を
加算し、この加算した信号を比例演算して得られる信号
をアナログデジタル変換してデジタル出力信号とするこ
とを特徴とするデジタル人力デジタル出力積和平均fに
方法。
(1)? Digital-to-analog conversion is performed for each of the M number of digital input signals, each of the plurality of analog signals is multiplied by a plurality of coefficient values arbitrarily given separately, and the respective multiplied signals are added by addition or proportional addition using an operational amplifier, A method for calculating the sum-of-products average f of digital human power output, characterized in that the signal obtained by proportional calculation of the added signal is converted into a digital output signal.
(2)任意に与える複数の係数値のうちの1つ以上の係
数値を零以外の値で同一にし、零もしくは1つ以上の係
数値を岑とし、デジタル出力(M号が零以外の係数値が
与えられtコデジタル入力信号の和平均となるように比
例演算をすることを特徴とする特許請求の範囲第1項記
載のデジタル入力デジタル出力積和平均化方法。
(2) Make one or more of the arbitrarily given coefficient values the same as a non-zero value, set zero or one or more coefficient values as 岛, and output digital output (if the coefficient M is a non-zero value) 2. The digital input/digital output product-sum averaging method according to claim 1, wherein a proportional calculation is performed to obtain a sum average of t digital input signals given numerical values.
JP3401384A 1984-02-23 1984-02-23 Averaging means of product and sum of digital input and digital output Granted JPS60178584A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3401384A JPS60178584A (en) 1984-02-23 1984-02-23 Averaging means of product and sum of digital input and digital output
DE19853505989 DE3505989A1 (en) 1984-02-23 1985-02-21 Method and device for forming the mean values of sums of products

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3401384A JPS60178584A (en) 1984-02-23 1984-02-23 Averaging means of product and sum of digital input and digital output

Publications (2)

Publication Number Publication Date
JPS60178584A true JPS60178584A (en) 1985-09-12
JPH0343665B2 JPH0343665B2 (en) 1991-07-03

Family

ID=12402526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3401384A Granted JPS60178584A (en) 1984-02-23 1984-02-23 Averaging means of product and sum of digital input and digital output

Country Status (2)

Country Link
JP (1) JPS60178584A (en)
DE (1) DE3505989A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02280460A (en) * 1989-04-20 1990-11-16 Fuji Photo Film Co Ltd Picture recorder

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0120186D0 (en) 2001-08-17 2001-10-10 Toumaz Technology Ltd Integrated circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3139483C2 (en) * 1981-10-03 1985-06-13 Dr.-Ing. Rudolf Hell Gmbh, 2300 Kiel Method and circuit arrangement for increasing contrast
ATE16143T1 (en) * 1982-05-28 1985-11-15 Hell Rudolf Dr Ing Gmbh METHOD AND APPARATUS FOR REPRODUCTING AN IMAGE WITH GREATER RESOLUTION THAN IMAGE SCANNING.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02280460A (en) * 1989-04-20 1990-11-16 Fuji Photo Film Co Ltd Picture recorder

Also Published As

Publication number Publication date
DE3505989A1 (en) 1985-09-05
JPH0343665B2 (en) 1991-07-03
DE3505989C2 (en) 1988-12-22

Similar Documents

Publication Publication Date Title
JPS60178584A (en) Averaging means of product and sum of digital input and digital output
US5870322A (en) Multiplier to selectively perform unsigned magnitude multiplication or signed magnitude multiplication
US5777915A (en) Multiplier apparatus and method for real or complex numbers
JPH08148991A (en) Arithmetic device of multivalued logical sum
US5289392A (en) Adder
JP3190826B2 (en) Product-sum operation unit
JP3612950B2 (en) Arithmetic apparatus and method
JPH02115929A (en) Multiplier
KR0161485B1 (en) A multiplier of booth algorithm using arithmetic unit
JPH0784762A (en) Multiplication circuit
JP2870018B2 (en) Product-sum operation circuit
JP3130797B2 (en) Product-sum operation processing method and apparatus
US5367700A (en) System for multiplying digital input data in a multiplier circuit
JP2744299B2 (en) Arithmetic processing device and method
JPH06204795A (en) Digital filter
JPH0728626A (en) Multiplier
JP3319095B2 (en) Video signal matrix device
JPS6383834A (en) Multiplier
JPH0683852A (en) Alpha synthesization computing element
JP3197186B2 (en) Multiplication device using semiconductor memory
JPH10312269A (en) Product sum computing element
JPH06295235A (en) Multiplying circuit
JPS6180464A (en) Operator for variable density image
JPS6077264A (en) Arithmetic circuit
JPS63623A (en) Multiplier