JPS60176378A - スイツチ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一般にスイッチ装置、特に行列状に配置され
た複数のスイッチ回路を制御するスイッチ装置に関する
。

〔従来例及びその問題点〕

情報を通信システムで伝送する際、種々の信号源及び受
信機関で選択的に信号の経路を定める必要がある。一般
的に、信号が“ｉ　ｌ゛個の信号源及びｊ”個の受信機
との間を伝送されるならｉ対ｊ行列は！及びｊの交点の
総数で形成される。所定の信号源及び受信機の回路を交
点で開閉するためにスイッチが必要である。テレビジョ
ン産業におりる極端な例では、６５，５３６個の交点を
もつシステムが、２５６個のテレビ・カメラ及び２５６
＋ｌｌｉ＋の受信機の間で映像符合化信号をルーティン
グ（経路指示）するために使用されている。

従来技術により構成されるルーティング・システムは各
スイッチに対して専用の制御線を必要とした。この従来
のシステムでは、行列の規模が大きくなる程、必要な相
互接続がまずます困難になるという欠点がある。更に従
来のルーティング・システムの欠点は各スイッチを操作
するために必要な電流量は、スイッチが信号を受信機に
伝送したかどうかにかかわらず相対的に一定である。

〔問題点を解決するための手段及び作用〕図示する本発
明の好適な実施例によればスイ・ノチ装置は行列状に配
置された複数のスイ・ソチ回路を含み、各スイッチ回路
は、２個のラッチ回路と差動遅延回路と、信号伝達制御
手段を構成するスイッチ及び数個の緩衝増幅器とを有す
る。データ・ラインに供給されたデータ信号は、ストロ
ーブ信号がストローブ・ラインに供給されると同時に、
第１ランチ回路にロードされる。交点スイッチ回路は閉
じるように付勢され、選択された出力端に信号がルーテ
ィングされる。データ信号は、第１ラッチ回路から第２
ラッチ回路に伝送され、クロック信号が第２ラッチ回路
のクロック入力端に供給されるとき交点の状態を変える
ことが可能になる。この様に、各スイッチ回路の次に望
む状態は個々に且つ非同期的にプリセットすることがで
き、全スイッチ回路の実際の状態は例えばビデオ信号が
ルーティングされていれば垂直帰線機関に同時に変える
ことができる。共通のクロック・ラインが使用され、各
列のスイッチ回路が共通のデータ・ラインを使用し、各
行のスイッチ回路が共通のストローブ・ラインを使用す
るので、全スイッチ回路を制御するために必要な制御ラ
インの総数は最少になる。

各スイッチ回路内の第２ランチ回路に供給されたデータ
信号は、差動遅延回路を通ってスイッチに送られるが、
この差動遅延回路はスイッチのオフ速度よりもオン速度
を高速にする。この様に、ルーティング・システムは出
力バスをオンする他のスイッチがオンする前に、オフす
る出力トランジスタにより出力信号中の電圧スパイクを
除去する“メイク・ビフォア・ブレーク型”である。

差動遅延回路の一出力信号は、到来信号を遮断するか又
は緩待Ｉ増幅器に伝え、そこから受信機に伝えるかのい
ずれか一方をスイッチに命令する。

到来信号が遮断されると、差動遅延回路の他の出力信号
は緩衝増幅器の電流量を低電流体止状態にする。この様
に、入力信号が遮断されたとき、約８；ｌの電力消費の
節約ができる。

〔実施例〕

第１図は、本発明の好適な実施例に従って構成され、モ
ノリシック装置として製造に通したスイッチ回路のブロ
ック図である。ランチ回路（１１ばデータ入力端子（１
１）にデータ信号を受け、且つストローブ′（クロック
）入力端子（１３）にストローブ信号を受けると上記デ
ータを蓄積し、蓄積されたデータをライン（１５）を介
してラッチ回ｌ７１Ｐ１１３）に送る。ランチ回路（１
）は、ストローブ入力端子（１３）にデジタル“′１″
を受け取る周知のＤ型フリ・ノブ・フロップを幾つ含ん
でもよい。データ入力端子（１１）のデジタル”　１　
”はスイッチをオンにする命令を含み、それにより入カ
ポ−）　（２７）から出カポ−１−（３７）に選択した
信号を伝える。

ライン（１５）上のデータ信号は、他のＤ型フリップ・
フロップを含んでもよいランチ回路（３）に供給され、
クロック入力端子（１９）にクロ・ツク信号を受け取る
とデータ信号はライン（２１）に供給される。キャパシ
タ（２３）及び電流量（１７）により修正されたライン
（２１）上のデータ信号は差動遅延回路（５）に送られ
る。この回路（５）により遅延されたデータ信号及びそ
の反転信号ば夫々ライン（３５）及び（２５）に送られ
る。、差動遅延回路（５）の動作とラッチ回１７＆　（
１１及び（３）のタイミング関係とを第４及び第５図を
参照して後で説明する。

到来信号は緩衝増幅器（９）の入カポ−１−（２７）に
供給され、スイッチ（７）の状態により、増幅器（２９
）及び（３９）を介して出力ポート（３７）に伝えられ
るか又は、後述するように遮断される。なお、スイッチ
（７）及び緩衝増幅器（９）は信号伝達制御手段を構成
する。ライン（３５）上の遅延データ信号はスイッチ（
７）の入力端子に供給され、ストローブ、クロック及び
ランチ回路ｆｉｌ、（３］が受け取るデータ信号に応じ
“ζスイッチ（７）を開閉する。スイッチ（７）が閉じ
ると、増幅器（２９）及び（３９）の接続点は、人出カ
ポ−）　（２７）及び（３７）間の信号の伝送を遮断す
るように接地される。スイッチ（７）が閉じると、プロ
グラム入力端子に供給されるライン（２５）上の信号は
、緩衝増幅器（９）の内部の電流源を休止状態にし、そ
のため人出力ボート（２７）及び（３７）間に信号が伝
送される間に必要とする電力よりも大幅に少ない電力で
すむ。スイッチ（７）及び緩衝増幅器（９）間のタイミ
ング関係は、第８図を参照して説明する。

ランチ回路（３）の出力トランジスタ（２０）、電流源
（１７）及びキャパシタ（２３）の組合わせは、緩衝増
幅器（９）及びスイッチ（７）に入力及び出力ボート（
２７）及び（３７）間の伝送を開始させるよりも、伝送
を遮断させる方が長時間かかるようにさせる。

キャパシタ（２３）は、直接にトランジスタ（２０）の
コレクタ及びエミッタ間に接続されているので、トラン
ジスタ（２０）がオンして緩衝増幅器（９）を介して信
号の伝送を開始させるとき、ライン（２１）−ヒの電圧
は非當に急速に降−）する。しかし、トランジスタ（２
０）がオフするとき、キャパシタ（２３）の充電速度は
電流源（１７）から得られる電流量により制限される。

この様に、キャパシタ（２３）が差動遅延回路（５）の
ブリセントしたスレッショルド電圧に充電されるまで、
緩衝増幅器（９）を通る信号の伝達の遮断を開始するこ
とができない。このことにより、そのとき信号伝送のオ
ン及びオフ時間の比の調節ができる。オン及びオフ時間
が異なる理由は、第２及び第３図に関する説明により明
らかとなろう。

第２図は、第１図に示した型の９個のスイッチ回路を用
いた簡単な３対３ルーテイング・システムのブロック図
である。特定のスイッチ回路をオンすると単一信号源の
出力が単一信号受信機に供給される。簡単のため、スイ
ッチ回路Ｓｉｊの各々は人力及び出力端子（２７）及び
（３７）のみを有する。データ・ストローブ及びクロッ
ク・ラインは省略し、ここでは信号ラインなしでそれら
を第３図に示す。

第３図は第２図に不したルーティング・システムに使用
される制御ライン接続を示す。このシステムは、全スイ
ッチを確実に同時に変化させる共通りロック・ラインを
使用する。ルーティング・システムが映像源及び受信機
を相互接続させるために使用されると、伝送画像を分裂
させないように映像信号の垂直フライバンク期間、クロ
ッキングが行われる。スイッチの各列は第１図に示すよ
うにデータ入力端子（１１）に接続された共通データ・
ラインを使用し、各行は共通ストローブ・ライン（第１
図のストローブ入力端子（１３））を使用する。データ
及びストローブ・パルスの供給のタイミングを適切にす
ることにより、各スイッチ回路の茨の状態は、非同期で
プリセットでき、クロックパルスにより同期的に最終状
態に変化できる。この様に、３対３行列は７本の制御ラ
イン（データ・ライン３本、ストローブ・ライン３本、
クロック・ライン１本）を使用し、１０対１０行列はわ
ずか２１本の制御ライン（データ・ライン１０本、スト
ローブ・ライン１０本及びクロック・ライン１本）を使
用する。

第４図は、第１図に示ず差動遅延回路（５）及びランチ
回路（３）の一部を示す簡略図である。クロックパルス
によりクロックされるデータパルスは、ランチ（３）内
のトランジスタのベースに供給される。

トランジスタ（２０）はショットキー接合を有する高速
度素子を含んでもよい。トランジスタ（２０）のエミッ
タは直接、そのコレクタはキャパシタ（２３）を介して
−Ｖｃ電源に接続される。コレクタは、従来の構成の電
流源（１７）を介して＋Ｖｃに接続される。トランジス
タ（２０）のコレクタは更にトランジスタ（５７）のベ
ースに接続される。

トランジスタ（５７）のコレクタは順次ライン（３５）
から制御スイッチ（７）に接続される。トランジスタ（
５７）はトランジスタ（５９）に接続されて差動トラン
ジスタ対を形成し、これらのトランジスタのエミ、ツタ
はトランジスタ（６７）のコレクタに接続される。トラ
ンジスタ（６７）のエミッタは抵抗器（６９）を介して
−Ｖｃ電源に接続される。

トランジスタ（５９）のコレクタは直列接続したダイオ
ード（６１）　、（６３）及び抵抗器（６５）を介して
＋Ｖｃ電椋に接続される。トランジスタ（５９）のベー
スは直列接続したダイオード（７，１）　、（７３）及
び（７５）を介して−Ｖｃ電縣に接続される。トランジ
スタ（５９）のコレクタは、更にライン（２５）に接続
され、必要に応じて緩衝増幅器（９）の電流源をプログ
ラム的に増加又は減少させる。トランジスタ（６７）の
ベースはトランジスタ（７７）のベースに接続される。

トランジスタ（７７）のコレクタはライン（２５）に接
続され、トランジスタ（７７）のエミッタは抵抗器（７
９）を介して−Ｖｃ電源に接続される。トランジスタ（
７７）のベースは電流源（８３）に接続され、電流源（
８３）の他端は−Ｖｃ電源に接続される。トランジスタ
（７７）のベースは更にトランジスタ（８１）のエミッ
タに接続される。トランジスタ（８１）のコレクタば接
地電位源に接続され、トランジスタ（８１）のベースは
抵抗器（８９）を介して接地電位源に接続される。トラ
ンジスタ（８１）のベースは抵抗器（９１）及びダイオ
ード（９３）を介して−Ｖｃ電源に接続される。

第４図に示ず差動遅延回路（５）の動作は、第１図及び
第５　Ａ　−’　Ｈのタイミング図を参照して理解でき
る。クロックパルス（第５Ｄ図）がクロック入力端子（
１９）に供給され且つデータ信号（第５Ａ図）及びスト
ローブ・パルス（第５Ｂ図）が同時に発生して、ラッチ
回路（１）からのライン（１５）上のデータ信号が高レ
ベルであるとき第５Ｅ図に示す様にラッチ回路（３）の
トランジスタ（２０）のベース電圧は低レベルから高レ
ベルに変化する。ライン（２５）上の差動遅延回路（５
）の出力信号（第５Ｆ図）は、ランチ回路（３）の出力
（第５Ｅ図）が低レベルから高レベルに変移するにつれ
て、商レベルから低レベルに変移する。しかし、ライン
（２５）上の差動遅延回路（５）の出力信号の低レベル
から高レベルへの変移はランチ回路（３）の出力の高レ
ベルから低レベルへの変移よりも遅れる。これば、第２
図に示す型のルーティング・システムでは、各行の少な
くと−ｔｓｔ個のビデオ・スイッチがオンすると全ての
信号受信機は少なくとも１個のオン状態のスイッチに常
に接続されることを意味する。

この様に、負の直流電圧に出力信号をクランプすること
による出力信号中のスプリアス電圧スパイクの発生が回
避される。ライン（２５）及び（３５）は、トランジス
タ（５９）及び（５７）のコレクタに夫々接続され、更
にそれらのトランジスタが差動対として接続されるので
、ライン（３５）上の信号は第５Ｆ図に示す信号の反転
信号である。

低レベルから高レベルへの変移がトランジスタ（２０）
ノベースで起きるとき、トランジスタ（５７）のベース
電圧はトランジスタ（２０）を介して急速に降下する。

一方、高レベルから低レベルへの変移がトランジスタ（
２０）のベースで起きるとき、トランジスタ（５７）の
ベース電圧は電流源（１７）によるキャパシタ（２３）
の充電により比較的緩慢に傾斜して上昇する。トランジ
スタ（２０）のベース電圧が西レベルであれば、スイッ
チがオンすることになり（ボート（２７）に供給された
信号をボート（３７）に伝える）、トランジスタ（２０
）はオンし、トランジスタ（５７）はオフする。これは
、ライン（３５）及びトランジスタ（５７）に流れる電
流を実質的にＯにする。

トランジスタ（２０）のベース電圧が低レベルであると
、信号が出力端子（３７）に到達する前にスイッチが信
号を遮断することを示し、トランジスタ（２０）がオフ
し、トランジスタ（５７）がオンし、電流がライン（３
５）を流れてトランジスタ（５７）のコレクタに流れ込
む。トランジスタ（６７）により、一定総エミッタ電流
はトランジスタ（５７）及び（５９）で構成された差動
対を流れる。その結果、ライン（２１）の電圧が低レベ
ルがら商ルベルに変移し、トランジスタ（５７）がオ゛
フがらオンになるとき、トランジスタ（５９）を介して
ライン（２５）を流れるコレクタ電流量は高レベル値か
ら低レベル値に変化する。

第６図は、第１図に示すスイッチ（７）の簡略図である
。スイッチ（７）のステート人力端は差動遅延回路（５
）からライン（３５）を介してステート制御パルスを受
け取る。このパルスは、トランジスタ（１０７）ノベー
スに供給され、トランジスタ（１０７）のベースは、接
地電位源及び＋Ｖｃ電源に夫々接続されたダイオード（
１０３）及び電流源（１０１）の接続点に接続される。

トランジスタ（１０７）のエミッタは接地され、コレク
タは電流源（１０５）を介して電源＋Ｖｃに接続される
。

トランジスタ（１０７）のコレクタは史にトランジスタ
（１０９’）のベースに接続され、トランジスタ（１０
９）のエミッタは接地される。第１図にも不ず様に、端
子（４１）はトランジスタ（１０９）のコレクタから得
る。トランジスタ（１０７）及び（１０９）は理想的に
は飽和によるザブストレート電流を避けるためにショッ
トキー・ベース・コレクタ・クランプ・ダイオードを用
いて製造した素子を含んでもよい。

第６図に示す回路の動作は第１．４及び５図を参照して
理解できるであろう。入力端（１１）のデータ信号が低
レベル（論理“０”）（第５Ａ図）であり、連続したス
トローブ（第５Ｂ図）及びクロック・パルス（論理“１
”）（第５Ｄ図）が夫々入力端（１３）及び（１９）に
供給されるとき、スイッチ（７）は閉じ（トランジスタ
（１０９）が導通）、実際上、端子（４１）を接地する
。この様な信号の継続により、トランジスタ（２０）の
コレクタ電圧（第４図及び第５Ｆ図）が傾斜して上昇す
る。トランジスタ（２０）のコレクタ電圧が１−ランジ
スタ（５９）のバイアス及びトランジスタ（５９）　（
差動遅延回路（５））のコレクタ電流により設定された
所定のスレッショルド電圧に到達すると、トランジスタ
（５７）がオンし、ライン（３５）から電流を受け取る
。これにより、次にトランジスタ（１０７）がオフする
。トランジスタ（１０７）がオフするこ・とにより、ト
ランジスタ（１０９）のベース重圧は増加し、トランジ
スタ（１０９）がオンする。トランジスタ（１０９）は
低飽和電圧素子であるので、それがオンするとき、端子
（４１）は実質的に接地され、出力端（３７）への信号
の伝達を遮断する。

同様に、データ入力端（１１）が論理″１”を受け取り
、入力端（１３）及び（１９）が連続したストローブ及
びクロックパルスを受け取ると、スイッチ（７）が開く
。

第７図は、第１図に示す緩ｉ！Ｉ増幅器（９）の簡略図
である。入力端（２７）は、トランジスタ（１６３）の
ベースに接続され、そのエミッタは電流ｖｊＭ（１５１
）を介して−Ｖｃ電源に接続される。

トランジスタ（１６５）のエミッタは電流源（１５９）
を介して−Ｖｃ電源に接続され、そのコレクタは＋Ｖｃ
電源に接続される。トランジスタ（１６５）のエミッタ
は更にトランジスタ（１８１）のベースに接続される。

トランジスタ（１８１）のコレクタは３個の直列接続さ
れたダイオード（１８’３）。

（１８５）及び（１８７）を介してトランジスタ（１６
３’）のエミッタに接続される。トランジスタ（１８１
）のエミッタはトランジスタ（１７３）のコレクターエ
ミッタ導電路及び抵抗器（１７１）を介して＋Ｖｃ電源
に接続される。トランジスタ（１８１）のエミッタは更
にトランジスタ（１７９）のエミッターコレクタ導電路
を介して＋Ｖｃ電源に接続される。

トランジスタ（１７９）は等しい面積の２個のコレクタ
を有し、その一方は＋Ｖｃ電源に接続される。

トランジスタ（１７９）の他方のコレクタはトランジス
タ（１７９）のベースにダイオード接続される。

トランジスタ（１７９）のベースはトランジスタ（１７
５）のコレクタに接続され、トランジスタ（１７５）の
エミッタはトランジスタ（１７３）のベースに接続され
る。

トランジスタ（１７５）のベースは差動遅延回路（５）
からプログラム人力ライン（２５）に接続される。

プログラム入力ライン（２５）は更にダーリントン対（
２’０３）のベース及びトランジスタ（２０５）のベー
スに接続される。ダーリントン対（２０３）のエミッタ
は抵抗器（２０１）を介し°ζ＋Ｖｃ電源に接続される
。トランジスタ（２０５）のコレクタは＋Ｖｃ電源に接
続され、トランジスタ（２０５）のエミッタはダイオー
ド（２０７）を介してトランジスタ（２０９）のコレク
タに接続される。トランジスタ（２０９）のコレクタは
トランジスタ（ｉ６５）のベースにも接続される。トラ
ンジスタ（２０９）のベースはダーリントン対（２０３
）のコレクタに接続される。トランジスタ（２０９”）
のエミッタは直列接続されたダイオード（２１７）及び
抵抗器（２１９）を介して−Ｖｃ電源に接続される。ト
ランジスタ（２０９）のベースは直列接続されたダイオ
ード（２１１）、（２１３）及び抵抗器（２１５）を介
して−Ｖｃ電源に接続される。

トランジスタ（２２１）のコレクタは＋Ｖｃ電源に接続
される。トランジスタ（２２１）のベースはトランジス
タ（１８１）のコレクタに接続されると共に端子（４１
）にも接続される。トランジスタ（２２１）のエミッタ
は電流源（２２３）を介して−Ｖｃ電源に接続される。

出力端子（３７）はトランジスタ（２２９）のエミッタ
に接続され、トランジスタ（２２Ｇ　）のコレクタば＋
Ｖｃ電源に接続される。トランジスタ（２２９）のベー
スは抵抗器（２２７）を介してトランジスタ（２２１）
のエミッタに接続される。

第７図に示される回路の動作は、第１，４及び６図を参
照して理解されるであろう。緩衝増幅器（９）が信号を
入力端（２７）から出力端（３７）に伝えるとき、トラ
ンジスタ（１０９）（第６図１）はオフしくスイッチ（
７）が開状態）、端子（４１）の電圧は必要に応じてフ
ローティングする。更に、トランジスタ（５７）　（第
４図）もオフし、トランジスタ（５９）はトランジスタ
（６７）の全コレクタ電流を通過させる。この電流はト
ランジスタ（７７）のコレクタ電流とともに、緩衝増幅
器（９）を流れ出て、ライン（２５）　（第１図）を介
して差動遅延回路１５）に流れ込む。この電流はトラン
ジスタ（１，７５）及び（１７９）　、（第７図）とダ
ーリントン対（２０３）により形成されるカレントミラ
ーをオンする。次に、電流源（１５１）　、（１５９）
及び（２２３＞がオンし、緩衝増幅器（９）は入力端（
２７）及び出力端（３７）の間で信号を伝送する準備状
態となる。信号は入力端（２７）で受け取られ、トラン
ジスタ（１６３）　、（２２１）　、（２２９）及びダ
イオード（１８３）　、’　（１８５）及び（１８７）
を介して出力端（３７）に供給される。

スイッチ回路をオフする必要があれば端子（４１）（第
６図）はトランジスタ（１０９）をオンすることにより
接地され、緩衝増幅器内の電流＃（１５１＞　。

（１５９）及び（２２３）は休止状態になるように減少
される。これらの状態で、トランジスタ（１６３）のエ
ミッタはダイオード（１８３）　、、（１８５）及び（
１８９）を非導通にする一〇、７ｖであり、トランジス
タ（２２１）のエミッタは−０，７Ｖになり、トランジ
スタ（２２９）はオフする。これば、入力端（２７）か
ら出力端（３７）への信号の伝達を遮断する。更に、ト
ランジスタ（５７）　（、第４図）は、この場合オンす
るので、ライン（２５）に流れる電流は減少する。この
ことは、差動遅延回路（５）からプログラム・ライン（
第７図）に流れ出ず電流は減少することを意味する。プ
ログラム・ライン（２５）の休止及び導通電流の量は抵
抗器（７９）及び（６９）（第４図）で設定できるごと
に注意されたい。上述の回路を試験するとき、休止電流
は８００μ八であり、導通状態に比較して休止状態のス
イッチの電力消費は７．５：１に減少する。

第７図に示す回路は、端子（２７）から（３７）への信
号伝達時間はｌ００ｎｓオーダーであり使用するＰＮＰ
　トランジスタのβにおいて個々に大幅に異なるという
ことに注意することが重要である。

信号の伝達が遮断されるとき、スイッチ電流は休止レベ
ルになるが、電流源及び＠衝増幅器１９）のトランジス
タはオフしないことに注意するということも重要である
。この様に、接地状態から導通状態に移るように充電さ
れた接合キャパシタンスの結果、即座にオンし１００ｎ
ｓオーダーでの遷移時間が達成できる。

上述の回路の機能は第８図に示されている。上述した様
に、緩衝増幅器（９）の関連電流は種々の抵抗器で設定
できる。大信号ルーティング・システム即ぢ行列は数十
個の交点スイッチ回路を含むかもしれないので、これら
のスイッチ回路の大きさ及び消費量を最小限にＪ−るこ
とが必要である。上述で説明した様に設計されたスイッ
チ回路はこれらの要求の両方を満たすようにモノリシッ
ク構成で製造できる。実際には、多くの上述の回路構成
は要求に応じてモノリシック・スイッチを最高にするた
め工夫された。これは、第７図にボず緩衝増幅器（９）
の場合、特に当てはまる。

どのモノリシック構成においても解決するべき第１の問
題は、高β値を有するラテラルＰＮＰ素子を形成するこ
とができないことである。この問題を解決するため、全
電流がモノリシック構造でラテラルＰＮＰ素子の非常に
低いβの許容範囲にあり、しかもその様に製造される素
子の相当に高い歩留りを維持するように特に緩衝増幅器
（９）の電流は正しくオフセット動作するように良好に
決めなければならず、ここでの試みは、不安定動作及び
発振することなく即座にオン及びオフすることができる
回路と、オン及びオフザイクルの量率安定動作しない回
路を形成するだめのものであった。

その成果を得るため、２個のカレント・ミラーが第７図
に示す様に緩衝増幅器（９）用の回路内に含まれた。第
４図及び第７図を再び参照すると、差動遅延回路（５）
及び緩衝増幅器（９）の間の電流プログラム・ライン（
２５）はダイオード（６１）　、（６３）及び抵抗器（
６５）を介して＋Ｖｃ電源に接続される。

これらの素子のインピーダンスは抵抗器（６９）と共に
プログラム・ライン用の電圧レベルを選択する。電流プ
ログラム・ライン（２５）はダーリントン・トランジス
タ（２０３）及びトランジスタ（１７５用のベース・バ
イアスラインとして参照してもよい。ダーリントン・ト
ランジスタ（２０３）は、そのベース電流が−Ｖｃ電源
に接続された電流源（１５１）　、（１５９’）及び（
２２３）に影響するカレント・ミラーとして接続される
。トランジスタ（１７３）及び（１７５）は直列接続ダ
イオード（１８３）。

（１８５）及び　（１８７）に直接に接続することもで
きる第２カレント・ミラーを形成し、このことは、ダー
リントン・トランジスタ（２０３’）のコレクタを高周
波数で揺れさせ、トランジスタ（１７５）のコレクタ・
ベース間のキャパシタンス及びその低カット・オフ周一
波数のためにダイオード（１８３）のアノードで信号が
歪むことになる。

この問題を解決するために、トランジスタ（１７３）及
び（１７５）を含む第２カレント・ミラーからの電流は
トランジスタ（１８１）を含むカスコード段に供給され
、トランジスタ（１８１）のベースは電流源（１５９）
を介して−Ｖｃ電踪に接続される。

この構造では、トランジスタ（１８１）のベースは低イ
ンピーダンス点に接続され、歪が生じる用能性を防止す
る。しかし、ラテラルＰＮＰトラ・ンシスタのβが低い
と、トランジスタ（１８１）のベース電流が減少し、そ
のコレクタ電流が不正確になる。この問題を解決するた
め、トランジスタ（１８１）のベース電流損失を補償す
るためにトランジスタ（１８１）のエミッタに電流を戻
すように誘導する必要がある。これを達成するため、Ｎ
ＰＮ　トランジスタ（１７９）は等しい面積の２（１１
ｉ１のコレクタを有するように設計される。これらのコ
レクタの一方はトランジスタ（１７９）のベースにダイ
オード接続され、他方は＋Ｖｃ電源に接続される。トラ
ンジスタ（１７９）のコレクタに接続されたダイオード
は、コレクタ電流に比較して、そのトランジスタのエミ
ッタ電流を２倍にするベース・エミッタ電圧を設定する
。トランジスタ（，１７９）は、トランジスタ（１７３
）のベース電流と関連するトランジスタ（１７５）のコ
レクタ電流を監視しているので、トランジスタ（１７５
）のコレクタ電流がトランジスタ（１７３）のベース電
流の約１倍であると、トランジスタ（１７９）のエミッ
タ電流ばトランジスタ（１７３）のベース電流の２倍で
ある。このエミッタ電流は、トランジスタ（１８１）の
エミッタ電流に加えられる。この構造によりモノリシッ
ク構造でＰＮＰ素子のβの違いに関して、ダイオード（
１８３）　、（１８５）及び（１８７）を介してプログ
ラム・ライン（２５）上の電流を表わす正体な電流が得
られる。この構造において、モノリシック構造のラテラ
ルＰＮＰ素子はフィード・フォワード構造であり、準備
完了電流モードから緩衝増幅器（９）の導通への変移が
非電に急速である。実験的に、わずかに１００ｎｓかか
ることが観測された。

第７ａ図はトランジスタ回路（１７９’）、即ち第７図
の２個のコレクタをもつトランジスタの他の実施例であ
る。この例は、上述した様に２つの同一のコレクタ電流
を形成するように一致させなければならない２個のトラ
ンジスタ（Ｌ７９ａ）及び（１７９ｂ）を含んでいる。

トランジスタ（１７９ａ）及び（１７９ｂ）の必要な一
致を達成するため、それらは略等しいベース・エミッタ
接合及び略等しいコレクタ面積をもたなければならない
。２個のコレクタをもつトランジスタ（１７９）の動作
をシュミレートするために、トランジスタ（１７９ａ）
及び（１７９ｂ）は、ベースが互いに接続されて、端子
Ｃ′を形成し、エミッタも互いに接続され゛ζ端子Ａ′
を形成し、トランジスタ（１７９ｂ）のコレクタは両方
のベースに接続され、トラ５ンジスタ（１７９ａ）のコ
レクタばトランジスタ回路（１７９’）の端子Ｂ′を形
成する。第７図でトランジスタ（１７９）をトランジス
タ（１７９’）と交換すると、端子Ａ’　、Ｂ’及びＣ
′は、夫々第７図の接続点Ａ、Ｂ及びＣに関連する。

〔発明の効果〕

本発明によれば、スイッチ装置のオン・オフ制御用デー
タ信号はストローブ信号により第１ランチ回路（１）に
蓄積され、ストローブ信号と非同期のクロック信号によ
り第２ランチ回路（３）に伝送されるので、ルーティン
グ・システムの各スイッチ回路の次の状態はクロックパ
ルスに非同期でプリセットできる。又、ルーティング・
システムの各スイッチ回路には共通のクロック・ライン
を使用し、行及び列の一方の各並びのスイッチ回路に共
通のデータ・ラインを使用し、他方の各並びのスイッチ
回路に共通のストローブ・ラインを使用するので、全ス
イッチを制御するための制御ラインの総数は最少になり
、全スイッチ回路の状態を同時に変えることができる。

【図面の簡単な説明】

第１図は本発明のスイッチ装置に用いるスイッチ回路の
好適な実施例を示すブロック図、第２図は第１図で示し
たスイッチ回路を９　（＋１ｔ＋使用した３対３行列ル
ーティング・システムのブロック図、第３図は第２図で
示したルーティング・システム用の制御ライン相互接続
を示すブロック図、第４図は第１図に示す差動遅延回路
の回路図、第５Ａ〜Ｇ図は第１図に示す回路の動作を説
明するためのタイミング図、第６図は第１図に示すスイ
ッチ部の回路図、第７図は第１図に示す緩衝増幅器の回
路図、第７ａ図は第７図のダブル・コレクタ・トランジ
スタ（１７９）に代用できる１対の相互接続トランジス
タの回路図及び第８図は第７図に示す緩衝増幅器の動作
を説明するためのタイミング図である。 図中において、（１１は第１ランチ回路、（３）は第２
ランチ回路、（９）は信号伝達制御手段、Ｓ　Ｌ’ｉ〜
Ｓ３３はスイッチ回路である。 ＦＩＧ、６ ＦＩＧ、７Ａ

Claims (1)

【特許請求の範囲】
1. 複数のスイッチ回路が行列状に配置され、上記行及び列
   の一方に沿った上記スイッチ回路群の夫々に異なるデジ
   タル・データ信号が供給され、他方に沿った上記スイッ
   チ回路群の夫々に異なるストローブ信号が供給されると
   共に、上記スイッチ回路の全部に共通のクロック・パル
   スが供給され、上記スイッチ回路の各々は、上記ストロ
   ーブ信号に応答して上記デジタル・データ信号を蓄積す
   る第１ラッチ回路と、該第１ランチ回路に蓄積された上
   記データ信号を上記ストローブ信号と非同期の上記クロ
   ック・パルスに応答して蓄積する第２ラッチ回路と、入
   力信号が供給され、上記第２ランチ回路の出力信号に応
   じて上記入力信号の伝達を制御する信号伝達制御手段と
   を具えることを特徴とするスイッチ装置。