JPS6017553A - Ｐ−ｒｏｍデ−タのデ−タ伝送システム - Google Patents
Ｐ−ｒｏｍデ−タのデ−タ伝送システムInfo
- Publication number
- JPS6017553A JPS6017553A JP58125942A JP12594283A JPS6017553A JP S6017553 A JPS6017553 A JP S6017553A JP 58125942 A JP58125942 A JP 58125942A JP 12594283 A JP12594283 A JP 12594283A JP S6017553 A JPS6017553 A JP S6017553A
- Authority
- JP
- Japan
- Prior art keywords
- data
- rom
- 5tep
- writer
- intelligent terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は複数ステーション間で、任意のデータの書込み
の可能なＰ−ＲＯＭ、（プログ２マプルＲＯＭ）の内容
を相互に伝送し、かつデータの曹込みを行なえるＰ−Ｒ
ＯＭデータのデータ伝送システムに関する。
の可能なＰ−ＲＯＭ、（プログ２マプルＲＯＭ）の内容
を相互に伝送し、かつデータの曹込みを行なえるＰ−Ｒ
ＯＭデータのデータ伝送システムに関する。
従来、半導体メモリで任意のデータの書込みが可能でか
つこの記憶内容を電源断時にも保持することができるＰ
−ＲＯＭが知られている。
つこの記憶内容を電源断時にも保持することができるＰ
−ＲＯＭが知られている。
ところでこのよりなＰ−Ｒ，ＯＭに対するデータの書込
みは、一般に書込み器、所謂ＲＯＭライタを用いて行な
うようにしている。したがって既にデータを書込んだＰ
−ＲＯＭの内容を異なる場所で新たなＰ−ＲＯＭに１゛
込むためにデータ伝送を行なう場合、次のような手法で
行なっていた。
みは、一般に書込み器、所謂ＲＯＭライタを用いて行な
うようにしている。したがって既にデータを書込んだＰ
−ＲＯＭの内容を異なる場所で新たなＰ−ＲＯＭに１゛
込むためにデータ伝送を行なう場合、次のような手法で
行なっていた。
すなわち、第１図に示すようにデータの書込まれたＰ−
ＲＯＭＺ７をＲＯＭライタ１２に装着してその内容を読
出し、紙テープパンチ装置１３によシ紙テープ１４へ出
力する。そして紙テープ１４に記録されたデータを紙テ
ープ入力装置１５で読込み、送信用端末１６から無手順
伝送手段１７によって上位ホストコンピュータ１８へ伝
送する。そして上位ホストコンビュ−タ１８は受信した
データを適宜な手段、たとえば紙テープ等を倉し、てＲ
ＯＭライタへ転送し７、Ｐ−ＲＯＭに対するデータの書
込みを行なう。
ＲＯＭＺ７をＲＯＭライタ１２に装着してその内容を読
出し、紙テープパンチ装置１３によシ紙テープ１４へ出
力する。そして紙テープ１４に記録されたデータを紙テ
ープ入力装置１５で読込み、送信用端末１６から無手順
伝送手段１７によって上位ホストコンピュータ１８へ伝
送する。そして上位ホストコンビュ−タ１８は受信した
データを適宜な手段、たとえば紙テープ等を倉し、てＲ
ＯＭライタへ転送し７、Ｐ−ＲＯＭに対するデータの書
込みを行なう。
また第２図に示すようにデータの書込まれたＰ−ＲＯＭ
Ｉ７を、プログラム開発システム１９のＲＯＭソケット
に装着してその内容を読出し、かつ７０ツピデスク２０
等の外部ファイルへ出力して記録する。そしてこの７０
ツビデスク２０を送信用端末１６にセットして記録内容
を読出し、無手順伝送手段１７によって上位ホストコン
ピュータ１８へ伝送する。以後、第１図に示す手法と同
様の手順でＰ−ＲＯＭに対するデータの書込みを行なう
。
Ｉ７を、プログラム開発システム１９のＲＯＭソケット
に装着してその内容を読出し、かつ７０ツピデスク２０
等の外部ファイルへ出力して記録する。そしてこの７０
ツビデスク２０を送信用端末１６にセットして記録内容
を読出し、無手順伝送手段１７によって上位ホストコン
ピュータ１８へ伝送する。以後、第１図に示す手法と同
様の手順でＰ−ＲＯＭに対するデータの書込みを行なう
。
また第３図に示すように、データの書込まれたＰ−ＲＯ
ＭＩ・１を、ＲＯＭライタ１２に装着してその内容を読
出し、たとえば無手順伝送手段１７で適宜なコンピュー
タ２１の主記憶部２２に記憶し、この内容を再び無手順
伝送手段１７により上位ホストコンピュータ１８へ伝送
する。
ＭＩ・１を、ＲＯＭライタ１２に装着してその内容を読
出し、たとえば無手順伝送手段１７で適宜なコンピュー
タ２１の主記憶部２２に記憶し、この内容を再び無手順
伝送手段１７により上位ホストコンピュータ１８へ伝送
する。
以後、第１図、第２図に示す手法と同様の手−順でＰ−
ＲＯＭに対”Ｊ′るゲータの書込みを行なう。
ＲＯＭに対”Ｊ′るゲータの書込みを行なう。
しかし外から第１図に示すようなものでは、Ｐ−ＲＯＭ
ＩＩの記憶データを紙テープ１４へ出力し、この紙テー
プ１４から読出したデータを送信用端、ｆ１６から送出
することになる。したがって紙テープ１４を扱うために
操作が繁雑でデータの信頼性も低い。また第２図に示す
ようなものでは、データをフロッピデスク２θに記録す
るので、この７０ツピデスク２ｏを送信用端末１６にセ
ットする操作を必要とし面倒である。そして第３図に示
すようなものでは、ＲＯＭライタ１２側からコンピュー
タ２１側へそのメモリ容量を越えるデータを転送する場
合、コンピュータ２１側で磁気テープ、フロッピデスク
等の外部の周辺機器にデータを出方して記録し、あるい
は適宜なデータ量毎に上位ホストコンピュータ１８へデ
ータを転送する必要がある。しかしながらこのためには
ＲＯＭライタ１２におけるＰ−ＲＯＭＺＩのデータの読
出しをコンピュータ２１側で制御する必要かあ、Ｄ、Ｒ
ＯＭライタ１２は所謂コマンド制御によって動作するこ
とを要求される。
ＩＩの記憶データを紙テープ１４へ出力し、この紙テー
プ１４から読出したデータを送信用端、ｆ１６から送出
することになる。したがって紙テープ１４を扱うために
操作が繁雑でデータの信頼性も低い。また第２図に示す
ようなものでは、データをフロッピデスク２θに記録す
るので、この７０ツピデスク２ｏを送信用端末１６にセ
ットする操作を必要とし面倒である。そして第３図に示
すようなものでは、ＲＯＭライタ１２側からコンピュー
タ２１側へそのメモリ容量を越えるデータを転送する場
合、コンピュータ２１側で磁気テープ、フロッピデスク
等の外部の周辺機器にデータを出方して記録し、あるい
は適宜なデータ量毎に上位ホストコンピュータ１８へデ
ータを転送する必要がある。しかしながらこのためには
ＲＯＭライタ１２におけるＰ−ＲＯＭＺＩのデータの読
出しをコンピュータ２１側で制御する必要かあ、Ｄ、Ｒ
ＯＭライタ１２は所謂コマンド制御によって動作するこ
とを要求される。
すなわち第１図乃至第３図に示すような従来のシステム
では、操作が面倒でデータの信頼性にも問題があｐｌま
た構成も複雑でおった。
では、操作が面倒でデータの信頼性にも問題があｐｌま
た構成も複雑でおった。
本発明は上記の事情に鑑みてなされたもので、操作が容
易でかつ伝送データの信頼性も高く、しかも構成の簡単
なＰ−ＲＯＭデータの１伝送システムを提供することを
目的とするものである。
易でかつ伝送データの信頼性も高く、しかも構成の簡単
なＰ−ＲＯＭデータの１伝送システムを提供することを
目的とするものである。
すなわち本発明はコマンド制御を行なえるＲＯＭライタ
に、このａｏＭｔイタの動作を制御するとともに他のス
テーションとの間のデータ伝送を行なう機能を有するイ
ンテリジェント・ターミナルを接続したものである。
に、このａｏＭｔイタの動作を制御するとともに他のス
テーションとの間のデータ伝送を行なう機能を有するイ
ンテリジェント・ターミナルを接続したものである。
以下本発明の一実施例を第４図に示すブロック図を参照
して詳細に説明する。第４図において、３１．３２・・
・３ＮはＮ個のステーションである。各ステーション３
１．３２・・・３ＮＩｄ、、ソれぞれコマンド制御機能
を有するＲＯＭライタ４１を設け、それぞれインテリジ
ェントターミナル４２の接続チャネルに上記ＲＯＭライ
タ４１を接続している。また、各インテリジェントター
ミナル４２にはそれぞれ入出力装置として７０ツビデス
ク４３を設けている。さらに上記インテリジェントター
ミナル４２の接続チャネルを介してモデム４４を接続し
、各ステーション３１．３２・・・３Ｎのモデム４４を
相互に伝送系４５を介して連結する。
して詳細に説明する。第４図において、３１．３２・・
・３ＮはＮ個のステーションである。各ステーション３
１．３２・・・３ＮＩｄ、、ソれぞれコマンド制御機能
を有するＲＯＭライタ４１を設け、それぞれインテリジ
ェントターミナル４２の接続チャネルに上記ＲＯＭライ
タ４１を接続している。また、各インテリジェントター
ミナル４２にはそれぞれ入出力装置として７０ツビデス
ク４３を設けている。さらに上記インテリジェントター
ミナル４２の接続チャネルを介してモデム４４を接続し
、各ステーション３１．３２・・・３Ｎのモデム４４を
相互に伝送系４５を介して連結する。
なお、上記ＲＯＭライタ４ノは、たとえばコマンド制御
が可能で、アドレス指定によるブロック転送を行なえ、
またブロック単位にサム・チェック書キャラクタを付加
できるものを用いる。またインテリジェントターミナル
４２はインテリジェント機能を有し、ＲＯＭライタ４１
との接続チャネルおよびモデム４４に対する接続チャネ
ルを装備し、かつＲＯＭライタ４ノの動作を制御する機
能およびステーション相互間のデータ伝送機能を持つプ
ログラムを紹込む。
が可能で、アドレス指定によるブロック転送を行なえ、
またブロック単位にサム・チェック書キャラクタを付加
できるものを用いる。またインテリジェントターミナル
４２はインテリジェント機能を有し、ＲＯＭライタ４１
との接続チャネルおよびモデム４４に対する接続チャネ
ルを装備し、かつＲＯＭライタ４ノの動作を制御する機
能およびステーション相互間のデータ伝送機能を持つプ
ログラムを紹込む。
なふ・とのプログラムは、たとえば入出力装置であるフ
ロッピデスク４３に格納し、メモリにロードして実行し
てもよい。そして７０ツビデスク４３は、インテリジェ
ントターミナル４２に十分なメモリ空間かあ、！ｐ、、
ＲＯＭライタ４１から転送したデータまたはＲＯＭライ
タ４１への転送データを全てメモリに取込める場合は不
要である。しかしながらこのデータ量がインテリジェン
トターミナル４２のメモリ空間を越える場合は、データ
を外部へ出力するためにフロッピデスク４３を設ける必
要がある。
ロッピデスク４３に格納し、メモリにロードして実行し
てもよい。そして７０ツビデスク４３は、インテリジェ
ントターミナル４２に十分なメモリ空間かあ、！ｐ、、
ＲＯＭライタ４１から転送したデータまたはＲＯＭライ
タ４１への転送データを全てメモリに取込める場合は不
要である。しかしながらこのデータ量がインテリジェン
トターミナル４２のメモリ空間を越える場合は、データ
を外部へ出力するためにフロッピデスク４３を設ける必
要がある。
次にインテリジェントターミナル４２ （！： ＲＯＭ
ライタ４１間のデータ伝送を行なうためのソフトウェア
について説明すると、先ず伝送制御手順は、ＲＯＭライ
タ４１側のリモート制御機能に対応したものとする。ま
た伝送フォーマットは基本的にはＲＯＭｊイタ４１の出
力仕様に応じて定め、データチェック条件はＲＯＭライ
タ４）で付加するチェックキャラクタ−の条件に対応す
る。
ライタ４１間のデータ伝送を行なうためのソフトウェア
について説明すると、先ず伝送制御手順は、ＲＯＭライ
タ４１側のリモート制御機能に対応したものとする。ま
た伝送フォーマットは基本的にはＲＯＭｊイタ４１の出
力仕様に応じて定め、データチェック条件はＲＯＭライ
タ４）で付加するチェックキャラクタ−の条件に対応す
る。
第５図はＲＯＭ、ライタでセットした半導体メモリ素子
の内容を読み出し、上位ホストコンピュータへ伝送する
オペレーションを示す流れ図である。この流れ図は、 ５ＴＥＰ１で作業を「開始」する。
の内容を読み出し、上位ホストコンピュータへ伝送する
オペレーションを示す流れ図である。この流れ図は、 ５ＴＥＰ１で作業を「開始」する。
５ＴＥＰ、２で「ＲＯＭ２イタ、インテリジェントター
ミナルの電源投入」を行なう。
ミナルの電源投入」を行なう。
５ＴＥＰＪで「システム・フロッピデスクをセットする
」 そして自動的にインテリジェントタ ーミナルが起動されスタートアップ がなされる。
」 そして自動的にインテリジェントタ ーミナルが起動されスタートアップ がなされる。
５ＴＢＰ４で「メニューを選択し、半導体素子情報をタ
ーミナルキーボードより入力」 そして半導体素子の情報の入力を終 了するとターミナル側からＲＯＭラ イタへ自動的にコマンドが出力され ＲＯＭ？イタ全イタ化する。
ーミナルキーボードより入力」 そして半導体素子の情報の入力を終 了するとターミナル側からＲＯＭラ イタへ自動的にコマンドが出力され ＲＯＭ？イタ全イタ化する。
５ＴＥＰ５でｒＲＯＭライタに半導体素子をセットする
」 そして半導体素子のメモリ情報が自動 的にフロッピ・デスクヘ一旦格納され、終了するとメニ
ューへ戻る。
」 そして半導体素子のメモリ情報が自動 的にフロッピ・デスクヘ一旦格納され、終了するとメニ
ューへ戻る。
５ＴＥＰ ６ ”Ｃ’ ｌ−メニューを選択し、上位ホ
ストコンピュータとログオンを行なう」 そしてメニューを選ぶことによシ、自 動的にログオンＩＤ、パスワードカ送 信されログオン状態となる。
ストコンピュータとログオンを行なう」 そしてメニューを選ぶことによシ、自 動的にログオンＩＤ、パスワードカ送 信されログオン状態となる。
５ＴＥＰ ｙで「送信メニューを選ぶ」送信メニューを
選ぶことにょシ自動的 に７０ツビ・デスクからデータが上位 ホストコンピュータへ送られ終了する とメツセージを表示する。
選ぶことにょシ自動的 に７０ツビ・デスクからデータが上位 ホストコンピュータへ送られ終了する とメツセージを表示する。
５ＴＥＰ ８で「上位ホストコンピュータとのログオフ
、メニューを選択」を行なう。
、メニューを選択」を行なう。
５ＴＥＰ ９でｒＲＯＭライタ、インテリジェントター
ミナルの電源断」を行なう。
ミナルの電源断」を行なう。
５ＴＥＰＪ（７で「終了」する。
また第６図は上位ホストコンピュータからメモリデータ
を受信してＲＯＭライタ上の半導体素子へメモリデータ
を書込むオペレーションを示す流れ図である。この流れ
図は、 ５ＴＥＰ Ｊで作業を「開始」する。
を受信してＲＯＭライタ上の半導体素子へメモリデータ
を書込むオペレーションを示す流れ図である。この流れ
図は、 ５ＴＥＰ Ｊで作業を「開始」する。
５ＴＥＰ ｚでＩ”ＲＯＭライタ、インテリジェントタ
ーミナルの電源投入」を行なう。
ーミナルの電源投入」を行なう。
５ＴＥＰ３テ「システム・７０ツピ・デスクツセット」
を行なう。
を行なう。
そして自動的にインテリジェント・タ
ーミナルが起動されスタートアップが
なされる。
５ＴＥＰ ４で「メニューを選択し、上位ホストコンピ
ュータとログオンを行なう」 そしてメニューを選択することにより 自動的にログオンＩＤ、パスワートカ 送信されログオン状態となる。
ュータとログオンを行なう」 そしてメニューを選択することにより 自動的にログオンＩＤ、パスワートカ 送信されログオン状態となる。
５ＴＥＰ ５で「受信メニューを選択しファイルナンバ
ーを入力する」 そして受信メニューとファイルナンバ ーを入力することにょシ、自動的に上 位ホストコンピュータから７０ツビ・ デスクへデータが格納される。
ーを入力する」 そして受信メニューとファイルナンバ ーを入力することにょシ、自動的に上 位ホストコンピュータから７０ツビ・ デスクへデータが格納される。
ｓ’ｒＥＰ ｅで［］二位ホストコンピユー・夕とのロ
グオフ、メニューを選択」を行なう。
グオフ、メニューを選択」を行なう。
５ＴＥＰ ７で「メニューを選択」する。
そしてメニューを選ぶことによシ自動
的にフロッピ・デスクよりＲＯＭライ
タにメモリデータが転送され、終了す
ると半導体素子セット命令が出力され
る。
５ＴＥＰ ８でｒ ＲＯＭライタに半導体素子をセット
する」 そして半導体素子に対してＲＯＭライ タのメモリデータの書込みがなされる。
する」 そして半導体素子に対してＲＯＭライ タのメモリデータの書込みがなされる。
５ＴＥＰ ９でｒＲＯＭライタ・インテリジェントター
ミナルの電源断」を行なう。
ミナルの電源断」を行なう。
５ＴＥＰ２０で「終了する」
第７図はＲＯＭライタからインテリジェントターミナル
に対するデータの伝送制御手続を示す流れ図である。こ
の流れ図では ５ＴＥＰ ｚで「開始」する。
に対するデータの伝送制御手続を示す流れ図である。こ
の流れ図では ５ＴＥＰ ｚで「開始」する。
５ＴＥＰ 、？で「セットしたＩＣ素子のファミリーコ
ード、ビン、アウト、コードを通知する」 ５ＴＥＰ ３でｒＲＯＭライタからのＡＣＫ信号（許可
）受信Ｊしたか否かを判定する。こ こでＮＯであれば再び５ＴＥＰ ｓへ戻る。
ード、ビン、アウト、コードを通知する」 ５ＴＥＰ ３でｒＲＯＭライタからのＡＣＫ信号（許可
）受信Ｊしたか否かを判定する。こ こでＮＯであれば再び５ＴＥＰ ｓへ戻る。
またＹＥＳであれば次の５ＴＥＰ （を実行する。
５ＴＥＰ ４でｒＩＣ素子のメモリ内容をＲＯＭライタ
のＲＡＭに書込む」を行なう。
のＲＡＭに書込む」を行なう。
５ＴＥＰ ｓでｒＲＯＭライタからのＡＣＫ信号受信Ｊ
したか否かを判定する。ここで ＮＯであれば再び５ＴＥＰ ５へ戻る。まｆＣＹＥＳで
あれば次の５ＴＥＰ Ｇを実行する。
したか否かを判定する。ここで ＮＯであれば再び５ＴＥＰ ５へ戻る。まｆＣＹＥＳで
あれば次の５ＴＥＰ Ｇを実行する。
５ＴＥＰ ｅで「データの送信フォーマットを指示する
」 ５ＴＥＰ ７でｒＲＯＭライタからのＡＣＫ信号受信」
したか否かを判定する。ここで Ｎｏであれば再び５ＴＥＰ ７へ戻る。また、ＹＥＳで
あれば次の５ＴＥＰ ８を実行する。
」 ５ＴＥＰ ７でｒＲＯＭライタからのＡＣＫ信号受信」
したか否かを判定する。ここで Ｎｏであれば再び５ＴＥＰ ７へ戻る。また、ＹＥＳで
あれば次の５ＴＥＰ ８を実行する。
５ＴＥＰ ８で「送信メモリデータの先頭アドレスを指
示する」 ５ＴＥＰ ９でｒＲＯＭライタからのＡＣＫ信号受信」
したか否かを判定する。ここで ＮＯであれば再び５ＴＥＰ ９へ戻る。またＹＥＳであ
れば次の５ＴＥＰ ｌ ｏを実行する。
示する」 ５ＴＥＰ ９でｒＲＯＭライタからのＡＣＫ信号受信」
したか否かを判定する。ここで ＮＯであれば再び５ＴＥＰ ９へ戻る。またＹＥＳであ
れば次の５ＴＥＰ ｌ ｏを実行する。
５ＴＥＰ１ｏで「送信データのレングスの指示」を行な
う。
う。
５ＴＥＰ ＩＪでｒＲＯＭライタからのＡＣＫ信号受信
」したか否かを判定する。ここで Ｎｏであれば再び５ＴＥＰ１１へ戻る。
」したか否かを判定する。ここで Ｎｏであれば再び５ＴＥＰ１１へ戻る。
ＹＥＳであれば次の５ＴＥＰ １．？を実行する。
５ＴＥＰ１２で「データの送信を指示する」を行なう。
５ＴＥＰＩ３でｒＲＯＭＲＯＭライタータを受信」を行
なう。
なう。
５ＴＥＰ １．ｉで［チェックサムは正しいか」判定す
る。ここでＮｏであれば５ＴＥＰ １２へ戻る。ＹＥＳ
であれば次の５ＴＥＰ ７ ｓを実行する。
る。ここでＮｏであれば５ＴＥＰ １２へ戻る。ＹＥＳ
であれば次の５ＴＥＰ ７ ｓを実行する。
５ＴＥＰＩ５で「指定レングスデータを送信したか」判
定する。そしてＮＯであれば５ＴＥＰ１６を実行し、Ｙ
ＥＳであれば５ＴＥＰ１７を実行する。
定する。そしてＮＯであれば５ＴＥＰ１６を実行し、Ｙ
ＥＳであれば５ＴＥＰ１７を実行する。
５ＴＥＰ １６で１アドレス更新」を行なった後、５Ｔ
ＥＰ ｓへ戻る。
ＥＰ ｓへ戻る。
５ＴＥＰｉ７で１システムのイニシャライズ」を行なっ
た後５ＴＥＰ １ 、！ｌを実行する。
た後５ＴＥＰ １ 、！ｌを実行する。
５ＴＥＰ１’８で１終了」する。
第８図はインテリジェントターミナルからＲＯＭ？イタ
に対するデータの伝送制御手続を示す流れ図である。こ
の流れ図では、 ５ＴＥＰ １で「開始」する。
に対するデータの伝送制御手続を示す流れ図である。こ
の流れ図では、 ５ＴＥＰ １で「開始」する。
５ＴＥＰ ２で「ターミナルからＲＯＭライタへ送信す
るデータのフォーマットの指定」を行な９゜ ５ＴＥＰ ３でｒＲＯＭライタから（ＤＡＣＫ信号受信
」したか否かを判定する。ＮＯであ れば再び５ＴＥＰ ｓへ戻り、ＹＥＳであれば５ＴＥＰ
４を実行する。
るデータのフォーマットの指定」を行な９゜ ５ＴＥＰ ３でｒＲＯＭライタから（ＤＡＣＫ信号受信
」したか否かを判定する。ＮＯであ れば再び５ＴＥＰ ｓへ戻り、ＹＥＳであれば５ＴＥＰ
４を実行する。
５ＴＥＰ ４で「セットすべきＲＯＭ素子のファミリー
コード、ビンアウトコードの指示」を行なう。
コード、ビンアウトコードの指示」を行なう。
５ＴＥＰ ５ ｆ ｒ ＲＯＭライタからのＡＣＫ信号
受信」したか否かを判定する。Ｎｏであ れば再び５ＴＥＰ ｓへ戻シ、ＹＥＳであれば５ＴＥＰ
６を実行する。
受信」したか否かを判定する。Ｎｏであ れば再び５ＴＥＰ ｓへ戻シ、ＹＥＳであれば５ＴＥＰ
６を実行する。
５ＴＥＰ ６で「データを送信することを通知」する。
５ＴＥＰ ｖでｒＲＯＭライタからのＡＣＫ信号受信」
したか否かを判定し、Ｎｏであれ ば再び５ＴＥＰ Ｆを実行し、ＹＥＳ″′Ｃあれば次の
５ＴＥＰ ８を実行する。
したか否かを判定し、Ｎｏであれ ば再び５ＴＥＰ Ｆを実行し、ＹＥＳ″′Ｃあれば次の
５ＴＥＰ ８を実行する。
５ＴＥＰ ８で「データ金送信しＲＯＭライタのＲＡＭ
に書込む」 ５ＴＥＰ ９−ｔ’ ｒデータ終了か」判定し、Ｎｏ″
′ｃあれば５ＴＥＰ ８へ戻り、ＹＥＳであれば５ＴＥ
Ｐ １θを実行する。
に書込む」 ５ＴＥＰ ９−ｔ’ ｒデータ終了か」判定し、Ｎｏ″
′ｃあれば５ＴＥＰ ８へ戻り、ＹＥＳであれば５ＴＥ
Ｐ １θを実行する。
５ＴＥＰｘｏでｒ ＲＯＭライタからチェックサムＯＫ
のＡＣＫ信号受信」したか否かを 判定し、ＮＯであれば５ＴＥＰ ｅへ戻シ、ＹＥＳであ
れば５ＴＥＰ Ｊ ｘを実行する。
のＡＣＫ信号受信」したか否かを 判定し、ＮＯであれば５ＴＥＰ ｅへ戻シ、ＹＥＳであ
れば５ＴＥＰ Ｊ ｘを実行する。
５ＴＥＰ１１でｒＲＯＭライタにセットしたＲＯＭ素子
のイリーガルビットのチェック」 を実行する。
のイリーガルビットのチェック」 を実行する。
５ＴＥＰ１２ｆ ｒ ＲＯＭライタがらチェック０Ｋ（
７）ＡＣＫ信号受信」したか否か判定する。
７）ＡＣＫ信号受信」したか否か判定する。
ＹＥＳであれば次の５ＴＥＰ Ｊ ｓを実行し、ＮＯで
あれば５ＴＥＰ ７４を実行する。
あれば５ＴＥＰ ７４を実行する。
５ＴＥＰＪ、？で「ＲＯＭライタにセットしたＲＯＭ素
子のブランクチェック」を行なう。
子のブランクチェック」を行なう。
５ＴＥＰＪ４で「エラー処理」を行なう。
５ＴＥＰ１５で５ＴＥＰ １３の実行によｐ ｒＲＯＭ
ライタからチェックＯＫのＡＣＫ信号受 信」したか否かを判定しＹＥＳであれ ば次のステップ１６を実行し、ＮＯで あれば５ＴＥＰ Ｉ ４の「エラー処理」を実行する。
ライタからチェックＯＫのＡＣＫ信号受 信」したか否かを判定しＹＥＳであれ ば次のステップ１６を実行し、ＮＯで あれば５ＴＥＰ Ｉ ４の「エラー処理」を実行する。
５ＴＥＦ’Ｚ６でｒ Ｒ，ＯＭ之イタのＲＡＭの内容を
ＲＯＭ素子に書き込む」を実行する。
ＲＯＭ素子に書き込む」を実行する。
５ＴＥＰ１７でｒ ＲＯＭＰイタからのＡＣＫ信号受信
」したか否かを判定し、ＮＯであれ ば５ＴＥＰ １４の「エラー処理」を行ないＹＥＳであ
れば５ＴＥＰ ７ ｇを実行する。
」したか否かを判定し、ＮＯであれ ば５ＴＥＰ １４の「エラー処理」を行ないＹＥＳであ
れば５ＴＥＰ ７ ｇを実行する。
５ＴＥＰ １ａでｒＲＡＭの内容をＲＯＭ素子の内容と
比較」を行なう。
比較」を行なう。
５ＴＥＰ ７９でｒＲＯＭライタからのＡ ＣＫ ＠号
受信」したか否かを判定し、ＮＯであれ ば５ＴＥＰ １４の「エラー処理」を行ないＹＥＳであ
れば５ＴＥＰ ２ ｏを実行する。
受信」したか否かを判定し、ＮＯであれ ば５ＴＥＰ １４の「エラー処理」を行ないＹＥＳであ
れば５ＴＥＰ ２ ｏを実行する。
５ＴＥＰ２０で「システムのイニシャライズ」を実行す
る。この５ＴＥＰ ２ｏの後および５ＴＥＰ Ｊ ４の
「エラー処理」の後次の５ＴＥＰ 、？ Ｚを実行する
。
る。この５ＴＥＰ ２ｏの後および５ＴＥＰ Ｊ ４の
「エラー処理」の後次の５ＴＥＰ 、？ Ｚを実行する
。
５ＴＥＰ２１で「終了」する。
そして第９図はＲＯＭライタとインテリジェントターミ
ナル間のデータ伝送フォーマットの一例を示す図である
。すなわち伝送コードはＡｓ”ＧＩ王−ＨＥ Ｘコード
からなす、４ビツトの内容をＯ−Ｆの１６進コード１文
字で表現する。
ナル間のデータ伝送フォーマットの一例を示す図である
。すなわち伝送コードはＡｓ”ＧＩ王−ＨＥ Ｘコード
からなす、４ビツトの内容をＯ−Ｆの１６進コード１文
字で表現する。
また伝送７オームは２５６ビツト分のメモリデータをま
とめて伝送する。なお、この場合、１伝送率位ｆ：１１
４文字とし、先頭のビットからスタートビット、＄マー
クＩＡ−１続いて４文字の指定アドレス、コンマ、キャ
リッジリターン、続いてデータ２文字毎にスペースを介
挿して６４文字すなわち２５６ビツトのデータとする。
とめて伝送する。なお、この場合、１伝送率位ｆ：１１
４文字とし、先頭のビットからスタートビット、＄マー
クＩＡ−１続いて４文字の指定アドレス、コンマ、キャ
リッジリターン、続いてデータ２文字毎にスペースを介
挿して６４文字すなわち２５６ビツトのデータとする。
そしてこの後にキャリッジリターン、エンドマーク、＄
マークＴＢＳ続いて４文字のチェックサムキャラクタ、
コンマとする。
マークＴＢＳ続いて４文字のチェックサムキャラクタ、
コンマとする。
またＲＯＭライタとインテリジェントターミナル間にお
けるデータチェック条件は、たとえば次のように定める
。すなわちサムチェック・キャラクタを受信側でチェッ
クし、エラーの場合は、再送を３回まで要求し、なおか
つ正しいサムチェックを得られない場合は最初から送信
をやシなおす。またサムチェックキャラクタの計算ロジ
ックは、たとえば全てのバイトを単純加算して４桁の１
６進コードで表わせばよい。
けるデータチェック条件は、たとえば次のように定める
。すなわちサムチェック・キャラクタを受信側でチェッ
クし、エラーの場合は、再送を３回まで要求し、なおか
つ正しいサムチェックを得られない場合は最初から送信
をやシなおす。またサムチェックキャラクタの計算ロジ
ックは、たとえば全てのバイトを単純加算して４桁の１
６進コードで表わせばよい。
またインテリジェントターミナルと、上位ホストコンピ
ュータ間のデータ伝送フォーマットは、たとえば第１０
図に示すように定めればよい。すなわち、この場合、１
伝送単位を１２０文字とし、先頭の１文字をデータ区分
、続く５文字をシリアルナンバー、この後の１１４文字
をデータ部とする。そしてデータ区分がｏ１の場合はヘ
ッダー・レコード、１１″の場合はコメント・レコード
、′２１の場合はデータ・レコード、′９１の場合はエ
ンド・レコードトスる。またシリアルナンバーはデータ
区分に関係なく全データを通して一連ナンバーを付与す
る。
ュータ間のデータ伝送フォーマットは、たとえば第１０
図に示すように定めればよい。すなわち、この場合、１
伝送単位を１２０文字とし、先頭の１文字をデータ区分
、続く５文字をシリアルナンバー、この後の１１４文字
をデータ部とする。そしてデータ区分がｏ１の場合はヘ
ッダー・レコード、１１″の場合はコメント・レコード
、′２１の場合はデータ・レコード、′９１の場合はエ
ンド・レコードトスる。またシリアルナンバーはデータ
区分に関係なく全データを通して一連ナンバーを付与す
る。
そしてデータ部の内容は、ヘッダー・レコードの場合は
、たとえば客先パーソナルナンバー、当社パーソナルナ
ンバー、送信側端末コード、受信側端末コード、客先名
、■ｃ素子の名前、ファミリーコード、ビンアウトコー
ド等とする。
、たとえば客先パーソナルナンバー、当社パーソナルナ
ンバー、送信側端末コード、受信側端末コード、客先名
、■ｃ素子の名前、ファミリーコード、ビンアウトコー
ド等とする。
またコメントレコードの場合は、上記へラダーレコード
以外のメツセージデータとする。
以外のメツセージデータとする。
さらにデータレコードの場合は、たとえば第９図に示す
ようなフォーマットのメモリデータとする。
ようなフォーマットのメモリデータとする。
そしてエンドレコードの場合は全てのビットをスペース
で満たす。
で満たす。
そしてインテリジェントターミナルと、上位コンピュー
タ間におけるデータチェック条件は、たとえば水平垂直
パリティチェックおよびデータの交互性チェック機能を
有する伝送制御手順であるＢＳＣ手順とする。またデー
タの連続性を確実に保証するために、受信側で各レコー
ドのシリアルナンバーをチェックし、エラーの場合には
再度、全件を伝送し直す。
タ間におけるデータチェック条件は、たとえば水平垂直
パリティチェックおよびデータの交互性チェック機能を
有する伝送制御手順であるＢＳＣ手順とする。またデー
タの連続性を確実に保証するために、受信側で各レコー
ドのシリアルナンバーをチェックし、エラーの場合には
再度、全件を伝送し直す。
以上のように本発明によれば、Ｐ−ＲＯＭの内容を高い
信頼性で伝送することができ、しかもＰ−ＲＯＭの内容
の読み出し、伝送系に対するデータの送出、受信データ
のｇｏＭ、＞イタへの転送、Ｐ−ＲＯＭへの書込み制御
を全て、インテリジェントターミナルの制御において行
な° うことかできる３、シたがって、伝送データの信
頼性が高く、かつ操作も容易で構成も簡単であシ、シか
も有線、無線を問わず超速距離のデータ伝送系を利用す
ることができるＰ−ＲＯＭデータのデータ伝送システム
を提供することができる。
信頼性で伝送することができ、しかもＰ−ＲＯＭの内容
の読み出し、伝送系に対するデータの送出、受信データ
のｇｏＭ、＞イタへの転送、Ｐ−ＲＯＭへの書込み制御
を全て、インテリジェントターミナルの制御において行
な° うことかできる３、シたがって、伝送データの信
頼性が高く、かつ操作も容易で構成も簡単であシ、シか
も有線、無線を問わず超速距離のデータ伝送系を利用す
ることができるＰ−ＲＯＭデータのデータ伝送システム
を提供することができる。
第１図乃至第３図は従来のＰ−ＲＯＭの書込みデータの
入力の各別の手法を説明するブロック図、第４図は本発
明の一実施例を示すブロック図、第５図、第６図は上記
実施例におけるＲＯＭライタから上位ホストコンピュー
タへまた逆に上位ホストコンピュータからＲＯＭライタ
へのデータ伝送オペレーションを示す流れ図、第７図は
ＲＯＭライタからインテリジェントターミナルに対する
データ伝送手順を示す流れ図、第８図はインテリジェン
トターミナルからＲＯＭ２イタに対するデータ伝送手順
を示す流れ図、第９図はＲＯＭライタとインテリジェン
トターミナル間のデータ伝送フォーマットを示す図、第
１０図はインテリジェントターミナルと上位ホストコン
ピュータ間のデータ伝送フォーマットを示す図である。 ３１．３２．・・・、３Ｎ・・・ステーション、４１・
・・ＲＯＭライタ、４２・・・インテリジェントターミ
ナル、４３・・・フロヅビデスク、４４・・・モデム、
４５・・・伝送系。 出願人代理人 弁理士 鈴 江 武 彦第５図 第６図
入力の各別の手法を説明するブロック図、第４図は本発
明の一実施例を示すブロック図、第５図、第６図は上記
実施例におけるＲＯＭライタから上位ホストコンピュー
タへまた逆に上位ホストコンピュータからＲＯＭライタ
へのデータ伝送オペレーションを示す流れ図、第７図は
ＲＯＭライタからインテリジェントターミナルに対する
データ伝送手順を示す流れ図、第８図はインテリジェン
トターミナルからＲＯＭ２イタに対するデータ伝送手順
を示す流れ図、第９図はＲＯＭライタとインテリジェン
トターミナル間のデータ伝送フォーマットを示す図、第
１０図はインテリジェントターミナルと上位ホストコン
ピュータ間のデータ伝送フォーマットを示す図である。 ３１．３２．・・・、３Ｎ・・・ステーション、４１・
・・ＲＯＭライタ、４２・・・インテリジェントターミ
ナル、４３・・・フロヅビデスク、４４・・・モデム、
４５・・・伝送系。 出願人代理人 弁理士 鈴 江 武 彦第５図 第６図
Claims (1)
- 複数のステーション間Ｂ： ｐ −ＲＯＭから読み出し
たデータおよびＰ−ＲＯＭに書込むデータの伝送を行な
うものにおいて、各ステーション毎に設けられコマンド
制御によって動作するＲＯＭライタと、このＲＯＭライ
タの動作をコマンドによって制御するとともにＰ−ＲＯ
Ｍに対する書込みデータあるいは読出しデータを伝送系
を介して授受するインテリジェントターミナルとを具備
するＰ−ＲＯＭデータのデータ伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58125942A JPS6017553A (ja) | 1983-07-11 | 1983-07-11 | Ｐ−ｒｏｍデ−タのデ−タ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58125942A JPS6017553A (ja) | 1983-07-11 | 1983-07-11 | Ｐ−ｒｏｍデ−タのデ−タ伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6017553A true JPS6017553A (ja) | 1985-01-29 |
Family
ID=14922781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58125942A Pending JPS6017553A (ja) | 1983-07-11 | 1983-07-11 | Ｐ−ｒｏｍデ−タのデ−タ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017553A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61233498A (ja) * | 1985-04-08 | 1986-10-17 | Meiriyou Eng Kk | 記憶情報処理装置 |
| US7096468B1 (en) | 2000-01-18 | 2006-08-22 | Data I/O Corporation | Programmer/feeder system task linking program |
-
1983
- 1983-07-11 JP JP58125942A patent/JPS6017553A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61233498A (ja) * | 1985-04-08 | 1986-10-17 | Meiriyou Eng Kk | 記憶情報処理装置 |
| US7096468B1 (en) | 2000-01-18 | 2006-08-22 | Data I/O Corporation | Programmer/feeder system task linking program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9052843B2 (en) | Card and host device | |
| JPS6043767A (ja) | インタ−フエ−ス回路 | |
| US20210120391A1 (en) | Method for providing near filed communication device information for user and system therefor | |
| JPS6017553A (ja) | Ｐ−ｒｏｍデ−タのデ−タ伝送システム | |
| CN112346665A (zh) | 一种固态硬盘的通信方法、装置、设备、系统及存储介质 | |
| CN111555943B (zh) | 一种智能家居红外控制系统 | |
| JPS60178561A (ja) | 標準デイジタル・インタ−フエイス装置 | |
| JPH0548017B2 (ja) | ||
| JPS626269B2 (ja) | ||
| US5764907A (en) | Computer to microcomputer interface | |
| JP3317550B2 (ja) | データ伝送方法及び送信装置並びに受信装置 | |
| JPS5852753A (ja) | デ−タ処理装置 | |
| JPS5829243A (ja) | 伝送システムの信号監視装置 | |
| JPH0557788B2 (ja) | ||
| JPH0270142A (ja) | 通信制御方法および装置 | |
| CN118200418A (zh) | 一种spi通信数据分析仿真方法、装置、设备及存储介质 | |
| JP2725195B2 (ja) | 識別システムの通信方式 | |
| JPH09223203A (ja) | 非接触ｉｃカード | |
| CN114461145A (zh) | 一种扩容固态硬盘及其扩容、数据写入和数据读取方法 | |
| JPH04260234A (ja) | 無線選択呼出受信機のメモリ書込装置 | |
| GB2234098A (en) | Disk drive/host computer interfacing | |
| JPS60212061A (ja) | イメ−ジ情報制御装置 | |
| JPH0589022A (ja) | 情報処理装置 | |
| JPH04112537U (ja) | データ転送装置 | |
| JPS5852254B2 (ja) | 漢字プリンタ制御装置 |