JPS60167054A - Common use control system - Google Patents

Common use control system

Info

Publication number
JPS60167054A
JPS60167054A JP2040684A JP2040684A JPS60167054A JP S60167054 A JPS60167054 A JP S60167054A JP 2040684 A JP2040684 A JP 2040684A JP 2040684 A JP2040684 A JP 2040684A JP S60167054 A JPS60167054 A JP S60167054A
Authority
JP
Japan
Prior art keywords
input
output
output control
power supply
shared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2040684A
Other languages
Japanese (ja)
Other versions
JPH0148577B2 (en
Inventor
Tetsuo Nagabori
長堀 哲夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2040684A priority Critical patent/JPS60167054A/en
Publication of JPS60167054A publication Critical patent/JPS60167054A/en
Publication of JPH0148577B2 publication Critical patent/JPH0148577B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To simplify a power supply system by bringing a shared memory under the control of some input/output controller, and supplying electric power to the shared memory from the power unit for the input/output controller. CONSTITUTION:The shared memory M belongs to the input/output controller C0 including the power supply system. This input/output controller C0 and shared memory M are supplied with electric power from the power unit P0 through a power supply line L0, and the input/output controller C1, on the other hand, is supplied with electric power through a power supply line L1. Voltage detecting circuit V0 and V1 detect power supply states respectively. When the power unit P0 is on, the shared memory M and internal memory M0 are usable and when a power unit P1 is on, the internal memory M1 is usable. Further, when the power units P0 and P1 are both on, the shared memory M and internal memories M0 and M1 are usable. When only an input/output controller supplied with an input/ output command is in a power supply state during exclusive control, only its internal memory is used to perform the exclusive control.

Description

【発明の詳細な説明】 A0発明の技術分骨 本発明は、共有制御方式、特に、複数の入出力装置を共
有する複数の入出力制御装置を複数の上位チャネルで共
有する場合であって、成る上位チャネルより成る入出力
装置がリザーブされているときに、その入出力装置に対
して別の上位チャネルよシ入出力要求がなされた場合、
この入出力要求を拒否する共有制御方式に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION A0 Technical details of the invention The present invention relates to a shared control system, particularly a case where a plurality of input/output control devices that share a plurality of input/output devices are shared by a plurality of upper channels, If an input/output device consisting of a higher-level channel is reserved, and an I/O request is made to the input/output device by another higher-level channel,
This invention relates to a shared control method that rejects this input/output request.

B、従来技術とその問題点 複数の入出力装置を共有する複数の入出力制御装置を、
Il数の上位チャネルで共有する共有制御方式において
は、成る入出力装置が成るチャネルによってリザーブさ
れているときに、他のチャネルからその入出力装置に対
して入出力要求がなされた場合、この入出力要求を拒否
する排他制御を行う必要がある。
B. Prior art and its problems Multiple input/output control devices that share multiple input/output devices,
In a shared control method in which I/O devices are shared by Il number of upper channels, if an I/O device is reserved by a channel and an I/O request is made to that I/O device from another channel, this I/O device is It is necessary to perform exclusive control to deny output requests.

排他制御を行う共有制御方式としては、第1図に示すよ
うに、r>+1個の入出力装置Do、Di・・・On 
を例えば2台の入出力制御装置CoおよびCxで共有し
、これら入出力制御装置がホストコンピュータをそなえ
た上位システムSoおよびSlで共有されるような場合
、入出力制御装置CoおよびC1の両方からアクセス可
能な共有メモリMを有し、このメモリの記録内容によシ
排他制御を行う方式がある。
As shown in FIG. 1, as a shared control method that performs exclusive control, r>+1 input/output devices Do, Di...On
For example, if the input/output controllers are shared by two input/output controllers Co and Cx, and these input/output controllers are shared by the host systems So and Sl equipped with host computers, the input/output controllers from both Co and C1 There is a method that has an accessible shared memory M and performs exclusive control based on the recorded contents of this memory.

このような共有制御方式では、各上位システムのチャネ
ルの−ぞス毎に、上位システムを識別するための情報で
あるシステム■]) (IdeF&tificatio
n)ヲ、コマンド°セット システムID”K!、D。
In such a shared control method, the information for identifying the upper system is system ■]) (IdeF&tificatio) for each channel of each upper system.
n) wo, command ° set system ID”K!, D.

入出力制御装置CoおよびCzのチャネルボー)Aおよ
びBにセットして、入出力制御装置のチャネルルート毎
に保持する。すなわち、入出力制御装置Co のチャネ
ルポートAと入出力制御装置CzのチャネルポートAに
はシステムSo のIDがセットされ、他方、入出力制
御装置Co のチャネルポートBと入出力制御装置c1
 のチャネルポートBにはシステムS1 のIDがセッ
トされる。
Channel baud of input/output control devices Co and Cz) Set to A and B and held for each channel route of the input/output control device. That is, the ID of the system So is set in the channel port A of the input/output control device Co and the channel port A of the input/output control device Cz, and on the other hand, the ID of the system So is set in the channel port A of the input/output control device Co and the channel port A of the input/output control device Cz.
The ID of system S1 is set in channel port B of .

例えば、システムSoより、入出力装置Doに対するリ
ザーブコマンドが入出力制御装置Co に与えられると
、チャネルポートAに保持されているシステムIDを、
共有メモリM上の入出力装置Do に割当そられている
アドレスに書込む。第2図は、共有メモIJ M上の入
出力装置Do に割当てられたアドレスにシステムID
が書込まれた状態を示す。
For example, when a reserve command for input/output device Do is given from system So to input/output control device Co, the system ID held in channel port A is
Write to the address assigned to the input/output device Do on the shared memory M. Figure 2 shows the system ID at the address assigned to the input/output device Do on the shared memory IJM.
Indicates the state in which is written.

入出力装置DoがシステムSoによシリザーブされてい
る状態で、システムS1よ)入出力装置り。
With the input/output device Do reserved by the system So, the input/output device Do is reserved by the system S1.

に対する入出力コマンドが入出力制御装置c9のチャネ
ルポートBに与えられると、そのチャネルポートに保持
されているシステムIDと1人出方要求のあった入出力
装置Do に対応する共有メモリMのアドレスに書込ま
れているシステムIDとを比較する。この場合、これら
システムIDは一致しないから、入出力装置Do は使
用できないとして入出力コマンドは拒否されることとな
る。この排他制御は、上述のようなシステム間で行われ
るだけでなくチャネルルート間(AとBとの間)でも行
われる。
When an input/output command is given to the channel port B of the input/output control device c9, the system ID held in that channel port and the address of the shared memory M corresponding to the input/output device Do that requested one person to appear are Compare the system ID written in the . In this case, since these system IDs do not match, the input/output device Do is deemed unusable and the input/output command is rejected. This exclusive control is performed not only between systems as described above, but also between channel routes (between A and B).

このような排他制御を行う従来の共有制御方式では、共
有メモ’JMを入出力制御装置COおよびCI で共有
するために、いずれの入出力制御装置が電源供給状態に
あっても共有メモIJ Mを作動させる必要がおる。こ
のため、従来の共有制御方式における電源供給系は、第
3図に示すように、入出力制御装置Co側の電源装置P
Oと、入出力制御装置C1側の電源装置Plとを、逆流
防止用のダイオード1.2をそれぞれ経て共有の電源供
給ライン3で共有メモIJ Mに接続しなければならな
膿。
In the conventional shared control method that performs such exclusive control, in order to share the shared memo 'JM between the input/output control devices CO and CI, the shared memo 'IJM' is shared even when either input/output control device is in the power supply state. It is necessary to activate it. For this reason, the power supply system in the conventional shared control system, as shown in FIG.
O and the power supply Pl on the input/output control device C1 side must be connected to the shared memory IJM via the common power supply line 3 through the backflow prevention diodes 1 and 2, respectively.

このように、2つの電源装置から共有メモリにそれぞれ
電源を供給しなければならないので電力供給系が複雑に
なるという欠点があった。
As described above, since power must be supplied to the shared memory from two power supply devices, the power supply system becomes complicated.

C8発明の目的と構成 本発明の目的は、電源供給系を簡単にすることのできる
共有制御方式を提供することにある。
C8 Object and Structure of the Invention An object of the invention is to provide a shared control system that can simplify the power supply system.

このため9本発明は、複数の上位チャネルにより共有さ
れる複数の入出力制御装置と、これら入出力制御装置に
共有される複数の入出力装置と。
Therefore, the present invention provides a plurality of input/output control devices shared by a plurality of upper channels, and a plurality of input/output devices shared by these input/output control devices.

前記複数の入出力制御装置の各々からアクセス可能な共
有メモリとを具え、前記共有メモリの記録内容によシ排
他制御を行うようにした共有制御方式であって、前記共
有メモリを電源供給系を含め前記入出力制御装置のいず
れかに帰属させるとともに、前記入出力制御装置のそれ
ぞれに内部メモリと他の入出力制御装置の電源供給状態
を検出する検出回路とを設け、上位チャネルよシある入
出力制御装置に入出力要求があった場合に、前記検出回
路からの情報に基づいて、他の入出力制御装置が電源供
給状態であれば前記共有メモリを使用し、他の入出力制
御装置が電源供給状態にない場合には、前記入出力要求
のあった入出力制御装置の内部メモリのみを使用して排
他制御を行うようにしたことを特徴とするものである。
The shared control method includes a shared memory that can be accessed from each of the plurality of input/output control devices, and performs exclusive control based on the recorded contents of the shared memory, the shared memory being connected to a power supply system. In addition, each of the input/output control devices is provided with an internal memory and a detection circuit for detecting the power supply status of the other input/output control devices, and the input/output control device is assigned to one of the input/output control devices. When an input/output request is made to an output control device, based on the information from the detection circuit, if the other input/output control device is in a power supply state, the shared memory is used, and the other input/output control device The present invention is characterized in that when power is not supplied, exclusive control is performed using only the internal memory of the input/output control device that received the input/output request.

D0発明の実施例 以下、実施例においては、簡単のために、2台の入出力
制御装置を備えたシステムを例に説明する。
D0 Embodiments of the Invention In the following embodiments, for the sake of simplicity, a system including two input/output control devices will be described as an example.

第4図は9本発明の一実施例において、特に電源供給系
を説明するためのブロック図である。
FIG. 4 is a block diagram particularly for explaining the power supply system in one embodiment of the present invention.

共有メモIJMは、電源供給系を含めて入出力制御装置
Coに帰属させる。この入出力制御装置C。
The shared memo IJM, including the power supply system, is assigned to the input/output control device Co. This input/output control device C.

および共有メモIJ Mには、電源装置Pa よシミ源
供給ラインLo を経て電源を供給する。他方、入出力
制御装置C1には、電源装置P1よシミ源供給ラインL
1 を経て電源を供給する。各入出力制御装置は内部メ
モ!J Mo 、 Mlと、電圧検出回路Vo。
Power is supplied to the shared memo IJM through the power supply Pa and the stain source supply line Lo. On the other hand, the input/output control device C1 includes a power supply device P1 and a stain source supply line L.
Power is supplied via 1. Internal memo for each input/output control device! J Mo, Ml, and voltage detection circuit Vo.

vl とをそれぞれ具えている。電圧検出回路V。vl. Voltage detection circuit V.

は電源供給ラインL1に接続され、電圧検出回路Vlは
電源供給ラインLoに接続されておシ、セれぞれ電源供
給状態を検出する。
are connected to the power supply line L1, and the voltage detection circuit Vl is connected to the power supply line Lo to detect the power supply state, respectively.

以上のような電源供給系においては、電源装置Pa が
オンのときには共有メモリMおよび内部メモリMOが使
用可能状態にあり、電源装置Pzがオンのときには内部
メモリM1 が使用可能状態にある。ま九、電源装置P
oおよびPaが共にオンのときには、共有メモリMと内
部メモリMo、Mlとが使用可能状態にある。
In the power supply system as described above, when the power supply device Pa is on, the shared memory M and the internal memory MO are in a usable state, and when the power supply device Pz is on, the internal memory M1 is in a usable state. Maku, power supply device P
When o and Pa are both on, shared memory M and internal memories Mo and Ml are available for use.

このため1本発明では、排他制御時において。For this reason, in the present invention, during exclusive control.

入出力コマンドが与えられる入出力制御装置のみが電源
供給状態にある場合には、その内部メモリを用いて排他
制御を行い9人出方コマンドが与えられる入出力制御装
置および他の入出力制御装置が電源供給状′態にあると
きには、共有メモリを用いて排他制御を行うようにして
いる。
When only the input/output control device to which the input/output command is given is in a power supply state, exclusive control is performed using its internal memory, and the input/output control device to which the 9-person output command is given and other input/output control devices When the power supply is on, shared memory is used to perform exclusive control.

第5図は、第4図で説明した電源供給系を有する共有制
御方式の一実施例を示すブロック図である。
FIG. 5 is a block diagram showing an embodiment of the shared control system having the power supply system described in FIG. 4.

例えばホストコンピュータよシ成る上位システムSoお
よびSlが、入出力制御装置CoおよCclを共有して
おシ、これら入出力制御装置は、共通に接続された入出
力装置Do、Di・・・DB を共有しているものとす
る。入出力制御装置Co のチャネルポー)Aおよび入
出力制御装置Cz のチャネルポー)Aは、システム8
o の各チャネルに接続され各チャネルルートを形成し
ている。また1人出力制御装置Co のチャネルポート
Bおよび入出力制御装置C1のチャネルポートBは、シ
ステムS1の各チャネルに接続され各チャネルルートを
形成している。
For example, upper systems So and Sl consisting of host computers share input/output control devices Co and Ccl, and these input/output control devices are connected to commonly connected input/output devices Do, Di...DB. It is assumed that they are shared. Channel port) A of input/output control device Co and channel port) A of input/output control device Cz are
o to each channel to form each channel route. Channel port B of the single-person output control device Co and channel port B of the input/output control device C1 are connected to each channel of the system S1 to form each channel route.

各入出力制御装置は、第4図において説明したようにし
て、内部メモリMo 、 Mlをそれぞれ具えておシ、
共有ノモリMは入出力制御装置Co に帰属されている
。これら内部メモリNo、Mlおよび共有メモIJ M
は、第2図において示したように。
Each input/output control device is provided with internal memories Mo and Ml, respectively, as explained in FIG.
The shared memory M is assigned to the input/output control device Co. These internal memories No., Ml and shared memory IJ M
As shown in FIG.

入出力装置Do、Di・・・Daに対応するアドレスを
それぞれ有している。また、共有メモリMは、メモリ・
リード/ライト・インターフェース(図示せず)をそれ
ぞれ介して入出力制御装置coおよびCz から読取シ
および書込みが可能である。
It has addresses corresponding to the input/output devices Do, Di, . . . , Da, respectively. In addition, the shared memory M is a memory
It can be read from and written to by input/output controllers co and Cz via read/write interfaces (not shown), respectively.

次に1本実施例の動作を説明する。各システムSoおよ
びSzの上位チャネルのパス毎にシステムヲ繊別するた
めのシステムID?コマンド“セット システムより″
によシチャネルルート毎ニセットする。すなわち、入出
力制御装置Co のチャネルポートAと入出力制御装置
C1のチャネルポートAにはシステム5o(DID’″
X#がセットされ。
Next, the operation of this embodiment will be explained. System ID for separating the systems for each upper channel path of each system So and Sz? Command “set system”
Set each channel route separately. That is, channel port A of input/output controller Co and channel port A of input/output controller C1 have system 5o (DID''').
X# is set.

他方、入出力制御装置Co のチャネルポートBと入出
力制御装置CzのチャネルポートBにはシステムSlの
ID″Y”がセットされる。
On the other hand, the ID "Y" of the system Sl is set in the channel port B of the input/output control device Co and the channel port B of the input/output control device Cz.

例えば、システムsoがら入出力制御装置Coのチャネ
ルポートAに9人出カ装置tDo に対するリザーブコ
マンドが与えられると1人出力制御装置Co のチャネ
ルポートAにセットされているシステムID″X”が、
内部メモリMOおよび共有メモリMの入出力装置Do 
に割当てられているアドレスに書込まれる。さらに、シ
ステムs1 から入出力制御装置coのチャネルポート
Bに入出力装置D1 に対するリザーブコマンドか与え
られると。
For example, if a reserve command for the nine-person output device tDo is given to the channel port A of the input/output control device Co from the system so, the system ID "X" set in the channel port A of the one-person output control device Co will be
Input/output device Do of internal memory MO and shared memory M
is written to the address assigned to . Furthermore, when a reserve command is given from the system s1 to the input/output device D1 of the channel port B of the input/output control device co.

入出力制御装置Co のチャネルポー)Hに保持されて
いるシステムID”Y#が、内部メモリMlおよび共有
メモリMの入出力装置DI に割当てられているアドレ
スに書込まれる。入出力制御装置Cz へは、リザーブ
コマンドが与えられておらず。
The system ID "Y#" held in the channel port (H) of the input/output control device Co is written to the address assigned to the input/output device DI of the internal memory Ml and the shared memory M.The input/output control device Cz No reserve command has been given to .

その内部メモリMz はノン・リザーブであるとした場
合、共有メモリM、内部メモリMo 、内部メモリMx
 の記録内容を、第6図(a)、 (b)、 (c)に
それぞれ示ス。図中、ノン・リザーブのアドレスは、空
白で示しているが9例えばノン・リザーブであることを
示す特殊ID(例えばすべて0にする)を書込むことが
できる。
If the internal memory Mz is non-reserved, the shared memory M, internal memory Mo, internal memory Mx
The recorded contents are shown in Figures 6(a), (b), and (c), respectively. In the figure, the non-reserved address is shown as a blank space, but for example, a special ID (for example, all 0s) indicating that it is non-reserved, such as 9, can be written therein.

このような状態において、入出力コマンドが与えられた
場合の排他制御を以下に説明する。第7図は、排他制御
の動作を示すフローチャートである。例えば、システム
Soの上位チャネルより入出力装置Do に対する入出
力コマンドが、入出力制御装置Co のチャネルボート
Aに発信されたとする。また、このとき入出力制御装置
C1側の電源装置Pxはオフされておシ入出力制御装置
C1は電源供給がされていない状態にある奄のとする。
Exclusive control when an input/output command is given in such a state will be explained below. FIG. 7 is a flowchart showing the exclusive control operation. For example, assume that an input/output command for input/output device Do is sent from an upper channel of system So to channel port A of input/output control device Co. Further, at this time, it is assumed that the power supply Px on the side of the input/output control device C1 is turned off and the input/output control device C1 is in a state where power is not supplied.

入出力制御装置Co側の電圧検出回路vOはこれを検出
して内部メモリMoを使用することを指示する。入出力
制御装置Co は、入出力コマンドによシ指定されたア
ドレス(入出力装置Dz に割当てられている)の内容
を内部メモリMo よシ読取シ。
The voltage detection circuit vO on the input/output control device Co side detects this and instructs to use the internal memory Mo. The input/output control device Co reads the contents of the address (assigned to the input/output device Dz) specified by the input/output command from the internal memory Mo.

リザーブされているか否かを判断する。この場合。Determine whether it is reserved. in this case.

そのアドレスにはシステムID″″Y2がリザーブされ
ており、このシステムID’Y’は、現在実行中のチャ
ネルルート、すなわちチャネルボートにセットされてい
るシステムIDと同一であるか否かが判断される。この
場合、実行中のチャネルボートは入出力制御装置Co 
のチャネルボートAでアシ、セットされているシステム
IDは“X″であるから不一致であると判断される。そ
の結果。
The system ID ``''Y2 is reserved at that address, and it is determined whether this system ID ``Y'' is the same as the system ID set in the channel root currently being executed, that is, the channel boat. Ru. In this case, the running channel boat is the input/output controller Co.
Since the system ID set in channel port A is "X", it is determined that there is a mismatch. the result.

この入出力コマンドは拒否されることとなる。This input/output command will be rejected.

以上は、チャネルルート間での排他制御の一例を説明し
たが、第7図のフローチャートで示すように、指定アド
レスがリザーブされていなければ入出力コマンドは実行
され、また、リザーブされているシステムIDが、実行
中のチャネルルートにセットされているシステムIDと
一致すれば入出力コマンドは実行されることとなる。第
7図に示す動作は1例えば、マイクロプログラムで行わ
れると考えてよい。
The above has explained an example of exclusive control between channel routes, but as shown in the flowchart in Figure 7, if the specified address is not reserved, the input/output command will be executed, and the reserved system ID If the input/output command matches the system ID set in the channel root being executed, the input/output command will be executed. The operation shown in FIG. 7 may be considered to be performed by, for example, a microprogram.

本実施例の動作の理解を助けるため、システム間の排他
制御の動作について説明する。共有メモリM、内部メモ
リMoおよびMlの記録内容が第6図に示す状態である
場合において、システム81の上位チャネルより、入出
力装置Do に対する入出力コマンドが、入出力制御装
置C1のチャネルポー)Hに発信されたとする。また、
このとき入出力制御装置CO側の電源装置1iPoはオ
ンされており、入出力制御装置Coは電源が供給されて
いる状態にあるも°のとする。入出力制御装置Cz側の
電圧検出回路v1 はこれを検出して共有メモU Mを
使用することを指示する。入出力制御装置C1は、入出
力コマンドによシ指定されたアドレス(入出力装置Do
 に割当てられている)の内容を共有メモリMより読取
シ、リザーブされているか否かを判断する。この場合、
そのアドレスにはシステムID″X″がリザーブされて
おシ、このシステムID″X″は、現在実行中のチャネ
ルルート。
To help understand the operation of this embodiment, the operation of exclusive control between systems will be explained. When the recorded contents of the shared memory M, internal memories Mo and Ml are in the state shown in FIG. Suppose that the call was made to H. Also,
At this time, it is assumed that the power supply device 1iPo on the input/output control device CO side is turned on, and power is being supplied to the input/output control device Co. The voltage detection circuit v1 on the input/output control device Cz side detects this and instructs to use the shared memory UM. The input/output control device C1 receives the address (input/output device Do) specified by the input/output command.
The contents of the shared memory M are read from the shared memory M, and it is determined whether the contents are reserved. in this case,
The system ID "X" is reserved for that address, and this system ID "X" is the channel route currently being executed.

すなわちチャネルボートにセットされているシステムI
Dと同一であるか否かが判断される。この場合、実行中
のチャネルボートは入出力制御装置Cz のチャネルボ
ートBであり、セットされているシステムIDは#Y′
であるから不一致であると判断される。その結果、この
入出力コマンドは拒否されることとなる。
In other words, system I set on the channel boat
It is determined whether or not it is the same as D. In this case, the channel boat being executed is channel boat B of the input/output controller Cz, and the system ID set is #Y'.
Therefore, it is determined that there is a mismatch. As a result, this input/output command will be rejected.

すなわち、実施例による場合、入出力制御装置Coおよ
び入出力制御装置C1の双方に電源が供給されている状
態においては、共有メモIJ Mの内容を基準にして排
他制御を行う。そして、共有メモリMの内容を更新した
場合には、そのときのアクセス・ルートに属する側の内
部メモリMOまたはMl に、更新内容を反映させてお
く。また、一方の側の入出力制御装置CoまたはC1に
、電源が供給されていない状態においては、他方の入出
力制御装置C1またはCOは、少なくとも入出力制御装
置間にまたがる排他制御を考慮する必要がな−ので、共
有メモリMt−使用することなく、自己の内部メモリに
よって排他制御を行うようになっている。
That is, in the case of the embodiment, when power is supplied to both the input/output control device Co and the input/output control device C1, exclusive control is performed based on the contents of the shared memo IJM. When the contents of the shared memory M are updated, the updated contents are reflected in the internal memory MO or Ml belonging to the access route at that time. In addition, when power is not supplied to the input/output control device Co or C1 on one side, the input/output control device C1 or CO on the other side must at least consider exclusive control across the input/output control devices. Therefore, exclusive control is performed using its own internal memory without using the shared memory Mt.

E0発明の効果 本発明共有制御方式によれば、共有メモリヲする入出力
制御装置に帰属させて、共有メモリへの電源供給はこの
入出力制御装置への電源装置で行うようにしているので
電源供給系が簡単となる。
E0 Effects of the Invention According to the shared control method of the present invention, the shared memory is assigned to the input/output control device, and the power supply to the shared memory is performed by the power supply device for this input/output control device, so that the power supply is reduced. The system becomes simple.

このような電源供給系を採用するため、各入出力制御装
置には内部メモリおよび電圧検出回路を設けることとな
るがこれら部材は安価であるため制御方式全体としては
従来の方式に比べてコストが安価になるという利点があ
る。
In order to adopt such a power supply system, each input/output control device must be equipped with an internal memory and voltage detection circuit, but since these components are inexpensive, the overall control system costs less than conventional systems. It has the advantage of being inexpensive.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の共有制御方式のブロック図、第2図は共
有メモリの記録内容を示す図、第3図は従来の共有制御
方式の電源供給系を示す図、第4図は本発明共有制御方
式の電源供給系を示す図。 第5図は本発明の一実施例のブロック図、第6図は共有
メモリおよび内部メモリの記録内容を示す図、第7図は
排他制御の動作のフローチャート1−示す図である。 図中、So、Slはシステム、A、Bはチャネルボート
、 Co、 C1は入出力制御装置9Mは共有メモリ、
 Mo 、 Mlは内部メモリ、 Do、 Dl・・・
Dルは入出力装置、Vo、 vlは電圧検出回路、Po
、 Plは電源装置g Lo、Lxは電源供給ラインを
それぞれ示す。 特許出願人 富士通株式会社 代理人弁理士 森 1) 寛(外1名)才2膳 才3国
Figure 1 is a block diagram of the conventional shared control system, Figure 2 is a diagram showing the recorded contents of the shared memory, Figure 3 is a diagram showing the power supply system of the conventional shared control system, and Figure 4 is the shared control system of the present invention. The figure which shows the power supply system of a control method. FIG. 5 is a block diagram of an embodiment of the present invention, FIG. 6 is a diagram showing recorded contents of the shared memory and internal memory, and FIG. 7 is a flowchart 1 of exclusive control operation. In the figure, So and Sl are the system, A and B are the channel boats, Co and C1 are the input/output control device 9M is the shared memory,
Mo, Ml are internal memories, Do, Dl...
D is input/output device, Vo, vl is voltage detection circuit, Po
, Pl indicates a power supply device g, Lo and Lx indicate a power supply line, respectively. Patent applicant: Fujitsu Ltd. Representative Patent Attorney Mori 1) Hiroshi (1 other person), 2 years old, 3 years old, 3 years old

Claims (1)

【特許請求の範囲】[Claims] 複数の上位チャネルによシ共有される複数の入出力制御
装置と、これら入出力制御装置に共有される複数の入出
力装置と、前記複数の入出力制御装置の各々からアクセ
ス可能な共有メモリとを具え、前記共有メモリの記録内
容によシ排他制御を行うようにした共有制御方式であっ
て、前記共有メモリを電源供給系を含め前記入出力制御
装置のいずれかに帰属させるとともに前記入出力制御装
置のそれぞれに内部メモリと他の入出力制御装置の電源
供給状態を検出する検出回路とを設け、上位チャネルよ
りIる入出力制御装置に入出力要求があった場合に、前
記検車回路からの情報に基づいて、他の入出力制御装置
が電源供給状態であれば前記共有メモリを使用し、他の
入出力制御装置が電源供給状態にない場合には、前記入
出力要求のあった入出力制御装置の内部メモリのみを使
用して排他制御を行Oようにしたことを特徴とする共有
制御方式。
A plurality of input/output control devices shared by a plurality of upper channels, a plurality of input/output devices shared by these input/output control devices, and a shared memory accessible from each of the plurality of input/output control devices. The shared control method is configured to perform exclusive control based on the recorded contents of the shared memory, the shared memory being assigned to any of the input/output control devices including the power supply system, and the input/output control system Each of the control devices is provided with an internal memory and a detection circuit that detects the power supply state of other input/output control devices, and when an input/output request is received from the upper channel to the input/output control device, the vehicle inspection circuit Based on the information, if the other input/output control device is in the power supply state, the shared memory is used, and if the other input/output control device is not in the power supply state, the input/output request is performed. A shared control method characterized in that exclusive control is performed using only the internal memory of an output control device.
JP2040684A 1984-02-07 1984-02-07 Common use control system Granted JPS60167054A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2040684A JPS60167054A (en) 1984-02-07 1984-02-07 Common use control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2040684A JPS60167054A (en) 1984-02-07 1984-02-07 Common use control system

Publications (2)

Publication Number Publication Date
JPS60167054A true JPS60167054A (en) 1985-08-30
JPH0148577B2 JPH0148577B2 (en) 1989-10-19

Family

ID=12026142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2040684A Granted JPS60167054A (en) 1984-02-07 1984-02-07 Common use control system

Country Status (1)

Country Link
JP (1) JPS60167054A (en)

Also Published As

Publication number Publication date
JPH0148577B2 (en) 1989-10-19

Similar Documents

Publication Publication Date Title
US5125081A (en) Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage
US4819232A (en) Fault-tolerant multiprocessor arrangement
US4975838A (en) Duplex data processing system with programmable bus configuration
JPS61156338A (en) Multiprocessor system
GB1572426A (en) Microcomputer systems including a memory
US5596727A (en) Arrangement for expanding the device capacity of a bus
US4381543A (en) Controller port switch arrangement for sharing stored data among different systems
EP0323123B1 (en) A storage control system in a computer system
US5551007A (en) Method for controlling multiple common memories and multiple common memory system
JPS60167054A (en) Common use control system
US7296179B2 (en) Node removal using remote back-up system memory
JPH0122653B2 (en)
JPH02166535A (en) Processor system including common memory
JPH08234929A (en) Disk array device
JPS62140153A (en) Duplicated data processor
JP2528949B2 (en) Multiplex volume processing system
JPS62182953A (en) Memory access control system
US6434646B1 (en) Signal distribution system and method based on bus arrangement
JPH06222969A (en) Common memory control system
KR20010028615A (en) A doubling apparatus of a exchange
JP2000293390A (en) Multiplex information processing system
JPS5851364A (en) Doubled peripheral storage controller
JPS5818760A (en) Multicomputer processing system
JPS6367707B2 (en)
JPH05113898A (en) Multiplex system computer device