JPS6016638B2 - Frequency-voltage conversion circuit - Google Patents

Frequency-voltage conversion circuit

Info

Publication number
JPS6016638B2
JPS6016638B2 JP53054649A JP5464978A JPS6016638B2 JP S6016638 B2 JPS6016638 B2 JP S6016638B2 JP 53054649 A JP53054649 A JP 53054649A JP 5464978 A JP5464978 A JP 5464978A JP S6016638 B2 JPS6016638 B2 JP S6016638B2
Authority
JP
Japan
Prior art keywords
voltage
signal
frequency
conversion circuit
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53054649A
Other languages
Japanese (ja)
Other versions
JPS54146567A (en
Inventor
宗敏 梶畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP53054649A priority Critical patent/JPS6016638B2/en
Publication of JPS54146567A publication Critical patent/JPS54146567A/en
Publication of JPS6016638B2 publication Critical patent/JPS6016638B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は、例えばギターシンセサィザ等に用いるに好
適な改良された周波数−電圧変換回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improved frequency-voltage conversion circuit suitable for use in, for example, a guitar synthesizer.

従来、ギターからの信号入力を本来のギター音とは異な
る音色を呈する楽音信号に変換して発音させるための装
置として、第1図に示すようなギターシンセサィザ知ら
れている。
2. Description of the Related Art Conventionally, a guitar synthesizer as shown in FIG. 1 has been known as a device for converting a signal input from a guitar into a musical tone signal exhibiting a tone different from the original guitar tone and generating the sound.

第1図において、10は、ギターの弦振動を検知してこ
れを蚤気信号10Sに変換するギターピックアップのよ
うな弦振動検知器、12は、弦振動信号10Sからその
基本波を抽出してこれを矩形波信号12Sに変換する基
本波−矩形波変換回路、14は、矩形波信号12Sをそ
の周波数に対応した大きさをもつ電圧信号14Sに変換
する周波数−電圧(f/V)変換回路、16は、電圧信
号14Sに応じて発振周波数が制御された音源信号16
Sを発生する電圧制御型可変周波数発振器(VCO)、
18は、音源信号16Sに本来のギター音とは異なる音
色を付与するための電圧制御型可変フィル夕(VCF)
、20は、VCF18からの楽音信号18Sに所望の振
幅ェンベロープを付与するための電圧制御型可変ゲイン
増幅器(VCA)、22は、増幅器20からの楽音信号
20Sを楽音として発音させるための、出力アンプ、ス
ピーカ等を含むサウンドシステムである。なお、24は
弦振動信号10Sを整流してその振幅ェンベロープを取
出すためのェンベロープフオロワであり、その出力とし
てのェンベロープ信号24SはVCF18及びVCA2
0‘こそれぞれしや断周波数制御入力及びゲイン制御入
力として加えられる。ところで、上記した種類のシンセ
サイザでは、演奏された弦音のピッチ(音高)に対応し
た電圧14Sを形成するために、基本波−矩形波変換回
路12からの矩形波信号12Sをf/V変換回路14で
電圧信号14Sに変換するようにしているが、矩形波信
号12Sの周期が弦振動信号10Sの基本波の周期に正
確に対応しないことがあるため、VCO制御用の電圧信
号14Sが演奏された弦音ピッチとは異なるピッチを示
すように発生される不都合があった。
In FIG. 1, 10 is a string vibration detector such as a guitar pickup that detects guitar string vibration and converts it into a vibration signal 10S, and 12 is a string vibration detector that extracts the fundamental wave from the string vibration signal 10S. A fundamental wave-to-square-wave conversion circuit converts this into a rectangular-wave signal 12S, and 14 is a frequency-to-voltage (f/V) conversion circuit to convert the rectangular-wave signal 12S into a voltage signal 14S having a magnitude corresponding to its frequency. , 16 is a sound source signal 16 whose oscillation frequency is controlled according to the voltage signal 14S.
a voltage-controlled variable frequency oscillator (VCO) that generates S;
18 is a voltage-controlled variable filter (VCF) for imparting a tone different from the original guitar sound to the sound source signal 16S;
, 20 is a voltage-controlled variable gain amplifier (VCA) for imparting a desired amplitude envelope to the musical tone signal 18S from the VCF 18, and 22 is an output amplifier for generating the musical tone signal 20S from the amplifier 20 as a musical tone. This is a sound system that includes speakers, etc. Note that 24 is an envelope follower for rectifying the string vibration signal 10S and extracting its amplitude envelope, and the envelope signal 24S as its output is sent to the VCF 18 and VCA 2.
0' is added as a cutoff frequency control input and a gain control input, respectively. By the way, in the above-mentioned type of synthesizer, in order to form the voltage 14S corresponding to the pitch (pitch) of the played string tone, the square wave signal 12S from the fundamental wave-square wave conversion circuit 12 is converted to an f/V conversion circuit. However, since the period of the rectangular wave signal 12S may not correspond accurately to the period of the fundamental wave of the string vibration signal 10S, the voltage signal 14S for VCO control is not played. There was an inconvenience in that the pitch was different from the pitch of the string tone.

基本波−矩形波変換回路12としては、これまで、第2
a図に示すように入力信号10Sを大利得のアンプで増
幅してクリップするようにしたもの、また第2b図に示
すように入力信号10Sのゼロクロスを検知してゼ。
Until now, as the fundamental wave-rectangular wave conversion circuit 12, the second
As shown in Fig. 2a, the input signal 10S is amplified and clipped by a high gain amplifier, and as shown in Fig. 2b, the zero cross of the input signal 10S is detected.

クロストリガ信号11Sを作り、この信号11Sでフリ
ツプフロップを制御するようにしたもの、さらに第2c
図に示すように入力信号10Sの立上り波形には追従す
るが減衰波形には追従しない波形信号を充放電回路等で
作り、この波形信号と入力信号10Sとを正負の各半サ
イクル毎に比較し、その比較出力11S,,11S2で
フリツプフロツプを制御するようにしたものなどが用い
られている。しかしながら、これらの変換回路では、入
力信号10Sの波形が情音成分の時間的な位相ずれ等に
より時間的に変化するため、第2a〜第2c図において
それぞれ※印を付して示すような波形部分が生ずること
があり、このため変換出力としての矩形波信号12Sに
基本波のほぼ2倍の周波数をもつ信号成分が含まれるの
を避けることができなかった。この種の信号成分はf/
V変換回路14の出力レベルを瞬間的に上昇させるので
、VCO16は、演奏弦音のピッチと正確に対応がとれ
ていない制御電圧で謀制御されることになり、この結果
、サウンドシステム22から発音される楽音としてはピ
ッチが急激に不所望に変動し非常に聴きずらし、ものと
なつていた。従って、この発明の目的は、上記した従来
技術の欠点を除去しうる改良された周波数−電圧変換回
路を提供することにある。
A cross trigger signal 11S is created and a flip-flop is controlled by this signal 11S, and a second c
As shown in the figure, a waveform signal that follows the rising waveform of the input signal 10S but does not follow the decay waveform is created using a charging/discharging circuit, and this waveform signal and the input signal 10S are compared every positive and negative half cycle. , and the comparison outputs 11S, , 11S2 are used to control a flip-flop. However, in these conversion circuits, since the waveform of the input signal 10S changes temporally due to the temporal phase shift of the emotional sound component, etc., the waveforms shown with * marks in FIGS. 2a to 2c, respectively. Therefore, it was impossible to avoid that the rectangular wave signal 12S as the conversion output contained a signal component having a frequency approximately twice that of the fundamental wave. This kind of signal component is f/
Since the output level of the V conversion circuit 14 is instantaneously increased, the VCO 16 is controlled with a control voltage that does not correspond accurately to the pitch of the string tones being played, and as a result, the sound produced by the sound system 22 is The pitch fluctuated rapidly and undesirably, making the musical sound extremely distorted and distorted. SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide an improved frequency-to-voltage conversion circuit capable of eliminating the drawbacks of the prior art described above.

この発明による周波数−電圧変換回路の特徴とするとこ
ろは、入力信号の周期の乱れを検知する手段を設け、こ
の周期の乱れが検知されたときは変換電圧の取込み保持
動作を禁止させるようにした点にある。
The frequency-voltage conversion circuit according to the present invention is characterized by providing means for detecting a disturbance in the cycle of the input signal, and when a disturbance in the cycle is detected, the operation of capturing and holding the converted voltage is prohibited. At the point.

このような特徴を有する周波数−電圧変換回路によれば
、正常な周期に対応した変換電圧のみを出力として敬出
すことができるので、基本波−矩形波変換回路の誤動作
にかかわらず正確な音高電圧を形成することができる。
以下、添付図面に示す実施例についてこの発明を詳述す
る。
According to a frequency-voltage conversion circuit having such characteristics, it is possible to output only the converted voltage corresponding to a normal cycle, so that accurate pitch can be obtained regardless of malfunction of the fundamental wave-square wave conversion circuit. voltage can be formed.
The invention will now be described in detail with reference to embodiments shown in the accompanying drawings.

第3図は、この発明の一実施例によるギターシンセサイ
ザにおける音高電圧形成部の詳細を示すもので、同図に
おいて、図示した以外の部分の構成は先に第1図につい
て述べたものと同様であるので図示を省略し、第1図に
おけると同一部分には同一符号を付してある。
FIG. 3 shows details of the pitch voltage forming section in a guitar synthesizer according to an embodiment of the present invention. Therefore, illustration is omitted, and the same parts as in FIG. 1 are given the same reference numerals.

第3図のa〜rの各部における信号波形は第4図a〜r
にそれぞれ示されている。図示の音高電圧形成部は、基
本波−矩形波変換回路12と、f/V変換回路14とを
そなえており、変換回路12は、弦振動信号aを入力と
して、その基本波の周期に対応して周期を有する矩形波
信号fと、この信号fを1/2分周した信号gとを発生
し、変換回路14は、これらの信号f,gを入力として
VCOへ供給すべき音高電圧信号14Sを発生する。
The signal waveforms at each part a to r in Fig. 3 are shown in Fig. 4 a to r.
are shown respectively. The illustrated pitch voltage forming section includes a fundamental wave to rectangular wave conversion circuit 12 and an f/V conversion circuit 14, and the conversion circuit 12 inputs the string vibration signal a and converts it into the period of the fundamental wave. A conversion circuit 14 generates a rectangular wave signal f having a corresponding period and a signal g obtained by dividing this signal f by 1/2, and uses these signals f and g as input to determine the pitch of the tone to be supplied to the VCO. A voltage signal 14S is generated.

基本波−矩形波変換回路12においては、第4図aに示
すような入力信号aを正負の各半サイクル毎にそれぞれ
半波整流する整流回路RC,,RC2が設けられており
、各整流回路RC,,RC2からの整流出力は対応する
充放電回路CD,,CD2にそれぞれ供給される。
The fundamental wave to rectangular wave conversion circuit 12 is provided with rectifier circuits RC, RC2 that half-wave rectify the input signal a as shown in FIG. The rectified outputs from RC, , RC2 are supplied to corresponding charging/discharging circuits CD, , CD2, respectively.

充放電回路CD,,CD2はいずれもコデンサと抵抗の
並例回路からなり、第4図b,cにそれぞれ示すように
入力信号aの正負の半サイクル毎にその立上り波形に追
従するが減衰波形に追従しない形の波形信号b,cをそ
れぞれ発生する。これらの波形信号b,cはそれぞれ比
較器CM,,CM2の各一方の入力端に供給され、比較
器CM,,CM2の各他方の入力端には、入力信号aが
供給される。このため比較器CM,,CM2は、波形信
号bと入力信号a、波形信号cと入力信号aをそれぞれ
比較し、各々の比較入力が一致するたびにパルスを発生
する。このとき各比較器CM,,CM2からそれぞれ発
生されるパルスは第4図d,eにそれぞれ示されており
、入力信号aの基本波の周期に対応した周期を有するの
で、基本波パルス信号と称することにする。基本波パル
ス信号d,eは、R−SフリツプフロップRFのセット
入力端s、リセツト入力端Rにそれぞれ加えられる。フ
リップフロップRFの出力端Qからは第4図fに示すよ
うな基本波周期に対応した周期の矩形波信号fが取出さ
れる。この矩形波信号fは1/2分周器FDにおいて信
号fの1ノ2の周波数を有する信号gに変換される。第
4図f,gにそれぞれ示されるような矩形波信号f,g
はf/V変換回路14に供給される。f/V変換回路1
4においては、矩形波信号f,gを入力として矩形波信
号gの周期に対応した振幅を有する周期対応電圧iを発
生する電圧発生部14Aと、矩形波信号f,gに応じて
周期対応電圧iを取込み且つ保持するサンプルホールド
回路からなる電圧記憶部14Bと、矩形波信号gを積分
するミラー積分回路からなる積分部14Cと、この積分
部14Cからの積分出力mが所定の誤差範囲内にあるか
比較演算する比較部14Dと、積分部14C及び比較部
14Dの動作を制御するための制御信号1,kをそれぞ
れ発生する制御部14Eとが設けられている。
The charging/discharging circuits CD, CD2 each consist of parallel circuits of a capacitor and a resistor, and as shown in Fig. 4b and c, respectively, they follow the rising waveform of the input signal a every positive and negative half cycle, but the waveform is attenuated. Waveform signals b and c that do not follow the waveform signals b and c are respectively generated. These waveform signals b, c are supplied to one input terminal of each of the comparators CM, CM2, and the input signal a is supplied to the other input terminal of each of the comparators CM, CM2. Therefore, the comparators CM, CM2 compare the waveform signal b and the input signal a, and the waveform signal c and the input signal a, and generate a pulse every time the comparison inputs match. The pulses generated from each comparator CM, CM2 at this time are shown in FIG. I will call it that. The fundamental wave pulse signals d and e are applied to the set input terminal s and reset input terminal R of the R-S flip-flop RF, respectively. A rectangular wave signal f having a period corresponding to the fundamental wave period as shown in FIG. 4f is taken out from the output terminal Q of the flip-flop RF. This rectangular wave signal f is converted into a signal g having a frequency of 1/2 of the signal f in a 1/2 frequency divider FD. Rectangular wave signals f, g as shown in Fig. 4 f, g, respectively
is supplied to the f/V conversion circuit 14. f/V conversion circuit 1
4 includes a voltage generator 14A that receives the rectangular wave signals f, g as input and generates a period-corresponding voltage i having an amplitude corresponding to the period of the rectangular wave signal g; A voltage storage section 14B consisting of a sample and hold circuit that takes in and holds i, an integrating section 14C consisting of a Miller integrating circuit that integrates a rectangular wave signal g, and an integral output m from this integrating section 14C within a predetermined error range. A comparison section 14D that performs a comparison calculation to see if there is a difference, and a control section 14E that generates control signals 1 and k for controlling the operations of the integration section 14C and the comparison section 14D, respectively, are provided.

積分部14C、比較部14D及び制御部14Eを含む系
統は、矩形波信号gの隣り合う高レベル持続時間と低レ
ベル持続時間とを比較して矩形波信号gに周期の乱れが
ないか検知し、周期の乱れがあるときは電圧記憶部14
Bへの変換電圧の取込みを禁止するために設けられたも
のである。電圧発生器14Aでは、矩形波信号gで制御
されるゲート○,を介して定電流源loで充電されるコ
ンデンサC,が設けられており、このコンデンサC,に
は並列に放電路を提供するゲートG2が接続されている
A system including the integrator 14C, the comparator 14D, and the controller 14E compares adjacent high-level durations and low-level durations of the rectangular wave signal g to detect whether there is any period disturbance in the rectangular wave signal g. , when there is a period disturbance, the voltage storage unit 14
This is provided to prohibit the conversion voltage from being taken into B. The voltage generator 14A is provided with a capacitor C, which is charged by a constant current source lo through a gate ○, which is controlled by a rectangular wave signal g, and a discharge path is provided in parallel to this capacitor C. Gate G2 is connected.

ゲートG2を制御するための制御信号hは、矩形波信号
fをィンバータW,で反転した信号と、矩形波信号gを
インバー夕IV2で反転した信号とをANDゲートAG
,でANDすることによって第4図hに示すような形で
形成される。コンデンサC,は矩形波信号gの立上りタ
イミングで充電を開始し、制御信号hが高レベルになる
たびに放電するので、第4図iに示すような周期対応電
圧iがコンデンサC,の端子に得られる。この周期対応
電圧iはバッファBF,を介して電圧記憶部148に供
給される。電圧記憶部14Bは、サンプリング用ゲート
○3と、サンプル保持用コンデンサC2と、バッファB
F2とを含んだサンプルホールド回路で構成されている
The control signal h for controlling the gate G2 is a signal obtained by inverting the rectangular wave signal f by the inverter W, and a signal obtained by inverting the rectangular wave signal g by the inverter IV2.
, is formed in the form shown in FIG. 4h. Capacitor C starts charging at the rising edge of rectangular wave signal g, and discharges every time control signal h becomes high level, so that a period-corresponding voltage i as shown in Figure 4 i is applied to the terminals of capacitor C. can get. This period-corresponding voltage i is supplied to the voltage storage section 148 via the buffer BF. The voltage storage unit 14B includes a sampling gate ○3, a sample holding capacitor C2, and a buffer B.
It is composed of a sample and hold circuit including F2.

ゲートG3を制御するための制御信号rは、矩形波信号
fと、矩形波信号gをィンバータIV2で反転した信号
とをANDゲートAG2でANDすることによって第4
図iに示すような制御信号iを作ると共に、積分部14
C、比較部14D及び制御部148を含む系統から矩形
波信号gに周期の乱れがあったことを示す制御信号qを
発生させ、制御信号iとqをANDゲートAG3でAN
Dすることによって第4図rに示すような形で形成され
る。矩形波信号gに周期の乱れNがなければ、制御信号
qは高レベルをとるので、ゲート○3は制御信号iが高
レベルになるたびに開制御される。従って、コンデンサ
C3は矩形波信号gに同期して基本波周期のほぼ2倍の
周期で電圧信号iをホールドする。これに対し、矩形波
信号gに周期の乱れNがあった場合は、14C〜1犯の
系統の作用で制御信号qがQNに示すように低レベルを
とるので、制御信号rは、この低レベル期間中高レベル
をとることはない。従って、この低レベル期間中はゲー
トG3が閉じたままであるので、周期乱れNがあったに
もかかわずf/V変換がなされた結果として発生された
不所望の電圧VNは、サンプリングされず、ホールドさ
れることもない。それゆえ、f/V変換回路14の出力
14Sとしては、周期乱れNに対応した電圧VNを含ま
ない、基本波周期又は基本周波数に対応した電圧出力が
得られることになり、この出力14Sで制御されるVC
○(第1図16)は謀制御されることがなくなる。次に
、制御信号qを発生する系統について述べると、積分部
14Cは、オベアンプOPと、時定数決定用のコンデン
サC3及び抵抗R,と、リセット用ゲートG4とをそな
えたミラー積分回路からなっている。
The control signal r for controlling the gate G3 is obtained by ANDing the rectangular wave signal f and the signal obtained by inverting the rectangular wave signal g by the inverter IV2, so that the fourth
While generating the control signal i as shown in FIG.
C, a control signal q indicating that there is a period disturbance in the rectangular wave signal g is generated from a system including the comparison unit 14D and the control unit 148, and the control signals i and q are ANd by an AND gate AG3.
D, it is formed in the shape shown in FIG. 4r. If there is no period disturbance N in the rectangular wave signal g, the control signal q will be at a high level, so the gate 3 is controlled to open every time the control signal i becomes a high level. Therefore, the capacitor C3 holds the voltage signal i in synchronization with the rectangular wave signal g at a period approximately twice the fundamental wave period. On the other hand, if there is a periodic disturbance N in the rectangular wave signal g, the control signal q will take a low level as shown by QN due to the effect of the system of 14C to 1 criminal, so the control signal r will change to this low level. During the level period, you will not take a high level. Therefore, since the gate G3 remains closed during this low level period, the undesired voltage VN generated as a result of f/V conversion despite the period disturbance N is not sampled. There is no hold. Therefore, as the output 14S of the f/V conversion circuit 14, a voltage output corresponding to the fundamental wave period or fundamental frequency, which does not include the voltage VN corresponding to the period disturbance N, is obtained, and this output 14S is used for control. VC to be
○ (Fig. 1, 16) is no longer subject to deliberate control. Next, regarding the system that generates the control signal q, the integrating section 14C consists of a Miller integrating circuit that includes an obeamp OP, a capacitor C3 and a resistor R for determining a time constant, and a reset gate G4. There is.

また比較部14Dは、積分出力m及び可変抵抗器P,の
出力+△V,を比較する比較器CM3と、積分出力m及
び可変抵抗器P2の出力−△V,を比較する比較器CM
4とをそなえ、各々の比較出力をダイオードD2,D3
を介してANDをとり、このAND出力pをDーフリツ
ブフロツプDFのデータ入力端Dに供給するようになっ
ている。さらに制御部14Eは、矩形波信号gの立下り
タイミングに同期したパルスを含む制御信号kをコレク
タ側に出力するトランジスタQ,と、この制御信号kの
立下りタイミングに同期したパルスを含む制御信号1を
コレクタ側に発生するトランジスタQ2とをそなえ、制
御信号1をダイオードD,を介してリセット用ゲートG
4に、制御信号kをD−フリツプフロツプDFのトリガ
入力端にそれぞれ供繋舎するようになっている。このよ
うな構成において、積分部14Cからは、第4図に示す
ように矩形波信号gを積分した形の出力mが得られる。
The comparison unit 14D also includes a comparator CM3 that compares the integral output m and the output +ΔV of the variable resistor P, and a comparator CM3 that compares the integral output m and the output −ΔV of the variable resistor P2.
4, and the respective comparison outputs are connected to diodes D2 and D3.
The AND output p is supplied to the data input terminal D of the D-flipflop DF. Furthermore, the control unit 14E includes a transistor Q that outputs a control signal k including a pulse synchronized with the falling timing of the rectangular wave signal g to the collector side, and a control signal including a pulse synchronized with the falling timing of the control signal k. 1 on the collector side, and the control signal 1 is sent to the reset gate G via the diode D.
4, the control signal k is connected to the trigger input terminal of the D-flip-flop DF. In such a configuration, an output m obtained by integrating the rectangular wave signal g is obtained from the integrating section 14C as shown in FIG.

比較部14Dは、第4図mに示すように積分出力mの値
が士△V,(2△V,)の範囲にあるかどうかを調べ、
その結果を示す信号n、oを発生するとともに、これら
の信号n,oをアンド演算した出力pをDーフリツプフ
ロップDFに共給する。D+フリツプフロツプDFは第
4図日こ示すような制御信号kでトリガされているので
、データ入力pが低レベルになり且つ制御信号kが低レ
ベルになったときに状態を反転し、第4図qに示すよう
な低レベルQNをもつ制御信号qを出力端Qに発生する
。制御信号kは、前述したように矩形波信号gの立下り
タイミングに同期しているので、制御信号qが低レベル
QNになるタイミングは、制御信号iにおける電圧VN
取込み用パルスJNの立上りに同期しており、従って、
ANDゲートAG3で制御信号qとiのANDをとれば
、AND出力r、すなわちゲートG3の制御信号として
は、電圧VN取込み用パルスJNを含まない信号を得る
ことができ、前述の電圧VNの取込み禁止動作が可能に
なる。なお、第3図の回路においては、制御信号kのパ
ルスが発生する時点に周期比較結果が2AV.の範囲に
おさまれば、fノV変換電圧を取込むようになっている
が、2△V,の範囲は、入力信号の基本波周波数が変化
した場合にf/V変換電圧を取込む必要があるので、あ
まり小さく設定することができない。
The comparator 14D checks whether the value of the integral output m is within the range of 2ΔV, (2ΔV,) as shown in FIG.
Signals n and o indicating the result are generated, and an output p obtained by performing an AND operation on these signals n and o is jointly supplied to the D-flip-flop DF. Since the D+ flip-flop DF is triggered by the control signal k as shown in FIG. 4, it inverts its state when the data input p goes low and the control signal k goes low; A control signal q having a low level QN as shown at q is generated at output Q. Since the control signal k is synchronized with the falling timing of the rectangular wave signal g as described above, the timing at which the control signal q becomes the low level QN is the voltage VN of the control signal i.
It is synchronized with the rise of the acquisition pulse JN, and therefore,
By ANDing the control signals q and i with the AND gate AG3, the AND output r, that is, the control signal for the gate G3, can be obtained as a signal that does not include the pulse JN for capturing the voltage VN. Prohibited operations become possible. In the circuit shown in FIG. 3, the period comparison result is 2AV. If it falls within the range of , the f/V conversion voltage is taken in, but in the range of 2△V, it is necessary to take in the f/V conversion voltage when the fundamental frequency of the input signal changes. Therefore, it cannot be set too small.

反対に、2△V,の範囲をあまり大きくすると、入力基
本波周波数が大きくなったときそれに対応する周期比較
結果が常に2△V,の範囲におさまり、所期の回路機能
を果さなくなる。従って、入力信号の周波数に応じて積
分出力波形を制御するようにするのが望ましい。このた
めには、例えば、入力信号周波数に応じて1/2分周器
FDの出力レベル(信号gの振幅レベル)を変えたり、
積分用の抵抗R,、コンデンサC3の値を切換えるよう
にすることができる。特に、ギターシンセサィザにおい
ては、各弦毎に第3図の回路を設ける場合にはL 2△
V,の範囲を予め設定したきりで変化させないようにす
ることもできるが、全弦共通に1つの回路を設けるよう
にする場合は、入力周波数レンジが大きくなるので、は
じかれて発音される音に対応する弦がどれであるか検知
して前述の諸量を切換えるようにするのが得策である。
以上のように、この発明によれば、基本波−矩形波変換
回路が好ましくない倍音周期に対応した信号成分を含む
矩形波出力を発生しても、f/V変換回路がかかる不所
望の周期に対応する変換電圧を出力しないようになって
いるので、正確且つ安定な音高電圧を得ることができ、
VCO等の誤制御を効果的に防止することができる。
On the other hand, if the range of 2ΔV is made too large, when the input fundamental wave frequency increases, the corresponding period comparison result will always fall within the range of 2ΔV, and the circuit will no longer function as expected. Therefore, it is desirable to control the integrated output waveform according to the frequency of the input signal. For this purpose, for example, the output level of the 1/2 frequency divider FD (the amplitude level of the signal g) may be changed depending on the input signal frequency,
The values of the integrating resistors R and capacitor C3 can be changed. In particular, in a guitar synthesizer, when the circuit shown in Fig. 3 is provided for each string, L2△
It is possible to set the range of V, in advance and not change it, but if you install one circuit for all strings, the input frequency range will be large, so the sound that is repelled will be It is a good idea to detect which string corresponds to the string and then switch the above-mentioned quantities.
As described above, according to the present invention, even if the fundamental wave to rectangular wave conversion circuit generates a rectangular wave output including a signal component corresponding to an undesirable overtone period, the f/V conversion circuit Since the converted voltage corresponding to the output voltage is not output, accurate and stable pitch voltage can be obtained.
Erroneous control of VCO etc. can be effectively prevented.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来のギターシンセサィザのブロック図、第
2a図乃至第2c図は、それぞれ、従来の異なる型の基
本波−矩形波変換回路の動作を説明するための波形図、
第3図は、この発明の一実施例によるギターシンセサィ
ザにおける音高電圧形成部の詳細を示す回路図、第4図
は、第3図の回路の動作を説明するための各部の波形図
である。 14・・・・・・周波数−電圧変換回路、14A・・・
・・・電圧発生部、14B・・・・・・電圧記憶部、1
4C・・・・・・積分部、14D・・・・・・比較部、
14B・・・・・・制御部。 第2q図第2b図 第2c図 第1図 第3図 第4図
FIG. 1 is a block diagram of a conventional guitar synthesizer, and FIGS. 2a to 2c are waveform diagrams for explaining the operation of different types of conventional fundamental wave to rectangular wave conversion circuits, respectively.
FIG. 3 is a circuit diagram showing details of a pitch voltage forming section in a guitar synthesizer according to an embodiment of the present invention, and FIG. 4 is a waveform diagram of each part to explain the operation of the circuit of FIG. 3. It is. 14... Frequency-voltage conversion circuit, 14A...
... Voltage generation section, 14B... Voltage storage section, 1
4C...Integration section, 14D...Comparison section,
14B...Control unit. Figure 2q Figure 2b Figure 2c Figure 1 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 1 矩形波信号を入力とし、該矩形波信号の周期に対応
した振幅を有する周期対応電圧を発生する電圧発生部と
、前記矩形波信号に同期して前記周期対応電圧を取込み
且つ保持する電圧記憶部とをそなえ、この電圧記憶部で
の保持電圧を刺周波数−電圧変換出力として取出すよう
にした周波数−電圧変換回路において、前記矩形波信号
の周期の乱れを検知する手段を設け、該周期の乱れが検
知されたとき前記電圧記憶部への前記周期対応電圧の取
込みを禁止するようにしたことを特徴とする周波数−電
圧変換回路。 2 特許請求の範囲第1項に記載の周波数−電圧変換回
路において、前記矩形波信号の周期の乱れを検知する手
段は、前記矩形波信号における隣り合う高レベル持続時
間と低レベル持続時間とを比較することによつて周期の
乱れを検知するように構成されていることを特徴とする
周波数−電圧変換回路。
[Scope of Claims] 1. A voltage generating section that receives a rectangular wave signal as input and generates a period-corresponding voltage having an amplitude corresponding to the period of the rectangular wave signal; In a frequency-voltage conversion circuit, the frequency-voltage conversion circuit includes a voltage storage unit that takes in and holds the voltage, and extracts the voltage held in the voltage storage unit as a frequency-voltage conversion output, and means for detecting a disturbance in the period of the rectangular wave signal. 1. A frequency-voltage conversion circuit comprising: a frequency-to-voltage conversion circuit which prohibits the voltage corresponding to the period from being taken into the voltage storage section when a disturbance in the period is detected. 2. In the frequency-voltage conversion circuit according to claim 1, the means for detecting a disturbance in the period of the rectangular wave signal detects adjacent high level duration and low level duration in the rectangular wave signal. A frequency-voltage conversion circuit, characterized in that it is configured to detect periodic disturbances by comparison.
JP53054649A 1978-05-09 1978-05-09 Frequency-voltage conversion circuit Expired JPS6016638B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53054649A JPS6016638B2 (en) 1978-05-09 1978-05-09 Frequency-voltage conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53054649A JPS6016638B2 (en) 1978-05-09 1978-05-09 Frequency-voltage conversion circuit

Publications (2)

Publication Number Publication Date
JPS54146567A JPS54146567A (en) 1979-11-15
JPS6016638B2 true JPS6016638B2 (en) 1985-04-26

Family

ID=12976618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53054649A Expired JPS6016638B2 (en) 1978-05-09 1978-05-09 Frequency-voltage conversion circuit

Country Status (1)

Country Link
JP (1) JPS6016638B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62127047U (en) * 1986-02-04 1987-08-12

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5774498U (en) * 1980-10-24 1982-05-08
JPS5774499U (en) * 1980-10-27 1982-05-08
JPS5988796A (en) * 1982-11-15 1984-05-22 パイオニア株式会社 Signal generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62127047U (en) * 1986-02-04 1987-08-12

Also Published As

Publication number Publication date
JPS54146567A (en) 1979-11-15

Similar Documents

Publication Publication Date Title
JP4445114B2 (en) Jitter measuring apparatus and method
US4926140A (en) High gain zero offset linear phase detector apparatus
US3956710A (en) Phase locked loop lock detector and method
JPS5936512B2 (en) Circuit for converting A/C/voltage to D/C/voltage
US5790480A (en) Delta-T measurement circuit
JPS6016638B2 (en) Frequency-voltage conversion circuit
JPS644373B2 (en)
FI73562B (en) ANALYZING FUNCTIONS AV EN SPOEKSIGNAL I EN TELEVISIONSMOTTAGARE.
DE69613282T2 (en) DEVICE FOR DERIVING A CLOCK SIGNAL FROM A SYNCHRONOUS SIGNAL AND VIDEO RECORDING DEVICE EQUIPPED WITH SUCH A CIRCUIT ARRANGEMENT
KR940000450B1 (en) Tone detector
JP3606959B2 (en) Pulse signal generation circuit with variable duty ratio
JPH0534842B2 (en)
JPH0419589Y2 (en)
JP3468811B2 (en) Jitter measurement device
JPS6137035Y2 (en)
SU1347045A1 (en) Device for measuring depth of modualtion
JPH0363249B2 (en)
SU1151997A1 (en) Generator of hyperbolic functions
SU886270A1 (en) Device for regulating measuring channel transmission coefficient
JPH0851363A (en) A/d converter device
JP2538678Y2 (en) Noise inspection equipment for semiconductor devices
JPH08186736A (en) Synchronizing separator circuit
JPH0261812B2 (en)
JPS6290550A (en) Method for detecting peak value
JPS61247106A (en) Synchronous detector