JPS60160721A - デイジタルフイルタおよびこれを用いたエコーキヤンセラ - Google Patents
デイジタルフイルタおよびこれを用いたエコーキヤンセラInfo
- Publication number
- JPS60160721A JPS60160721A JP60003134A JP313485A JPS60160721A JP S60160721 A JPS60160721 A JP S60160721A JP 60003134 A JP60003134 A JP 60003134A JP 313485 A JP313485 A JP 313485A JP S60160721 A JPS60160721 A JP S60160721A
- Authority
- JP
- Japan
- Prior art keywords
- random access
- signal
- access memory
- digital filter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0607—Non-recursive filters comprising a ROM addressed by the input data signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
- H04B3/231—Echo cancellers using readout of a memory to provide the echo replica
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
- H04B3/238—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers using initial training sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Complex Calculations (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタルフィルタに関する。特に信号処理
装置に使用されるディジタルフィルタに関する。
装置に使用されるディジタルフィルタに関する。
本発明は、入力信号の値に対応してランダムアクセスメ
モリに記憶された値を出力し、誤差信号に応じてこのラ
ンダムアクセスメモリの記憶内容を変更できる適応ディ
ジタルフィルタにおいて、縦続接続された複数の遅延段
ごとにランダムアクセスメモリを設け、各遅延段の出力
でそれぞれのランダムアクセスメモリの番地指定を行う
ことにより、 少ない部品点数で高い性能の適応ディジタルフィルタを
実現するものである。
モリに記憶された値を出力し、誤差信号に応じてこのラ
ンダムアクセスメモリの記憶内容を変更できる適応ディ
ジタルフィルタにおいて、縦続接続された複数の遅延段
ごとにランダムアクセスメモリを設け、各遅延段の出力
でそれぞれのランダムアクセスメモリの番地指定を行う
ことにより、 少ない部品点数で高い性能の適応ディジタルフィルタを
実現するものである。
本発明の第二の発明は、このディジタルフィルタを利用
したエコーキャンセラである。
したエコーキャンセラである。
信号処理装置には従来からフィルタが使用されている。
このようなフィルタとしては、通常は、良く理解され設
計が容易な線形フィルタが用いられる。しかし、ディジ
タル信号処理を行う場合には、非線形特性を有するフィ
ルタが必要である。
計が容易な線形フィルタが用いられる。しかし、ディジ
タル信号処理を行う場合には、非線形特性を有するフィ
ルタが必要である。
この理由は、例えばディジタルアナログ変換器およびア
ナログディジタル変換器により信号の非線形性が発生し
、この非線形性を除去するために、複雑な構成の変換器
を用いるか、非線形性の効果を相殺する非線形フィルタ
を使用しなければならないからである。
ナログディジタル変換器により信号の非線形性が発生し
、この非線形性を除去するために、複雑な構成の変換器
を用いるか、非線形性の効果を相殺する非線形フィルタ
を使用しなければならないからである。
ディジタルフィルタの大きな利点は、適応的に構成でき
ること、すなわち、誤差信号に応答してその濾波特性を
適応的に可変させることができることである。
ること、すなわち、誤差信号に応答してその濾波特性を
適応的に可変させることができることである。
ディジタルフィルタを伝送回路上でモデル化することは
できるが、伝送回路の動特性は完全に理解されているわ
けではない。しかも、伝送回路が非線形素子を含んでい
る場合には、フィルタモデルはさらに複雑になる。完全
な伝送回路が線形分散を含む場合、すなわちフィルタモ
デルに記憶装置を必要とする線形回路の場合には、さら
に困難になる。すなわち、記憶装置が大型化し、その処
理に時間を要するようになる。
できるが、伝送回路の動特性は完全に理解されているわ
けではない。しかも、伝送回路が非線形素子を含んでい
る場合には、フィルタモデルはさらに複雑になる。完全
な伝送回路が線形分散を含む場合、すなわちフィルタモ
デルに記憶装置を必要とする線形回路の場合には、さら
に困難になる。すなわち、記憶装置が大型化し、その処
理に時間を要するようになる。
線形分散に従う非線形素子は、シフトレジスタおよび大
容量の記憶装置によりモデル化することができる。この
記憶装置はその中に多数の子め計算された部分的な積の
値を記憶し、シフトレジスタ段からの出力が、記憶装置
の適当な番地を指定するための出力を発生する。このモ
デルは、記憶容量が少ない場合には有効であるが、大き
な記憶容量を必要とする場合には実用的な設計が困難と
なる欠点がある。さらにこのモデルの欠点は、この型の
適応フィルタは線形トランスバーサルフィルタに比較し
て、濾波特性の適応化に時間がかかることである。
容量の記憶装置によりモデル化することができる。この
記憶装置はその中に多数の子め計算された部分的な積の
値を記憶し、シフトレジスタ段からの出力が、記憶装置
の適当な番地を指定するための出力を発生する。このモ
デルは、記憶容量が少ない場合には有効であるが、大き
な記憶容量を必要とする場合には実用的な設計が困難と
なる欠点がある。さらにこのモデルの欠点は、この型の
適応フィルタは線形トランスバーサルフィルタに比較し
て、濾波特性の適応化に時間がかかることである。
第二の例は、メモリルックアップとして非線形性をモデ
ル化し、ルックアップテーブルの出力を線形トランスバ
ーサルフィルタに（Ｍ給する。コノようなフィルタは、
適応時間を短縮することができるが、非線形性の出力を
正確に出力するためには、記憶容量が大きくなる欠点が
ある。記憶容量を大きくすることは困難なことではない
が、線形トランスバーサルフィルタに非常に多数の乗算
を実行させる必要がある。
ル化し、ルックアップテーブルの出力を線形トランスバ
ーサルフィルタに（Ｍ給する。コノようなフィルタは、
適応時間を短縮することができるが、非線形性の出力を
正確に出力するためには、記憶容量が大きくなる欠点が
ある。記憶容量を大きくすることは困難なことではない
が、線形トランスバーサルフィルタに非常に多数の乗算
を実行させる必要がある。
本発明は、以上の欠点を解決し、少ない記憶容量で、乗
算の回数が少なく、短い時間で濾波特性を適応化できる
ディジクルフィルタを提供することを目的とする。
算の回数が少なく、短い時間で濾波特性を適応化できる
ディジクルフィルタを提供することを目的とする。
本発明の第一の発明はディジタルフィルタであり、入力
信号が縦続的に供給される複数の遅延段と、この遅延段
の各々に対応して設けられた複数のランダムアクセスメ
モリと、これらの遅延段のそれぞれの出力により上記ラ
ンダムアクセスメモリの番地を指定する手段と、このラ
ンダムアクセスメモリの読み出し出力を連結する手段と
、このランダムアクセスメモリに蓄えられた値を適応さ
せるための誤差信号を出力する手段とを備えたことを特
徴とする。
信号が縦続的に供給される複数の遅延段と、この遅延段
の各々に対応して設けられた複数のランダムアクセスメ
モリと、これらの遅延段のそれぞれの出力により上記ラ
ンダムアクセスメモリの番地を指定する手段と、このラ
ンダムアクセスメモリの読み出し出力を連結する手段と
、このランダムアクセスメモリに蓄えられた値を適応さ
せるための誤差信号を出力する手段とを備えたことを特
徴とする。
複数のランダムアクセスメモリは、入力信号を遅延なく
直接入力する入力回路を含むことが望ましい。
直接入力する入力回路を含むことが望ましい。
ディジタルフィルタは、非線形性に先立つ線形分散をモ
デルとして、その濾波特性を修正する。
デルとして、その濾波特性を修正する。
このためには、各ランダムアクセスメモリが、遅延段の
一つ以上からの出力によりそれぞれ番地指定されること
が望ましい。さらに、遅延段およびランダムアクセスメ
モリを同数備え、それぞれのランダムアクセスメモリの
番地指定は隣接する遅延段により行う構成であることが
望ましい。
一つ以上からの出力によりそれぞれ番地指定されること
が望ましい。さらに、遅延段およびランダムアクセスメ
モリを同数備え、それぞれのランダムアクセスメモリの
番地指定は隣接する遅延段により行う構成であることが
望ましい。
本発明の第二の発明はエコーキャンセラであり、上記の
ディジタルフィルタを備えていることを特徴とする。
ディジタルフィルタを備えていることを特徴とする。
すなわち、ハイブリッド結合回路により接続された伝送
線を経由して入力されるディジタルデータから生じる送
信信号を処理する送受信部に備えられ、上記ハイブリッ
ド結合回路から入力されたエコー信号を相殺するための
擬似エコー信号を生成する手段を備えたエコーキャンセ
ラにおいて、入力信号が縦続的に供給される複数の遅延
段と、この遅延段の各々に対応して設けられた複数のラ
ンダムアクセスメモリと、これらの遅延段のそれぞれの
出力により上記ランダムアクセスメモリの番地を指定す
る手段と、このランダムアクセスメモリの読み出し出力
を連結する手段と、このランダムアクセスメモリに蓄え
られた値を適応させるための誤差信号を出力する手段と
を含むディジタルフィルタを備えたことを特徴とする。
線を経由して入力されるディジタルデータから生じる送
信信号を処理する送受信部に備えられ、上記ハイブリッ
ド結合回路から入力されたエコー信号を相殺するための
擬似エコー信号を生成する手段を備えたエコーキャンセ
ラにおいて、入力信号が縦続的に供給される複数の遅延
段と、この遅延段の各々に対応して設けられた複数のラ
ンダムアクセスメモリと、これらの遅延段のそれぞれの
出力により上記ランダムアクセスメモリの番地を指定す
る手段と、このランダムアクセスメモリの読み出し出力
を連結する手段と、このランダムアクセスメモリに蓄え
られた値を適応させるための誤差信号を出力する手段と
を含むディジタルフィルタを備えたことを特徴とする。
さらに、ディジタルフィルタは、それぞれの段がフィル
タ係数を記憶する複数のランダムアクセスメモリの一つ
以上を番地指定する構成のシフトレジスタと、このラン
ダムアクセスメモリからの出力を加算する手段と、この
加算する手段の出力をエコー信号に接続して誤差信号を
生成し、帰還回路に供給し、ランダムアクセスメモリに
蓄えられた係数を調整することにより誤差信号を集束さ
せる手段とを含み、（ｉ遠回路はスケーリング手段を含
むことが望ましい。
タ係数を記憶する複数のランダムアクセスメモリの一つ
以上を番地指定する構成のシフトレジスタと、このラン
ダムアクセスメモリからの出力を加算する手段と、この
加算する手段の出力をエコー信号に接続して誤差信号を
生成し、帰還回路に供給し、ランダムアクセスメモリに
蓄えられた係数を調整することにより誤差信号を集束さ
せる手段とを含み、（ｉ遠回路はスケーリング手段を含
むことが望ましい。
本発明のディジタルフィルタは、遅延段毎にランダムア
クセスメモリが設けられ、それぞれの遅延段の出力によ
りそれぞれのランダムアクセスメモリの番地指定を行う
ので、回路構成は簡単化され、その演算時間は短縮され
る。
クセスメモリが設けられ、それぞれの遅延段の出力によ
りそれぞれのランダムアクセスメモリの番地指定を行う
ので、回路構成は簡単化され、その演算時間は短縮され
る。
本発明では、ディジタルフィルタを、線形分散に従い非
線形で記憶素子を含まない伝送回路でモデル化する。
線形で記憶素子を含まない伝送回路でモデル化する。
第４図は非線形素子を含む伝送回路のブロック構成図で
ある。非線形素子１１は記憶素子を含んでいない。
ある。非線形素子１１は記憶素子を含んでいない。
第４図に示した伝送回路は、適応線形フィルタによりモ
デル化される伝送回路である。フィルタの出力は、誤差
信号を生成するために伝送回路の出力から差し引かれる
。これにより、このディジタルフィルタの特性を、誤差
信号の平均二乗値を集束させるように適応的に変化させ
ることができる。
デル化される伝送回路である。フィルタの出力は、誤差
信号を生成するために伝送回路の出力から差し引かれる
。これにより、このディジタルフィルタの特性を、誤差
信号の平均二乗値を集束させるように適応的に変化させ
ることができる。
線形分散素子１０には時間的に変化する信号ｘ （ｔｌ
が入力され、時間的に変化する信号Ｚ Ｉ ｆｔｌを出
力する。信号２．（１）は非線形素子１１に供給される
。非線形素子１１は記憶素子を含んでいない。非線形素
子１１は信号Ｚ ２ （１１を出力する。信号Ｚ Ｚ
ｆｔｌは第二の線形分散素子１２に入力される。線形分
散索子１２は信号ｙ（ｔ）を出力する。
が入力され、時間的に変化する信号Ｚ Ｉ ｆｔｌを出
力する。信号２．（１）は非線形素子１１に供給される
。非線形素子１１は記憶素子を含んでいない。非線形素
子１１は信号Ｚ ２ （１１を出力する。信号Ｚ Ｚ
ｆｔｌは第二の線形分散素子１２に入力される。線形分
散索子１２は信号ｙ（ｔ）を出力する。
第５図は第４図に示した伝送回路の実際の例を示し、二
線アナログリンクにより全二重データ伝送を行うデータ
変復調装置のブロック構成図を示す。
線アナログリンクにより全二重データ伝送を行うデータ
変復調装置のブロック構成図を示す。
第一の線形分散索子１０は、スクランブラ回路として用
いられ、減算回路２０を備えている。減算回路２０の非
反転入力端子にはデータ信号が入力され、反転入力端子
には遅延回路２１を経由したデータ信号が入力される。
いられ、減算回路２０を備えている。減算回路２０の非
反転入力端子にはデータ信号が入力され、反転入力端子
には遅延回路２１を経由したデータ信号が入力される。
遅延回路２１は、データ信号を単位遅延時間だけ遅延さ
せる。非線形素子１１内のディジタルアナログ変換器２
２は、非線形性を生成する。第二の線形分散素子１２は
、四線二線変換器２３および伝送線２４を備えている。
せる。非線形素子１１内のディジタルアナログ変換器２
２は、非線形性を生成する。第二の線形分散素子１２は
、四線二線変換器２３および伝送線２４を備えている。
このデータ変復調装置は、さらにエコーキャンセラ２５
を備えている。
を備えている。
エコーキャンセラ２５は、変調出力から導かれた入力路
２６からの信号により雑音をモデル化する。エコーキャ
ンセラ２５は適応ディジタルフィルタを備え、減算回路
２７からの誤差信号が入力される。
２６からの信号により雑音をモデル化する。エコーキャ
ンセラ２５は適応ディジタルフィルタを備え、減算回路
２７からの誤差信号が入力される。
第４図の一般的な伝送回路に戻ると、非線形素子を線形
トランスバーサルフィルタでモデル化することはできず
、なんらかのメモリルックアップテーブルが必要となる
。フィルタはまた適応的である必要があり、したがって
、ルックアンプテーブルをランダムアクセスメモリで実
施する。従来のディジタルフィルタでは、一つの大容ｌ
ＲＡＭとシフトレジスタとを用いて実施していた。しか
し、非線形分散が多くの遅延素子を含んでいる場合には
、ＲＡＭが非常に大容量になる。
トランスバーサルフィルタでモデル化することはできず
、なんらかのメモリルックアップテーブルが必要となる
。フィルタはまた適応的である必要があり、したがって
、ルックアンプテーブルをランダムアクセスメモリで実
施する。従来のディジタルフィルタでは、一つの大容ｌ
ＲＡＭとシフトレジスタとを用いて実施していた。しか
し、非線形分散が多くの遅延素子を含んでいる場合には
、ＲＡＭが非常に大容量になる。
第６図は従来例ディジタルフィルタのブロック構成図で
ある。
ある。
この例では、非線形素子１１をＲＡＭ３０によりモデル
化し、第一の線形分散素子１０をトランスバーサル線形
フィルタ３１でモデル化し、第二の線形分散索子１２を
トランスバーサル線形フィルタ３２でモデル化している
。線形フィルタ３１は一つの遅延回路３３および二つの
係数値３４を含み、線形フィルタ３２は二つの遅延回路
３５および三つの係数値３６を含んでいる。しかし、実
際のフィルタに用いられる遅延回路数は、モデル化され
る伝送回路に依存する。入力信号ｘ ｆｔｌおよびｘ
（ｔ−Ｔ）には、乗算回路３７により係数値３４が乗算
される。入力信号ｘ （ｔ）およびｘ （ｔ−Ｔ）と係
数値３４との積は、加算回路３８で加算されて信号Ｚ
Ｉ （ｔｌとなり、ＲＡＭ３０の番地指定を行うための
信号として用いられる。線形フィルタ３２では、ＲＡＭ
３０の出力した信号Ｚ Ｚ （ｔ）およびこの信号を遅
延させた信号に、乗算回路３９で係数値３６を乗算し、
その積を加算回路４０で加算する。この例のディジタル
フィルタでは、ＲＡＭ３０からの出力Ｚ ！ （ｔ）が
非線形性により生成される値を正確に出力するために、
ビット数が多くなることが欠点である。この結果、乗算
回路３９は多数の乗算を実行しなければならない。
化し、第一の線形分散素子１０をトランスバーサル線形
フィルタ３１でモデル化し、第二の線形分散索子１２を
トランスバーサル線形フィルタ３２でモデル化している
。線形フィルタ３１は一つの遅延回路３３および二つの
係数値３４を含み、線形フィルタ３２は二つの遅延回路
３５および三つの係数値３６を含んでいる。しかし、実
際のフィルタに用いられる遅延回路数は、モデル化され
る伝送回路に依存する。入力信号ｘ ｆｔｌおよびｘ
（ｔ−Ｔ）には、乗算回路３７により係数値３４が乗算
される。入力信号ｘ （ｔ）およびｘ （ｔ−Ｔ）と係
数値３４との積は、加算回路３８で加算されて信号Ｚ
Ｉ （ｔｌとなり、ＲＡＭ３０の番地指定を行うための
信号として用いられる。線形フィルタ３２では、ＲＡＭ
３０の出力した信号Ｚ Ｚ （ｔ）およびこの信号を遅
延させた信号に、乗算回路３９で係数値３６を乗算し、
その積を加算回路４０で加算する。この例のディジタル
フィルタでは、ＲＡＭ３０からの出力Ｚ ！ （ｔ）が
非線形性により生成される値を正確に出力するために、
ビット数が多くなることが欠点である。この結果、乗算
回路３９は多数の乗算を実行しなければならない。
ＲＡＭ３０から出力される信号Ｚ ！ （ｔ）は、はぼ
同時に入力された信号Ｚ ｌ （ｔ）の値に依存し、Ｚ
ｔ（ｔ）” ｇ （Ｚｌ（ｔ）） および ｇ （Ｚｌ（ｔｌ） ＋Ｚ＋（ｔｔ））≠ｇ ［Ｚｌ（
ｔｌ）） ＋ｇ （Ｚｌ（ｈ））なる非線形関数ｇで表
される。出力）ｌ （ｔ）は、ＲＡＭ３０から出力され
た信号Ｚ ｔ （ｔ）、信号Ｚ ２ （ｔ）を単位遅延
時間Ｔだけ遅延させた信号Ｚｚ（ｔ−Ｔ）およびさらに
時間Ｔだけ遅延させた信号Ｚ、 （ｔ−２Ｔ）の線形関
数であり、ｙ（ｔ）＝ ｆ （Ｚｔ （ｔ）、Ｚｚ（ｔ
−Ｔ）、Ｚｚ（ｔ−２７） ）と表すことができる。こ
の式は、 ）’（ｔｌ＝ Ｌ （ｈ（ｔｌ） ＋ｆｚ （Ｚｔ（ｔ
−Ｔ））＋ ｆｓ （Ｚｚ（ｔ−２Ｔ） と変形することができる。ここでｆ＋、ｆｔおよびｆ。
同時に入力された信号Ｚ ｌ （ｔ）の値に依存し、Ｚ
ｔ（ｔ）” ｇ （Ｚｌ（ｔ）） および ｇ （Ｚｌ（ｔｌ） ＋Ｚ＋（ｔｔ））≠ｇ ［Ｚｌ（
ｔｌ）） ＋ｇ （Ｚｌ（ｈ））なる非線形関数ｇで表
される。出力）ｌ （ｔ）は、ＲＡＭ３０から出力され
た信号Ｚ ｔ （ｔ）、信号Ｚ ２ （ｔ）を単位遅延
時間Ｔだけ遅延させた信号Ｚｚ（ｔ−Ｔ）およびさらに
時間Ｔだけ遅延させた信号Ｚ、 （ｔ−２Ｔ）の線形関
数であり、ｙ（ｔ）＝ ｆ （Ｚｔ （ｔ）、Ｚｚ（ｔ
−Ｔ）、Ｚｚ（ｔ−２７） ）と表すことができる。こ
の式は、 ）’（ｔｌ＝ Ｌ （ｈ（ｔｌ） ＋ｆｚ （Ｚｔ（ｔ
−Ｔ））＋ ｆｓ （Ｚｚ（ｔ−２Ｔ） と変形することができる。ここでｆ＋、ｆｔおよびｆ。
は異なる線形関数である。Ｚｌ（ｔ）をｙ（【）に代入
すると、 ）’（ｔｌ＝ｆ＋ （ｇ（Ｚｌ（ｔ）） ） ＋ｆｔ
（ｇ（Ｚｌ（ｔ−Ｔ）））十ｆ＋ （ｇ（Ｚｔ（ｔ−２
Ｔ）） ）と表すことができる。線形関数ｆ＋、ｈ、ｆ
３および非線形関数ｇをまとめて、 Ｙ ｉｔ）＝ｇ＋（Ｚｔ（ｔ）） 十ｇｚ（Ｚｔ（ｔ−
Ｔ）） ＋ｇｓ（Ｚｔ（Ｌ−２７））と表すことができ
る。したがって、第６図のディジクルフィルタを、第１
図で示される構成に置き換えることができる。
すると、 ）’（ｔｌ＝ｆ＋ （ｇ（Ｚｌ（ｔ）） ） ＋ｆｔ
（ｇ（Ｚｌ（ｔ−Ｔ）））十ｆ＋ （ｇ（Ｚｔ（ｔ−２
Ｔ）） ）と表すことができる。線形関数ｆ＋、ｈ、ｆ
３および非線形関数ｇをまとめて、 Ｙ ｉｔ）＝ｇ＋（Ｚｔ（ｔ）） 十ｇｚ（Ｚｔ（ｔ−
Ｔ）） ＋ｇｓ（Ｚｔ（Ｌ−２７））と表すことができ
る。したがって、第６図のディジクルフィルタを、第１
図で示される構成に置き換えることができる。
第１図は本発明第一実施例ディジタルフィルタのブロッ
ク構成図である。
ク構成図である。
遅延回路４１により構成されるトランスバーサルフィル
タのそれぞれのタップは、ＲＡＭ４２の番地を出力する
。それぞれのＲＡ Ｍ４２の出力は第３図のＲＡＭ３０
と同等であるが、乗算回路３９を必要としない利点があ
る。
タのそれぞれのタップは、ＲＡＭ４２の番地を出力する
。それぞれのＲＡ Ｍ４２の出力は第３図のＲＡＭ３０
と同等であるが、乗算回路３９を必要としない利点があ
る。
線形フィルタ３１は信号Ｚｌｌｌを出力している。この
信号Ｚ Ｉ （ｔ）は、信号ｘ （ｔ）および信号ｘ
（ｔｌが単位遅延時間Ｔだけ遅延した信号ｘ （ｔ−Ｔ
）の関数として、Ｚｔ（ｔｌ＝ ｆ （ｘ（ｔｌ、ｘ（
ｔ−Ｔ） ）と表すことができる。ここでｆは線形関数
であり、Ｚｔ（ｔ）＝ ｆ＋（Ｘ（ｔ）） ＋ ｈ（ｘ
（ｔ−Ｔ））と表すことができる。この式をｙ（１１の
式で置き替えて、 ｙ（ｔｌ＝ｇ＋ （ｆ＋（ｘ（ｔ） 十ｆｚ（ｘ（ｔ−
Ｔ）））十ｇｚ （ｆ＋（Ｘ（ｔ−Ｔ） ＋ｆ２（ｘ（
ｔ−２７）） ）十８３（Ｌ（ｘ （ｔ−２Ｔ） 十ｆ
、（ｘ （ｔ−３７）） ）この式から二つの変数によ
る新しい非線形関数を定義することができる。すなわち
、 ｙｆｔｌ＝５４（ｘ（Ｕ、ｘ（ｔ−Ｔ） ３＋ ｇｓ
（ｘ （ｔ−Ｔ）、 ｘ （ｔ−２Ｔ））＋ｇｂ （ｘ
（ｔ−２７）、ｘ （ｔ−３７））である。この式で
表されるディジタルフィルタを第２図に示す。
信号Ｚ Ｉ （ｔ）は、信号ｘ （ｔ）および信号ｘ
（ｔｌが単位遅延時間Ｔだけ遅延した信号ｘ （ｔ−Ｔ
）の関数として、Ｚｔ（ｔｌ＝ ｆ （ｘ（ｔｌ、ｘ（
ｔ−Ｔ） ）と表すことができる。ここでｆは線形関数
であり、Ｚｔ（ｔ）＝ ｆ＋（Ｘ（ｔ）） ＋ ｈ（ｘ
（ｔ−Ｔ））と表すことができる。この式をｙ（１１の
式で置き替えて、 ｙ（ｔｌ＝ｇ＋ （ｆ＋（ｘ（ｔ） 十ｆｚ（ｘ（ｔ−
Ｔ）））十ｇｚ （ｆ＋（Ｘ（ｔ−Ｔ） ＋ｆ２（ｘ（
ｔ−２７）） ）十８３（Ｌ（ｘ （ｔ−２Ｔ） 十ｆ
、（ｘ （ｔ−３７）） ）この式から二つの変数によ
る新しい非線形関数を定義することができる。すなわち
、 ｙｆｔｌ＝５４（ｘ（Ｕ、ｘ（ｔ−Ｔ） ３＋ ｇｓ
（ｘ （ｔ−Ｔ）、 ｘ （ｔ−２Ｔ））＋ｇｂ （ｘ
（ｔ−２７）、ｘ （ｔ−３７））である。この式で
表されるディジタルフィルタを第２図に示す。
第２図は本発明第二実施例ディジタルフィルタのブロッ
ク構成図である。
ク構成図である。
この実施例のディジクルフィルタは、個々のＲＡＭの容
量が大きいが、乗算回路を必要としない利点がある。そ
れぞれのＲＡＭ６０には、二つの遅延回路６１の出力が
入力される。全てのＲＡＭ６０からの出力は加算回路６
２に供給される。第２図のモデルは第６図のディジタル
フィルタに対比することができる。それぞれのＲＡＭ６
０の入力の数は線形フィルタ３１の係数値３４の数に等
しい。遅延回路６１の数はフィルタ３２内の遅延回路３
５の数を基本としている。
量が大きいが、乗算回路を必要としない利点がある。そ
れぞれのＲＡＭ６０には、二つの遅延回路６１の出力が
入力される。全てのＲＡＭ６０からの出力は加算回路６
２に供給される。第２図のモデルは第６図のディジタル
フィルタに対比することができる。それぞれのＲＡＭ６
０の入力の数は線形フィルタ３１の係数値３４の数に等
しい。遅延回路６１の数はフィルタ３２内の遅延回路３
５の数を基本としている。
第４図に示した伝送回路はまた、次のように解析するこ
とができる。量子化された入力信号ｘ （ｔｌは、 ２１１＋ ＝Σａ ６ ｘ ４ （ｔ） −−−−（１
）と表される。ここで、全ての時間ｔに対してｘｌ（ｔ
）のうち一つだけが必ず零でなく、係数ａｉは量子化さ
れた信号に任意の非線形性を与える。非線形性は利得項
に依存する強度として単純に定義することができる。最
終的な出力は、このとき、となる。これは、 ＝Ｈ” （Ｘ Ａ） −′−−−−（３１と表される。
とができる。量子化された入力信号ｘ （ｔｌは、 ２１１＋ ＝Σａ ６ ｘ ４ （ｔ） −−−−（１
）と表される。ここで、全ての時間ｔに対してｘｌ（ｔ
）のうち一つだけが必ず零でなく、係数ａｉは量子化さ
れた信号に任意の非線形性を与える。非線形性は利得項
に依存する強度として単純に定義することができる。最
終的な出力は、このとき、となる。これは、 ＝Ｈ” （Ｘ Ａ） −′−−−−（３１と表される。
（３）式では積（ＸＡ）を最初に計算しているが、積（
Ｈ” Ｘ）を先に計算してもその値は同一である。
Ｈ” Ｘ）を先に計算してもその値は同一である。
第３図は、本発明第三実施例ディジタルフィルタのブロ
ック構成図を示す。この実施例では、積（Ｈ” Ｘ）を
先に計算しており、係数ａｉがそれぞれのチャネル上の
綿形且ベクトルに乗算される。
ック構成図を示す。この実施例では、積（Ｈ” Ｘ）を
先に計算しており、係数ａｉがそれぞれのチャネル上の
綿形且ベクトルに乗算される。
非線形素子ＮＬは、記憶セル選択回路のデコーダであり
、フィルタの係数の重みを決定するためのメモリルック
アップとして用いられる。したがって、メモリルックア
ップは第４図に示した伝送回路にＲＡＭを備えることに
より作られ、それぞれの線形分散索子１０による遅延段
出力により番地指定が行われて、これらのＲＡＭが出力
した値を連結することにより適切な出力が得られる。
、フィルタの係数の重みを決定するためのメモリルック
アップとして用いられる。したがって、メモリルックア
ップは第４図に示した伝送回路にＲＡＭを備えることに
より作られ、それぞれの線形分散索子１０による遅延段
出力により番地指定が行われて、これらのＲＡＭが出力
した値を連結することにより適切な出力が得られる。
この実施例は、第二実施例に示したディジタルフィルタ
にも拡張することができる。
にも拡張することができる。
この場合には出力ｙ （ｔ）は
３１ （ｔ） ＝Σ）ｌ＋ ｇ（上置ｔ−１−ｉ） ｗ
、）・・−（４）で表される。ここでｇ（）は、未定義
の非線形関数である。第（４）式は、 Ｍ＝２ の特別な場合には、 ｙ（ｔｌ＝ｈ＋ｇ（ｗ＋ｘ（Ｕ＋ｗ、ｘ（ｔ−１））＋
）ｌｔｇ（Ｗ＋Ｘ（ｔ−１）＋ＷｇＸ（ｔ−２））＋
ｈＮｇ （ｗ＋ Ｘ （ｔ−Ｎ＋１） ＋ ｗａｘ （
ｔ−Ｎ））と分解することができる。
、）・・−（４）で表される。ここでｇ（）は、未定義
の非線形関数である。第（４）式は、 Ｍ＝２ の特別な場合には、 ｙ（ｔｌ＝ｈ＋ｇ（ｗ＋ｘ（Ｕ＋ｗ、ｘ（ｔ−１））＋
）ｌｔｇ（Ｗ＋Ｘ（ｔ−１）＋ＷｇＸ（ｔ−２））＋
ｈＮｇ （ｗ＋ Ｘ （ｔ−Ｎ＋１） ＋ ｗａｘ （
ｔ−Ｎ））と分解することができる。
この場合に、第（３）式のベクトルＸ （ｔ）は次のよ
うなｘ （ｔｌ、ｘ （ｔ−１）により生成された直交
信号レベルの組から、 Ｘ”（ｔ）＝ と表される。信号ｘ ｒ （ｔｌ ｔ−ｔ）等は、ｘ
（ｔｌおよびＸ（ｔ−１）のビットを全て用いることに
より生成される単純な番地である。この装置の非線形性
は係数ａ１で表され、この係数ａ、はそれぞれｘｔ（）
に乗算される。ベクトルＢを、 Ｂ丁＝（ｂ＋、Ｉ）ｚ・・・ｂＬ） と定義する。ここで、ｂ、は非線形係数ａ１のいくつか
および線形分散係数Ｗ、およびＷ２を連結した値である
。このとき、 ｙ （ｔ） ＝旦ＴＸ”（ｔｌ且 °曲−（５）が得ら
れる。この式により、この関係により動作するフィルタ
が第２図のディジタルフィルタで実施できることが明ら
かである。
うなｘ （ｔｌ、ｘ （ｔ−１）により生成された直交
信号レベルの組から、 Ｘ”（ｔ）＝ と表される。信号ｘ ｒ （ｔｌ ｔ−ｔ）等は、ｘ
（ｔｌおよびＸ（ｔ−１）のビットを全て用いることに
より生成される単純な番地である。この装置の非線形性
は係数ａ１で表され、この係数ａ、はそれぞれｘｔ（）
に乗算される。ベクトルＢを、 Ｂ丁＝（ｂ＋、Ｉ）ｚ・・・ｂＬ） と定義する。ここで、ｂ、は非線形係数ａ１のいくつか
および線形分散係数Ｗ、およびＷ２を連結した値である
。このとき、 ｙ （ｔ） ＝旦ＴＸ”（ｔｌ且 °曲−（５）が得ら
れる。この式により、この関係により動作するフィルタ
が第２図のディジタルフィルタで実施できることが明ら
かである。
本発明のディジタルフィルタは、遅延回路毎にＲＡＭを
設けて非線形素子を含まない構成にしたので、記憶容量
が比較的小さく、乗算回数も少なく、しかも短い時間で
濾波特性を適応化できる。
設けて非線形素子を含まない構成にしたので、記憶容量
が比較的小さく、乗算回数も少なく、しかも短い時間で
濾波特性を適応化できる。
したがって、ディジタル信号処理のための適応ディジタ
ルフィタを安価に供給できる効果がある。
ルフィタを安価に供給できる効果がある。
本発明のディジタルフィルタは高速応答が可能であるか
ら、エコーキャンセラに用いて大きな効果がある。
ら、エコーキャンセラに用いて大きな効果がある。
第１図は本発明第一実施例ディジタルフィルタのブロッ
ク構成図。 第２図は本発明第二実施例ディジタルフィルタのブロッ
ク構成図。 第３図は本発明第三実施例ディジクルフィルタのブロッ
ク構成図。 第４図は記憶装置を含まない非線形素子を含む伝送回路
のブロック構成図。 第５図はデータ変復調装置のブロック構成図。 第６図は第５図の変復調装置をモデル化したディジタル
フィルタ。 １０・・・線形分散素子、１１・・・非線形素子、１２
・・・線形分散素子、２０・・・減算回路、２１・・・
遅延回路、２２・・・ディジタルアナログ変換器、２３
・・・四線二線変換器、２４・・・伝送線、２５・・・
エコーキャンセラ、２６・・・人力路、２７・・・減算
回路、３０・・・ＲＡＭ、 ３１．３２・・・線形フィ
ルタ、３３．３５・・・遅延回路、３４．３６・・・係
数値、３７．３９・・・乗算回路、３８．４０・・・加
算回路、４１・・・遅延回路、４２・・・ＲＡＭ、６０
・・・ＲＡＭ、６１・・・遅延回路、６２・・・加算回
路、ＮＬ・・・非線形素子。 特許出願人代理人 弁理士井出直孝
ク構成図。 第２図は本発明第二実施例ディジタルフィルタのブロッ
ク構成図。 第３図は本発明第三実施例ディジクルフィルタのブロッ
ク構成図。 第４図は記憶装置を含まない非線形素子を含む伝送回路
のブロック構成図。 第５図はデータ変復調装置のブロック構成図。 第６図は第５図の変復調装置をモデル化したディジタル
フィルタ。 １０・・・線形分散素子、１１・・・非線形素子、１２
・・・線形分散素子、２０・・・減算回路、２１・・・
遅延回路、２２・・・ディジタルアナログ変換器、２３
・・・四線二線変換器、２４・・・伝送線、２５・・・
エコーキャンセラ、２６・・・人力路、２７・・・減算
回路、３０・・・ＲＡＭ、 ３１．３２・・・線形フィ
ルタ、３３．３５・・・遅延回路、３４．３６・・・係
数値、３７．３９・・・乗算回路、３８．４０・・・加
算回路、４１・・・遅延回路、４２・・・ＲＡＭ、６０
・・・ＲＡＭ、６１・・・遅延回路、６２・・・加算回
路、ＮＬ・・・非線形素子。 特許出願人代理人 弁理士井出直孝
Claims (1)
- 【特許請求の範囲】 （１１人力信号が縦続的に供給される複数の遅延段と、 この遅延段の各々に対応して設ＬＪられた複数のランダ
ムアクセスメモリと、 これらの遅延段のそれぞれの出力により上記ランダムア
クセスメモリの番地を指定する手段と、このランダムア
クセスメモリのＨ５Ｅ ｌ’ｆ出し出力を連結する手段
と、 このランダムアクセスメモリに蓄えられた値を適応させ
るための誤差信号を出力する手段とを備えたディジタル
フィルタ。 （２）複数のランダムアクセスメモリは、入力信号を遅
延なく直接入力する入力回路を含む特許請求の範囲第＋
１１項に記載のディジタルフィルタ。 （３）各ランダムアクセスメモリは、遅延段の一つ以上
からの出力によりそれぞれ番地指定が行われる構成であ
る特許請求の範囲第（１１項または第（２）項に記載の
ディジタルフィルタ。 （４）遅延段およびランダムアクセスメモリは同数が備
えられ、 それぞれのランダムアクセスメモリの番地指定は隣接す
る遅延段により行う構成である特許請求の範囲第（３）
項に記載のディジタルフィルタ。 （５）ハイブリッド結合回路により接続された伝送線を
経由して入力されるディジタルデータから生じる送信信
号を処理する送受信部に備えられ、上記ハイブリッド結
合回路から入力されたエコー信号を相殺するための擬似
エコー信号を生成する手段を備えた エコーキャンセラにおいて、 入力信号が縦続的に供給される複数の遅延段と、この遅
延段の各々に対応して設けられた複数のうンダムアクセ
スメモリと、これらの遅延段のそれぞれの出力により上
記ランダムアクセスメモリの番地を指定する手段と、こ
のランダムアクセスメモリの読み出し出力を連結する手
段と、このランダムアクセスメモリに蓄えられた値を適
応させるための誤差信号を出力する手段とを含むディジ
タルフィルタ を備えたことを特徴とするエコーキャンセラ。 （６） ディジタルフィルタは、 それぞれの段がフィルタ係数を記憶する複数のランダム
アクセスメモリの一つ以上を番地指定する構成のシフト
レジスタと、 このランダムアクセスメモリがらの出力を加算する手段
と、 この加算する手段の出方をエコー信号に接続して誤差信
号を生成し、帰還回路に供給し、ランダムアクセスメモ
リに蓄えられた係数を調整することにより誤差信号を集
束させる手段と を含む 特許請求の範囲第（５）項に記載のエコーキャンセ（７
）帰還回路はスケーリング手段を含む特許請求の範囲第
（６）項に記載のエコーキャンセラ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB848400791A GB8400791D0 (en) | 1984-01-12 | 1984-01-12 | Digital filter |
| GB8400791 | 1984-01-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60160721A true JPS60160721A (ja) | 1985-08-22 |
Family
ID=10554887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60003134A Pending JPS60160721A (ja) | 1984-01-12 | 1985-01-11 | デイジタルフイルタおよびこれを用いたエコーキヤンセラ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4694451A (ja) |
| EP (1) | EP0152172A1 (ja) |
| JP (1) | JPS60160721A (ja) |
| AU (1) | AU564747B2 (ja) |
| CA (1) | CA1241382A (ja) |
| FI (1) | FI87863C (ja) |
| GB (1) | GB8400791D0 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370219A (ja) * | 1989-07-31 | 1991-03-26 | American Teleph & Telegr Co <Att> | エコーキャンセラとエコー消去方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8400791D0 (en) * | 1984-01-12 | 1984-02-15 | British Telecomm | Digital filter |
| GB8427165D0 (en) * | 1984-10-26 | 1984-12-05 | British Telecomm | Adaptive recognising device |
| GB8511835D0 (en) * | 1985-05-10 | 1985-06-19 | British Telecomm | Adaptive digital filter |
| NL8600817A (nl) * | 1986-03-28 | 1987-10-16 | At & T & Philips Telecomm | Adaptief filter voor het vormen van een echokompensatiesignaal in een zend-ontvangstelsel voor het in duplexvorm bedrijven van digitale communicatie over een enkel geleiderpaar. |
| EP0280898A1 (de) * | 1987-02-18 | 1988-09-07 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Unterdrücken von Echosignalen |
| US6272241B1 (en) | 1989-03-22 | 2001-08-07 | British Telecommunications Public Limited Company | Pattern recognition |
| GB2248532A (en) * | 1990-10-01 | 1992-04-08 | Philips Electronic Associated | Digital filters |
| DE69020568D1 (de) * | 1990-10-30 | 1995-08-03 | Ibm | Selbsttrainierendes adaptives Entzerrungsverfahren und -vorrichtung. |
| JPH04270510A (ja) * | 1990-12-28 | 1992-09-25 | Advantest Corp | ディジタルフィルタ及び送信機 |
| US5384806A (en) * | 1991-09-23 | 1995-01-24 | At&T Bell Laboratories | Modem with time-invariant echo path |
| US5329586A (en) * | 1992-05-29 | 1994-07-12 | At&T Bell Laboratories | Nonlinear echo canceller for data signals using a non-redundant distributed lookup-table architecture |
| US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
| FR2701784B1 (fr) * | 1993-02-18 | 1995-05-12 | Matra Sep Imagerie Inf | Procédé et dispositif d'amortissement actif de vibrations. |
| KR0181165B1 (ko) * | 1995-06-29 | 1999-04-01 | 김광호 | 유한장 임펄스응답 필터 및 그 필터링 방법 |
| US5793820A (en) * | 1996-07-10 | 1998-08-11 | Intellon Corporation | Automatic adaptive filtering according to frequency modulation rate |
| US7079498B2 (en) * | 2002-06-14 | 2006-07-18 | Intel Corporation | Method, apparatus, and system for reducing memory requirements for echo cancellers |
| US9616713B2 (en) * | 2010-08-30 | 2017-04-11 | The Goodyear Tire & Rubber Company | Non-pneumatic tire |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646320A (en) * | 1979-09-22 | 1981-04-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | Digital filter |
| EP0152172A1 (en) * | 1984-01-12 | 1985-08-21 | BRITISH TELECOMMUNICATIONS public limited company | Adaptive digital filter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2118410A5 (ja) * | 1970-12-17 | 1972-07-28 | Ibm France | |
| FR2379946A1 (fr) * | 1977-02-04 | 1978-09-01 | Labo Cent Telecommunicat | Filtre numerique |
| US4435823A (en) * | 1980-12-29 | 1984-03-06 | Harris Corporation | Adaptive equalizer capable of linear and nonlinear weighting |
-
1984
- 1984-01-12 GB GB848400791A patent/GB8400791D0/en active Pending
-
1985
- 1985-01-07 FI FI850056A patent/FI87863C/fi not_active IP Right Cessation
- 1985-01-10 US US06/690,193 patent/US4694451A/en not_active Expired - Lifetime
- 1985-01-10 EP EP85300173A patent/EP0152172A1/en not_active Withdrawn
- 1985-01-10 AU AU37592/85A patent/AU564747B2/en not_active Ceased
- 1985-01-11 CA CA000471952A patent/CA1241382A/en not_active Expired
- 1985-01-11 JP JP60003134A patent/JPS60160721A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646320A (en) * | 1979-09-22 | 1981-04-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | Digital filter |
| EP0152172A1 (en) * | 1984-01-12 | 1985-08-21 | BRITISH TELECOMMUNICATIONS public limited company | Adaptive digital filter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370219A (ja) * | 1989-07-31 | 1991-03-26 | American Teleph & Telegr Co <Att> | エコーキャンセラとエコー消去方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FI850056L (fi) | 1985-07-13 |
| AU564747B2 (en) | 1987-08-27 |
| CA1241382A (en) | 1988-08-30 |
| AU3759285A (en) | 1985-07-18 |
| FI850056A0 (fi) | 1985-01-07 |
| US4694451A (en) | 1987-09-15 |
| FI87863C (fi) | 1993-02-25 |
| GB8400791D0 (en) | 1984-02-15 |
| EP0152172A1 (en) | 1985-08-21 |
| FI87863B (fi) | 1992-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60160721A (ja) | デイジタルフイルタおよびこれを用いたエコーキヤンセラ | |
| CA1258301A (en) | Non-linear adaptive filters | |
| US4633386A (en) | Digital signal processor | |
| EP0464500B1 (en) | Echo canceler having adaptive digital filter unit associated with delta-sigma modulation circuit | |
| AU606392B2 (en) | Circuit for cancelling whole or part of a waveform using nonrecursive and recursive filters | |
| JPS6030129B2 (ja) | 再帰形デジタルフイルタ | |
| KR100404012B1 (ko) | 적응성 비선형 에코 보상기 | |
| Cowan et al. | A digital adaptive filter using a memory-accumulator architecture: Theory and realization | |
| GB2135149A (en) | Apparatus for generating scaled weighting coefficients for sampled data filters | |
| JPS62294315A (ja) | 適応フイルタ | |
| CA1110769A (en) | Digital signal processing arrangement | |
| EP0034241B1 (en) | Non-recursive digital filter | |
| US4571719A (en) | FIR-Type balance filter incorporated in the transmitter-receiver unit in a telecommunication system | |
| KR960702212A (ko) | 교차형 디지탈 유한임펄스응답필터에서 이진입력신호를 탭계수와 승산시키는 방법 및 회로배열과 교차형 디지탈필터의 설계방법 | |
| EP0576215B1 (en) | Rate converter for converting data rate | |
| CN116827308B (zh) | 资源优化型fir滤波器及其实现方法 | |
| Eswaran et al. | Realization of multidimensional GIC digital filters | |
| JPS6113416B2 (ja) | ||
| US4633225A (en) | Impedance line matching device using feedback | |
| JPH0741213Y2 (ja) | Ｆｉｒフィルタ | |
| JPS6041491B2 (ja) | デイジタル波形整形フイルタ− | |
| JPH0430621A (ja) | ディジタルアダプティブフィルタ | |
| RU2233553C2 (ru) | Устройство для разделения сигналов передачи в дуплексных системах связи | |
| JPH012100A (ja) | ディジタル歪付加装置 | |
| Mandyam | Application of genetic algorithms to Volterra filter structure determination for adaptive systems |