JPS601566A - Speed detector - Google Patents

Speed detector

Info

Publication number
JPS601566A
JPS601566A JP10779283A JP10779283A JPS601566A JP S601566 A JPS601566 A JP S601566A JP 10779283 A JP10779283 A JP 10779283A JP 10779283 A JP10779283 A JP 10779283A JP S601566 A JPS601566 A JP S601566A
Authority
JP
Japan
Prior art keywords
counter
pulse
speed
pulses
average
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10779283A
Other languages
Japanese (ja)
Other versions
JPH049266B2 (en
Inventor
Masaki Obara
正樹 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP10779283A priority Critical patent/JPS601566A/en
Publication of JPS601566A publication Critical patent/JPS601566A/en
Publication of JPH049266B2 publication Critical patent/JPH049266B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42Devices characterised by the use of electric or magnetic means
    • G01P3/44Devices characterised by the use of electric or magnetic means for measuring angular speed
    • G01P3/48Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
    • G01P3/481Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
    • G01P3/489Digital circuits therefor

Abstract

PURPOSE:To enable accurate detection of average speed even when the rotating direction varies by determining the rotating direction by a two-phase pulse to compute the difference between the average rotational speed in the positive direction and that in the negative direction resulting in the average rotational speed. CONSTITUTION:The sampling period Stau of positive and negative pulse counters 19 and 20 is controlled with a timer counter 17 for counting the specified number of clocks. Pulses are counted with counters 18 and 19 respectively according to the positive and negative rotational speeds depending on the decision on a two- phase pulse with a pulse generator 2A and a rotating direction detector 13 and counts NP and NN are latched with latch circuits 22 and 23. The period PN from the final pulse to the end of the time Stau is latched with the time counter 18 and a latch circuit 21. A device 28 computes the difference V between the average rotational speeds in the positive and negative directions based on the formula depending on the contents of these circuits 21-23 and the period PN-1 prior to one cycle of a memory 29 to make the average rotational speed. Thus, accurate detection of the average speed can be done regardless of change in the rotating direction.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、例えば電動機軸の如き回転軸により駆動され
てパルスを出力するパルス発生器(パルスジェネレータ
)からの、該出力パルスの繰り返し周期をめて前記回転
軸の回転速度とする如き速度検出装置に関するものであ
る。
Detailed Description of the Invention [Technical Field to Which the Invention Pertains] The present invention relates to a method for controlling the repetition period of output pulses from a pulse generator that is driven by a rotating shaft such as a motor shaft and outputs pulses. The present invention relates to a speed detection device that detects the rotational speed of the rotating shaft.

〔従来技術とその問題点〕[Prior art and its problems]

第1図はこの種速度検出装置の従来例を示すブロック図
である0同図において、■は基準クロックパルス発生器
、2は図示せざる回転軸により駆動されるパルス発生器
(タコジェネレータPG)、3は分周カウンタである0
ここで分周カウンタ3は、基準クロックパルス発生器1
からのクロックパルスをサンプリング周期TOに相当す
るだけ計数し、計数し終わる毎にパルスを出力する。
FIG. 1 is a block diagram showing a conventional example of this type of speed detection device. In the same figure, ■ is a reference clock pulse generator, and 2 is a pulse generator (tachogenerator PG) driven by a rotating shaft (not shown). , 3 is the frequency division counter 0
Here, the frequency division counter 3 is the reference clock pulse generator 1
Counts the clock pulses from 1 to 4 corresponding to the sampling period TO, and outputs a pulse every time the counting is completed.

4はTカウンタである。なお、Tカウンタ4は、基準ク
ロック発生器lからのクロックパルスを入力されて計数
するが、パルス発生器2からの出力パルスが入力される
毎にリセットされるカウンタである。5はパルス発生器
2からの出力パルスを計数するNカウンタ、6.11は
それぞれ遅延回路、7,9.10はそれぞれバッファカ
ウンタ、8は演算装置である。
4 is a T counter. Note that the T counter 4 receives and counts clock pulses from the reference clock generator 1, and is a counter that is reset each time an output pulse from the pulse generator 2 is input. 5 is an N counter for counting output pulses from the pulse generator 2, 6.11 are delay circuits, 7, 9.10 are buffer counters, and 8 is an arithmetic unit.

第1A図は第1図の回路における各部伯号のタイミング
関係を示すチャートである。同図において、aは基準ク
ロックパルス発生器1から発生されるクロックパルスを
示し、bは分周カウンタ3からサンプリング周期TO毎
に出力されるサンプリングパルスを示し、Cはパルス発
生器2からの出力パルスを示す。
FIG. 1A is a chart showing the timing relationship of each part in the circuit of FIG. In the figure, a indicates the clock pulse generated from the reference clock pulse generator 1, b indicates the sampling pulse output from the frequency division counter 3 at each sampling period TO, and C indicates the output from the pulse generator 2. Indicates pulse.

第1図、第1A図を参照して動作を説明するOパルス発
生器2からの出力パルスはNカウンタ5により計数され
る。Tカウンタ4は基準クロックパルス発生器1からの
クロックパルスを計数し、パルス発生器2からの出力パ
ルスによってリセットされ、続いて再び計数を開始する
0分周カウンタ3はサンプリング周期TO毎にサンプリ
ングパルスを出力する。
The output pulses from the O pulse generator 2, the operation of which will be explained with reference to FIGS. 1 and 1A, are counted by the N counter 5. The T counter 4 counts the clock pulses from the reference clock pulse generator 1, is reset by the output pulse from the pulse generator 2, and then starts counting again.The zero frequency divider counter 3 counts the sampling pulses every sampling period TO. Output.

バッファカウンタ9は、遅延回路11を介して微小時間
の遅れをもってサンプリングパルスを入力されると、T
カウンタ4の内容を取り込む。バッファカウンタ7は、
サンプリングパルスを入力されると、Nカウンタ5の内
容を取り込む。Nカウンタ5は、遅延回路6を介して微
小時間の遅れをもってサンプリングパルスを入力される
とリセットし、再び計数を開始する。バッファカウンタ
10には、前回のサンプリング周期におけるバッファカ
ウンタ9の内容が保持されている。
When the buffer counter 9 receives a sampling pulse with a slight time delay via the delay circuit 11, the buffer counter 9 receives the sampling pulse T.
Load the contents of counter 4. The buffer counter 7 is
When a sampling pulse is input, the contents of the N counter 5 are taken in. When the N counter 5 receives a sampling pulse with a slight time delay via the delay circuit 6, it is reset and starts counting again. The buffer counter 10 holds the contents of the buffer counter 9 in the previous sampling period.

以上の結果、バッファカウンタ9には、第1A図におけ
る期間長Tに相当する値が保持され、バッファカウンタ
10には同じくTに相当する値が保持されることが理解
されるであろう。またバッファカウンタ7の内容Nは、
唯今の例では3である。また(T、+T−T)の値は、
1度出力パルスの3周期分の長さに相当することがやは
り第1AIJから認められるであろう。
As a result of the above, it will be understood that the buffer counter 9 holds a value corresponding to the period length T in FIG. 1A, and the buffer counter 10 holds a value corresponding to T. Also, the content N of the buffer counter 7 is
In the current example, it is 3. Also, the value of (T, +T-T) is
It will also be seen from the first AIJ that one time corresponds to the length of three periods of the output pulse.

そこで演算装置8において、N/(To十T−T)なる
演算を行なってめた値Fは、パルス発生器2から発生す
る出力パルスの繰り返し周期の1サンプリング周期にお
ける平均値(図示せざる回転軸の平均速度)であること
が判る。
Therefore, in the arithmetic unit 8, the value F obtained by performing the calculation N/(To + T-T) is the average value in one sampling period of the repetition period of the output pulses generated from the pulse generator 2 (not shown). It can be seen that the average speed of the shaft is

以上説明した如き従来の速度検出装置は、回転軸が一方
向(正方向或いは逆方向の何れか一方)においてのみ回
転しているときには問題がないが、1サンプリング期間
内において、回転方向が正方向から逆方向へ、或いはそ
の逆に変化した場合に問題があった。
The conventional speed detection device as explained above has no problem when the rotating shaft rotates only in one direction (either the forward direction or the reverse direction), but within one sampling period, the rotation direction is in the forward direction. There was a problem when there was a change in the opposite direction or vice versa.

すなわち、例えば1サンプリング周期の前半において回
転軸が正方向に回転し、後半において逆方向に回転した
とすれば、差し引きして回転軸の平均速度は零となるべ
き所を、従来の速度検出装置では、Nカウンタ5は、回
転軸の回転方向に関係なく、パルス発生器2から出力さ
れるパルスを一方的に計数して加算するので、回転軸の
平均速度は決して零にはならない。
In other words, for example, if the rotating shaft rotates in the forward direction in the first half of one sampling period and rotates in the opposite direction in the second half, the average speed of the rotating shaft should be zero after subtraction, but the conventional speed detection device Since the N counter 5 unilaterally counts and adds up the pulses output from the pulse generator 2 regardless of the rotational direction of the rotating shaft, the average speed of the rotating shaft never becomes zero.

電動機速度を零付近で制御しようとする場合、電動機軸
は正方向と逆方向に微小な回転を繰り返すことがあるが
、このようなとき、従来の速度検出装置により検出され
た回転速度は決して零にならないため、制御動作が誤動
作を起こすことになる0 〔発明の目的〕 本発明は、上述のような従来技術における不都合を解消
するためになされたものであり、従って本発明の目的は
、1サンプリング周期内において回転方向が如何ように
変化しようとも、その間において回転方向の正負をも考
慮に入れた平均速度を検出することのできる速度検出装
置を提供することにある○ 〔発明の要点〕 本発明は、パルス発生器から、互いに90°の位相差を
もった二相パルスが出力されることに着目し、この二相
パルスによって回転方向の正負を知り、正方向の平均回
転速度と負方向の平均回転速度をめ、両者の差をとって
める平均回転速度とするようにした点にある。
When trying to control the motor speed near zero, the motor shaft may repeat minute rotations in the forward and reverse directions, but in such cases, the rotation speed detected by a conventional speed detection device will never reach zero. [Objective of the Invention] The present invention has been made to solve the above-mentioned disadvantages in the prior art. An object of the present invention is to provide a speed detection device capable of detecting an average speed that takes into account the positive and negative directions of rotation, regardless of how the direction of rotation changes within a sampling period. The invention focuses on the fact that a pulse generator outputs two-phase pulses with a phase difference of 90 degrees from each other.The two-phase pulses are used to determine whether the rotation direction is positive or negative, and the average rotation speed in the positive direction and the average rotation speed in the negative direction are determined. The difference between the average rotational speed and the difference between the two is taken as the average rotational speed.

〔発明の実h1例〕 次に図を参照して本発明の詳細な説明する。[Example of practical invention h1] The present invention will now be described in detail with reference to the drawings.

第2図は本発明の一実施例を示すブロック図、第1A図
は第2図における各部信号のタイムチャートである。こ
れらの図において、2人はパルス発生器、12.12は
二相パルス信号、13は回転゛方向検出器、14は計時
カウンタリセット信号、1[は正方向パルス信号、16
は逆方向パルス信号、17はタイマカウンタ、18は計
時カウンタ、19は正方向パルスカウンタ、20は逆方
向パルスカウンタ、21〜23はそれぞれラッチ、24
はカウンタリセット信号、25は保持及び割込信号、2
6は基準クロック、27はバス、28は演算装置、29
は記憶装置、である。
FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG. 1A is a time chart of various signals in FIG. In these figures, 2 are pulse generators, 12.12 is a two-phase pulse signal, 13 is a rotation direction detector, 14 is a time counter reset signal, 1 is a positive direction pulse signal, 16
is a reverse pulse signal, 17 is a timer counter, 18 is a time counter, 19 is a forward pulse counter, 20 is a reverse pulse counter, 21 to 23 are latches, and 24
is a counter reset signal, 25 is a hold and interrupt signal, 2
6 is a reference clock, 27 is a bus, 28 is an arithmetic unit, 29
is a storage device.

第2図、第2A図を参照する0演算装置28に内蔵のク
ロック源から出力される基準クロック26は、タイマカ
ウンタ17によってサンプリング時間ST間隔毎に出力
される保持及び割込信号25、カウンタリセット信号2
4に変換されると共に、31°時カウンタ18でh1°
数される。
Referring to FIGS. 2 and 2A, a reference clock 26 outputted from a clock source built into the 0 arithmetic unit 28 is a holding and interrupt signal 25 outputted by the timer counter 17 at each sampling time ST interval, and a counter reset signal. signal 2
h1° at the counter 18 at 31°
counted.

一方パルスQL4)2Aからの二相ハルス12゜12(
相互に位相が90°ずれている)は回転方向検出器13
によって、計時力ウンタリセツh fi1号14、正方
向パルス信号15、逆方向パルス信号16に変換され、
リセット信号14は計時カウンタ18に与えられ、パル
ス信号15,16はそ− れぞれ正方向パルスカウンタ
19、逆方向パルスカウンタ20によって計数される。
On the other hand, the two-phase Hals 12°12(
90 degrees out of phase with each other) is the rotation direction detector 13
is converted into a clock force unreset h fi1 14, a forward direction pulse signal 15, and a reverse direction pulse signal 16,
The reset signal 14 is applied to a time counter 18, and the pulse signals 15 and 16 are counted by a forward pulse counter 19 and a reverse pulse counter 20, respectively.

ラッチ21,22.23は、保持及び割込信号25によ
ってカウンタIs、19.zoの内容を保持し、カウン
タ19,20はリセット信号24によってリセットされ
る。演算装置28は、保持及び割込信号25を受取る毎
にラッチ21t22t23の内容をそれぞれサンプリン
グ時間経過直前の被計数パルス位置からサンプリングパ
ルス位置(サンプリング時間経過)までの時間Pn1正
方向パルス数Np1逆方向パルスiI&NNとして取り
込み、記憶装置29に記憶しておいたPnより1サンプ
リング周期前の同様な値Pn−1とから次の(1)式に
よる演算を行って回転速度■をめる。
The latches 21, 22.23 are activated by the holding and interrupt signals 25 to control the counters Is, 19. The contents of zo are held and the counters 19 and 20 are reset by the reset signal 24. Each time the arithmetic unit 28 receives the holding and interrupt signals 25, the contents of the latches 21t22t23 are calculated as the time Pn1, the number of pulses in the forward direction, Np1, the number of pulses in the backward direction, from the counted pulse position immediately before the sampling time elapses to the sampling pulse position (sampling time elapsed). From a similar value Pn-1 taken in as pulses iI & NN and stored in the storage device 29 one sampling period earlier than Pn, calculation is performed according to the following equation (1) to calculate the rotational speed (2).

第3図は本発明の他の実施例を示すブロック図、第3A
図は第3図の自路における各部信号のタイミング関係を
示すチャートである。
FIG. 3 is a block diagram showing another embodiment of the present invention, FIG.
This figure is a chart showing the timing relationship of signals of various parts in the own path of FIG. 3.

これらの図において、第2図、第2A図におけるのと同
じ要素には同じ符号を付した。そのほか、30はタイマ
、31は分周器、32,32Aはそれぞれ正方向パルス
カウンタ、33,33Aはそれぞれ逆方向パルスカウン
タ、34,34Aはそれぞれ計時カウンタ、35.36
はそれぞれカウンタ選択信号、37は割込信号、である
In these figures, the same elements as in FIGS. 2 and 2A are given the same reference numerals. In addition, 30 is a timer, 31 is a frequency divider, 32 and 32A are each a forward direction pulse counter, 33 and 33A are each a reverse direction pulse counter, 34 and 34A are each a time counter, 35.36
are counter selection signals, and 37 is an interrupt signal.

第3図、第3A図を参照する。演算装置28に内蔵のク
ロック源から出力される基準クロック26は、分周器3
1によって、サンプリング時間ST間陥毎に出力するカ
ウンタ選択信号35.36に変換され、カウンタ32,
33.34.32A。
Please refer to FIG. 3 and FIG. 3A. The reference clock 26 outputted from the clock source built into the arithmetic unit 28 is transmitted to the frequency divider 3.
1, it is converted into a counter selection signal 35, 36 which is output every time during the sampling time ST, and the counter 32,
33.34.32A.

33A、34Aに与えられる。33A and 34A.

一方ハ/’ X 発生ff、 2 Aからの二相パルス
12゜12は回転方向検出器13によって計時カウンタ
リセット信号14、正方向パルス信号15、逆方向パル
ス信号16に変換され、リセット信号14は計時カウン
タ34,34Aをリセットするのに用いられ、パルス信
号15,16はカウンタ32゜32A、33.33Aに
よって計数される。
On the other hand, the two-phase pulse 12°12 from C/' It is used to reset the time counters 34, 34A, and the pulse signals 15, 16 are counted by the counters 32.degree. 32A, 33.33A.

カウンタ32,33,34はカウンタ選択信号36がH
レベルにある時計数を行い、Lレベルにある時計数を禁
止すると共に、カウンタ34についてはリセットをも禁
止する。カウンタ32A。
The counters 32, 33, and 34 are set when the counter selection signal 36 is high.
A clock count at level is performed, a clock count at L level is prohibited, and resetting of the counter 34 is also prohibited. Counter 32A.

33A、34Aはカウンタ選択信号35によって上記の
カウンタ32#33,34と同様の動作を行う。
33A and 34A operate in the same manner as the counters 32#33 and 34 described above in response to the counter selection signal 35.

演算装置284ま、タイマ30からの割込信号37を受
取る毎にカウンタ34の内容を数回読み取りそれらの値
の大小を判別することによりどちらのカウンタ群が計数
禁止であるかを知る。例えばカウンタ32,33,34
が計数禁止であるとするとカウンタ34の値をサンプリ
ング時間経過直前の被計数パルス位置からサンプリング
パルス位置(サンプリング時間経過)までの時間Pn1
カウンタ32の値を正方向パルス数Np1カウンタ33
の値を逆方向パルス数NNとして読み取り、その後カウ
ンタ32,33.34をリセットしてその内容を零にし
、記憶装置29に記憶しておいたPnの一回前の値Pn
−1とから前記(1)式による演算を行って回転速度■
をめる。
Each time the arithmetic unit 284 receives an interrupt signal 37 from the timer 30, it reads the contents of the counter 34 several times and determines the magnitude of these values, thereby knowing which counter group is prohibited from counting. For example, counters 32, 33, 34
If counting is prohibited, the value of the counter 34 is calculated as the time Pn1 from the counted pulse position immediately before the sampling time elapses to the sampling pulse position (sampling time elapsed).
The value of the counter 32 is converted to the number of positive direction pulses Np1 counter 33
The value of Pn is read as the number of backward pulses NN, and then the counters 32, 33, and 34 are reset to zero, and the previous value Pn of Pn stored in the storage device 29 is read.
−1 and calculate the rotational speed according to equation (1) above.
I put it on.

本実施例によれば、所要のカウンタをすべて2組用意し
、交互に切り換えて使用するようにしたので、第2図の
実施例において必要としたラッチを不要としている。
According to this embodiment, all the required counters are prepared in two sets and are used by switching them alternately, thereby eliminating the need for the latch required in the embodiment of FIG. 2.

第4図は本発明の更に他の実施例を示すブロック図、第
4A図は第4図の回路における各部信号のタイミング関
係したチャートである。
FIG. 4 is a block diagram showing still another embodiment of the present invention, and FIG. 4A is a chart related to the timing of various signals in the circuit of FIG. 4.

これらの図において、第2図、第2A図におけるのと同
じ要素には同じ符号を付した。そのほか、回転方向検出
器13から出力されるパルス信号41は、計時カウンタ
18へ入力されるとぎはそのリセット信号となり、加減
算カウンタ40へ入力されるときは、同じく回転方向検
出器13から加減算カウンタ40へ供給される回転方向
(8号42の極性レベル(正回転ならHレベル、逆回転
ならLレベル)に従って加算パルスまたは減算パルスと
なる信号である。21,21Aはぞれぞれラッチである
In these figures, the same elements as in FIGS. 2 and 2A are given the same reference numerals. In addition, when the pulse signal 41 outputted from the rotational direction detector 13 is inputted to the time counter 18, it becomes the reset signal, and when inputted to the addition/subtraction counter 40, the pulse signal 41 outputted from the rotational direction detector 13 also becomes a reset signal for the addition/subtraction counter 40. This is a signal that becomes an addition pulse or a subtraction pulse according to the rotation direction (No. 8 42 polarity level (H level for forward rotation, L level for reverse rotation). 21 and 21A are latches, respectively.

第4図、第4A図を参照して動作を説明する。The operation will be explained with reference to FIG. 4 and FIG. 4A.

演算装置28に内蔵されるクロック源からの基準クロッ
ク26は、タイマカウンタ17によってザンプリング時
間ST間隔毎に出力される保持及び割込信号25および
カウンタリセット信号24に変換されると共に、計時カ
ウンタ18にて計数される。
A reference clock 26 from a clock source built into the arithmetic unit 28 is converted by the timer counter 17 into a holding and interrupt signal 25 and a counter reset signal 24 that are output at each sampling time ST interval, and is also sent to the time counter 18. is counted.

一方、パルス発生器2人からの二相ノくルス12゜12
は回転方向検81%M13によってパルス信号41と回
転方向信号42に変換される。パルス信号41は回転方
向信号・42の極性に従って加減算カウンタ40におい
で計数され、かつ計時カウンタ18をリセットする。ラ
ッチ21,21Aけ、保持及び割込信号25によってカ
ウンタ18 、40の内容を保すする。
On the other hand, the two-phase pulse from two pulse generators is 12°12
is converted into a pulse signal 41 and a rotation direction signal 42 by rotation direction detection 81% M13. The pulse signal 41 is counted in the addition/subtraction counter 40 according to the polarity of the rotation direction signal 42 and resets the time counter 18. The contents of the counters 18 and 40 are maintained by the latches 21 and 21A and by the holding and interrupt signals 25.

加減算カウンタ40は、内容がラッチ21Aに保持され
た後、カウンタリセット信号24によってリセットされ
る。演算装置28は、保持及び割込(3号25を受取る
毎にランチ21,21Aの内容を、それぞれサンプリン
グ時間経過直前の被計数パルス位竹からサンプリングパ
ルス位置(サンプリング時間経過)までの時間Pn1被
3]数パルスilNとして取り込み、記憶装置29に格
納しておいたPITの一回前の値1)n−、とから前記
(1)式による演算を行って回転速度Vをめる。本実f
ffiHによれば、使用するカウンタが加減算カウンタ
なのでカウ゛/夕は1個ですむという利点がある。
The addition/subtraction counter 40 is reset by the counter reset signal 24 after the contents are held in the latch 21A. The arithmetic unit 28 saves the contents of the lunches 21 and 21A each time it receives the hold and interrupt (No. 3 25), and stores the contents of the lunches 21 and 21A, respectively, for the time Pn1 from the counted pulse position immediately before the sampling time elapses to the sampling pulse position (sampling time elapsed). 3] Calculate the rotational speed V by calculating the rotation speed V from the previous PIT value 1)n-, which was taken in as several pulses ilN and stored in the storage device 29, according to the equation (1). Honest f
According to ffiH, since the counter used is an addition/subtraction counter, there is an advantage that only one counter is required.

〔発明の効果〕〔Effect of the invention〕

この発明によれば、ノぐルス発牛器力)ら出力される二
相パルスを利用して回転軸の回転方向を検出し、それに
よりパルス発生器から出力される被■。
According to this invention, the rotational direction of the rotary shaft is detected using the two-phase pulse outputted from the pulse generator, and the rotational direction is thereby detected.

数パルスを回転方向に応じて別個のカウンタで8を数す
ることを可能にし、その計数値から回転速度を演算する
ようにしたため、正逆すべての方向の速度が検出でき、
その結果、lサンプ1」ング周期間において回転方向が
変化しても、正しし)平均速度を検出できるという利点
がある0
By making it possible to count the number of pulses to 8 using a separate counter depending on the direction of rotation, and calculating the rotation speed from the counted value, the speed in all directions, forward and reverse, can be detected.
As a result, even if the rotation direction changes during the sampling cycle, the correct average speed can be detected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の速度検出装置を示すブロック図、第1A
図は第1図の回路における各部信号のタイミング関係を
示すチャー)、第2図は本発明の一実施例を示すブロッ
ク図、第2A図は第2図の回路における各部信号のタイ
ミング関係を示すチャート、第3図は本発明の他の実施
例を示すブロック図、第3A図は第3図の回路における
各部信号のタイミング関係を示すチャート、第4111
′i本発明の更に別の実施例を示すプシツク図、第4A
図は第4図の回路における各部信号のタイミング関係を
示すチャート、である。 符号説明 l・・・・・・基準クロックパルス発生器、2,2A・
・・・・・パルス発生器、3・・・・・・分周カウンタ
、4・・・・・・Tカウンタ、5・・・・・・Nカウン
タ、6・・・・・・遅延回路、7・・t・・・バッファ
カウンタ、8・・・・・・演W装L 9 Flo・・・
・・・バッファカウンタ、11・・・・・・遅延回路、
12.12・・・・・・二相パルス信号、13・・・・
・・回転方向検出器、17・・・・・・タイマカウンタ
、18・・・・・・計時カウンタ、19・・・・・・正
方向パルスカウンタ、20・・・・・・逆方向パルスカ
ウンタ、21〜23・・・・・・ラッチ、26・−・・
・・基準クロック、27・・・・・・パス、28・・・
・・・演算装置、29・・・・・・記憶装置、30・・
・・・・タイマ、31・・・・・・分周器、32,32
A・・・・・・正方向パルスカウンタ、33,33A・
・・・・・逆方向パルスカウンタ、34,34A・・・
・・・計時カウンタ、35゜36・・・・・・カウンタ
選択信号、37・・・・・・割込信号、40・・−・・
・加減算カウンタ 第2A図
Fig. 1 is a block diagram showing a conventional speed detection device, Fig. 1A
Figure 2 is a block diagram showing an embodiment of the present invention, and Figure 2A is a diagram showing the timing relationship between signals of each part in the circuit of Figure 2. 3 is a block diagram showing another embodiment of the present invention, and FIG. 3A is a chart showing the timing relationship of each part signal in the circuit of FIG. 3.
'iPush-drawing showing a further embodiment of the invention, No. 4A
This figure is a chart showing the timing relationship of the signals of each part in the circuit of FIG. 4. Symbol explanation l...Reference clock pulse generator, 2, 2A.
...Pulse generator, 3...Divide counter, 4...T counter, 5...N counter, 6...Delay circuit, 7...t...buffer counter, 8...performance W equipment L 9 Flo...
...Buffer counter, 11...Delay circuit,
12.12... Two-phase pulse signal, 13...
...Rotation direction detector, 17...Timer counter, 18...Time counter, 19...Forward pulse counter, 20...Reverse direction pulse counter , 21-23... Latch, 26...
...Reference clock, 27...Pass, 28...
...Arithmetic device, 29...Storage device, 30...
...Timer, 31... Frequency divider, 32, 32
A...Forward direction pulse counter, 33, 33A・
...Reverse direction pulse counter, 34, 34A...
...Time counter, 35°36...Counter selection signal, 37...Interrupt signal, 40...
・Addition/subtraction counter Figure 2A

Claims (1)

【特許請求の範囲】 1)パルス発生器が回転軸により駆動されて発生するパ
ルスの繰り返し周期の所定期間における平均値をめて前
記回転軸の回転速度とする速度検出装置であって、パル
ス発生器からの出力パルスによって前記回転軸の回転方
向を検出する手段と、前記所定期間としてのサンプリン
グ時間sTを作成して出力するタイマと、検出された回
転軸の回転方向が正方向であるときの前記パルス発生器
からの出力パルスのサンプリング時間sT内における個
数(これをNPとする)を計数する第1のカウンタと、
同じく回転方向が逆方向であるときの出力パルスの個数
(これをNNとする)を計数する第2のカウンタと、サ
ンプリング時間経過直前の前記出力パルス位置からサン
プリング時間経過に至るまでの時間(これをPnとし、
1サンプリング周期前のそれをPn−1とする)を計測
する手段と、演算装置とから成り、演算装置が下記の式
によって演算する前記出力パルスの繰り返し周期の平均
値Vをもって前記回転軸の回転速度とするようにしたこ
とを特徴とする速度検出装置。 記 2、特許請求の範囲第1項に記載の速度検出装置におい
て、前記第1のカウンタと第2のカウンタから成る二つ
のカウンタが−っの加減算カウンタにより構成されたこ
とを特徴とする速度検出装置。
[Scope of Claims] 1) A speed detection device that determines the rotational speed of the rotary shaft by taking the average value over a predetermined period of the repetition period of pulses generated by a pulse generator driven by a rotary shaft, the pulse generator means for detecting the rotational direction of the rotary shaft using output pulses from the device; a timer for creating and outputting a sampling time sT as the predetermined period; a first counter that counts the number of output pulses from the pulse generator within a sampling time sT (this is referred to as NP);
Similarly, a second counter counts the number of output pulses when the rotation direction is in the opposite direction (this is assumed to be NN), and a second counter counts the number of output pulses (this is assumed to be NN), and a second counter that counts the number of output pulses (this is assumed to be NN) and the time from the output pulse position immediately before the sampling time elapses to the sampling time elapsed. Let be Pn,
The rotation of the rotation axis is determined by the average value V of the repetition period of the output pulses calculated by the calculation device according to the following formula. A speed detection device characterized in that the speed is detected. 2. The speed detection device according to claim 1, wherein the two counters, the first counter and the second counter, are comprised of -1 addition/subtraction counters. Device.
JP10779283A 1983-06-17 1983-06-17 Speed detector Granted JPS601566A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10779283A JPS601566A (en) 1983-06-17 1983-06-17 Speed detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10779283A JPS601566A (en) 1983-06-17 1983-06-17 Speed detector

Publications (2)

Publication Number Publication Date
JPS601566A true JPS601566A (en) 1985-01-07
JPH049266B2 JPH049266B2 (en) 1992-02-19

Family

ID=14468142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10779283A Granted JPS601566A (en) 1983-06-17 1983-06-17 Speed detector

Country Status (1)

Country Link
JP (1) JPS601566A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62159171A (en) * 1985-12-31 1987-07-15 Mita Ind Co Ltd Image recorder
JPS62233766A (en) * 1986-04-04 1987-10-14 Hitachi Ltd Speed detecting method
JPS6457174A (en) * 1987-08-27 1989-03-03 Matsushita Electric Ind Co Ltd Speed signal detector
JPH01193650A (en) * 1988-01-28 1989-08-03 Railway Technical Res Inst Speed calculation system for vehicle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4942376A (en) * 1972-04-28 1974-04-20
JPS5482256A (en) * 1977-12-14 1979-06-30 Matsushita Electric Ind Co Ltd Counter circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4942376A (en) * 1972-04-28 1974-04-20
JPS5482256A (en) * 1977-12-14 1979-06-30 Matsushita Electric Ind Co Ltd Counter circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62159171A (en) * 1985-12-31 1987-07-15 Mita Ind Co Ltd Image recorder
JPS62233766A (en) * 1986-04-04 1987-10-14 Hitachi Ltd Speed detecting method
JPS6457174A (en) * 1987-08-27 1989-03-03 Matsushita Electric Ind Co Ltd Speed signal detector
JPH01193650A (en) * 1988-01-28 1989-08-03 Railway Technical Res Inst Speed calculation system for vehicle

Also Published As

Publication number Publication date
JPH049266B2 (en) 1992-02-19

Similar Documents

Publication Publication Date Title
US4653040A (en) Disk size detecting circuit
JPS6229028B2 (en)
JPS601566A (en) Speed detector
US4710770A (en) Phase modulation type digital position detector
KR900002511B1 (en) Speed detecting device
US5198750A (en) Extremely wide range frequency measurement method
KR900005075Y1 (en) Generating circuit for head switching signal
JPH061279B2 (en) Digital speed detector
US4578625A (en) Spindle drive control system
JP2811187B2 (en) Low vibration driving method of pulse motor and its circuit
JP2968418B2 (en) Speed detector
JPS61189460A (en) Detecting method for fault of speed detector
JP2924365B2 (en) Digital speed detection circuit
JPH0340847B2 (en)
JPH07209316A (en) Digital ac servo device
JPH01124769A (en) Speed detecting device
JPH11248488A (en) Method and device for processing signal of encoder
JPH01113670A (en) Rotation detector
JP3195801B2 (en) Digital counter device
JPH0130395B2 (en)
JPH01174982A (en) Detection of acceleration
JPS62259101A (en) Speed arithmetic system
JPH04295287A (en) Speed detector for servo motor
JPS60255079A (en) Speed detector for motor
JPS6369481A (en) Arithmethic circuit for magnetic flux command value