JPS60154754A - デイジタル信号の送受信装置 - Google Patents
デイジタル信号の送受信装置Info
- Publication number
- JPS60154754A JPS60154754A JP1154584A JP1154584A JPS60154754A JP S60154754 A JPS60154754 A JP S60154754A JP 1154584 A JP1154584 A JP 1154584A JP 1154584 A JP1154584 A JP 1154584A JP S60154754 A JPS60154754 A JP S60154754A
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- circuit
- transmission
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はディジタル通信方式に関するもので、特に符号
量干渉などにより受信出力波形が劣化している場合に通
した多値ディジタル信号の送受信方式に関するものであ
る。
量干渉などにより受信出力波形が劣化している場合に通
した多値ディジタル信号の送受信方式に関するものであ
る。
従来のＭ値（Ｍ＝２に、ｋ ＝２．３．４−−−−−−
）ディジタル通信方式の受信側では、受信入力信号か
らＭ値の識別を行う方法が一般的である。しかし、無線
通信などで狭帯域信号を得るために送信側で基底帯域制
限を行った信号では、これを受信側で検波すると、帯域
制限が厳しいほど時間軸上の波形の広がりは増大するた
め、検波出力は符号量干渉を受け、再生したディジタル
情報の誤り率特性が劣化する欠点があった。
）ディジタル通信方式の受信側では、受信入力信号か
らＭ値の識別を行う方法が一般的である。しかし、無線
通信などで狭帯域信号を得るために送信側で基底帯域制
限を行った信号では、これを受信側で検波すると、帯域
制限が厳しいほど時間軸上の波形の広がりは増大するた
め、検波出力は符号量干渉を受け、再生したディジタル
情報の誤り率特性が劣化する欠点があった。
第１図は基底帯域制限を受けた４値ＦＭ変閤信号の検波
出力波形の一例を示す図で、８１、Ｓ２、Ｓ３は従来の
識別闇値、ｔｌは識別タイミングであり、識別タイミン
グｔ１における検波出力波形の開きはｈｌである。この
図かられかるようにアイアパーチャが小さくなっている
ため雑音余裕が小さり、識別出力の誤り率が増加する。
出力波形の一例を示す図で、８１、Ｓ２、Ｓ３は従来の
識別闇値、ｔｌは識別タイミングであり、識別タイミン
グｔ１における検波出力波形の開きはｈｌである。この
図かられかるようにアイアパーチャが小さくなっている
ため雑音余裕が小さり、識別出力の誤り率が増加する。
本発明は上記のような欠点を除去するため、符号量干渉
などにより波形劣化が生した場合にも良好な誤り率特性
が得られる通信方式を提供することを目的とする。
などにより波形劣化が生した場合にも良好な誤り率特性
が得られる通信方式を提供することを目的とする。
本発明は、受信出力波形が劣化した場合でも信号の遷移
点でアイアパーチャが十分量いているタイミングがある
ことに着目し、そのタイミングにおいて波形のとる値は
前後の符号と一定の関係を有することから、送信側で１
タイムスロフト前の送信データとの法Ｍの減算変換を行
い、受信側で受信信号の遷移点において２Ｍ−１値の識
別を行い、受信信号を復調することを特徴とする。
点でアイアパーチャが十分量いているタイミングがある
ことに着目し、そのタイミングにおいて波形のとる値は
前後の符号と一定の関係を有することから、送信側で１
タイムスロフト前の送信データとの法Ｍの減算変換を行
い、受信側で受信信号の遷移点において２Ｍ−１値の識
別を行い、受信信号を復調することを特徴とする。
送信する信号が基底帯域制限を受けた狭い帯域の信号で
あるときに本発明を実施するとその効果が大きい。
あるときに本発明を実施するとその効果が大きい。
本発明の動作原理をＭ＝４の場合に相当する４値ＦＭ変
調を用いた場合を例として説明する。
調を用いた場合を例として説明する。
第１図において、識別タイミングを従来のｔｌから受信
データの遷移点であるｔ２に移した場合には、識別闇値
を５４．３５、ｓ６、ｓ７．３Ｂ、Ｓｓとして７値識別
すれば、識別タイミングｔ２における検波出力波形の開
きはｈ２となり雑音余裕が大きくなる。
データの遷移点であるｔ２に移した場合には、識別闇値
を５４．３５、ｓ６、ｓ７．３Ｂ、Ｓｓとして７値識別
すれば、識別タイミングｔ２における検波出力波形の開
きはｈ２となり雑音余裕が大きくなる。
第２図は送信基底帯域制限の規格化３ｄＢ帯域幅ＢｂＴ
ｓ （Ｂｂ： ３ ｄＢ通過帯域幅、Ｔｓニシンポル周
期（１タイムスロツト））に対する識別タイミング時の
検波出力波形の開きｈｌ、ｈ２の関係を示す説明図であ
り、検波出力波形の開きｈｌ、ｈ２の値は送信基底帯域
制限の規格化３ｄＢ帯域幅ＢｂＴｓによって異なり、検
波出力波形の広さが最も大きくなる値を１とする場合の
関係を示している。
ｓ （Ｂｂ： ３ ｄＢ通過帯域幅、Ｔｓニシンポル周
期（１タイムスロツト））に対する識別タイミング時の
検波出力波形の開きｈｌ、ｈ２の関係を示す説明図であ
り、検波出力波形の開きｈｌ、ｈ２の値は送信基底帯域
制限の規格化３ｄＢ帯域幅ＢｂＴｓによって異なり、検
波出力波形の広さが最も大きくなる値を１とする場合の
関係を示している。
ここでは時刻ｔｉにおける検波出力波形の開きｈｌに比
べて時刻ｔ２における開きｈ２の値は、規格化３ｄＢ帯
域幅ＢｂＴｓが小さい場合に大きくなっている。このこ
とから、規格化３ｄＢ帯域幅ＢｂＴｓが小さいときには
、符号量緩衝が大きく検波出力波形が劣化しても開きｈ
２を識別に用いることにより雑音余裕が従来の方式と比
べて大きくとれることになる。
べて時刻ｔ２における開きｈ２の値は、規格化３ｄＢ帯
域幅ＢｂＴｓが小さい場合に大きくなっている。このこ
とから、規格化３ｄＢ帯域幅ＢｂＴｓが小さいときには
、符号量緩衝が大きく検波出力波形が劣化しても開きｈ
２を識別に用いることにより雑音余裕が従来の方式と比
べて大きくとれることになる。
本方式においては、再生符号系列ｄｉは検波出力Ｅの間
に次の関係を有するものとする。
に次の関係を有するものとする。
ｄｉ＝０： Ｂ＜ＳｓまたはＳ６≦Ｅ ＜ Ｓ ｓｄｉ
冨１： Ｓ９≦Ｅ ＜ Ｓ ｓ またはＳ５≦Ｅ ＜ ３４ ６１Ｍ２： Ｓ４≦ＥまたはＳ８≦Ｅ ＜ Ｓ Ｔｄｉ
＝３： Ｓｔ≦Ｅ ＜ Ｓ ５ −−−−−−・−・（１１ このとき、送信側において伝送される４値符号系列をｂ
ｉ（ｂｉ＝’０．１．２．３）とすれば、再生される符
号系列ｄｉは次式で表わされる。
冨１： Ｓ９≦Ｅ ＜ Ｓ ｓ またはＳ５≦Ｅ ＜ ３４ ６１Ｍ２： Ｓ４≦ＥまたはＳ８≦Ｅ ＜ Ｓ Ｔｄｉ
＝３： Ｓｔ≦Ｅ ＜ Ｓ ５ −−−−−−・−・（１１ このとき、送信側において伝送される４値符号系列をｂ
ｉ（ｂｉ＝’０．１．２．３）とすれば、再生される符
号系列ｄｉは次式で表わされる。
ｄｉ ＝ｂ ｉ■ｂｉ−１（■：法４の加算を表わす）
＝ （ｂ ｉ ＋ ｂ ｚ−１） ｍｏｄ ４ −−−
−−−−−（２）送信側では情報データ符号系列ａｔ
（ａｉ＝ｏ、１．２．３・・・・・・）の１タイムスロ
ツト前の送信データとの法４の減算変換を行って、ｂｉ
を送出する。ａｉとｂｉとの関係は次式で表わされる。
＝ （ｂ ｉ ＋ ｂ ｚ−１） ｍｏｄ ４ −−−
−−−−−（２）送信側では情報データ符号系列ａｔ
（ａｉ＝ｏ、１．２．３・・・・・・）の１タイムスロ
ツト前の送信データとの法４の減算変換を行って、ｂｉ
を送出する。ａｉとｂｉとの関係は次式で表わされる。
ｂ ｉ ＝ ａ ｉ ｅｂｉ−ｔ （○は法４の減算を
表す）−・−−一−−−・（３） ＝ （ａ １−Ｊ−１） ｍｏｄ ４ （２）式および（３）式より再生される符号系列ｄｉは
次式のようになる。
表す）−・−−一−−−・（３） ＝ （ａ １−Ｊ−１） ｍｏｄ ４ （２）式および（３）式より再生される符号系列ｄｉは
次式のようになる。
ｄｉ ＝ｂｉ■ｂＸ。
−ａｔ■ｂ １−１０ ｂ Ｈ−ｘ ＝ ａ ｉ −・
−（４１このようにして送信側の情報データが受信側で
復調される。
−（４１このようにして送信側の情報データが受信側で
復調される。
同様にして、ｂｉを闇値（Ｍ＝２に、ｋ ＝３．４．５
、−−−−−− ）符号系列とした場合には送信側にお
いて、１タイムスロツト前の送信データとの間に法Ｍの
減算論理変換を施すことにより、受信側で２Ｍ−１値の
識別を行えば情報データ系列が復調できることがわかる
。
、−−−−−− ）符号系列とした場合には送信側にお
いて、１タイムスロツト前の送信データとの間に法Ｍの
減算論理変換を施すことにより、受信側で２Ｍ−１値の
識別を行えば情報データ系列が復調できることがわかる
。
第３図は本発明の一実施例装置の構成を４値伝送系につ
いて示すブロック図である。２値ディジタルデータ入力
端子１に加えられた２値デイジタルデータは２値／４値
変換論理回２に入力される。
いて示すブロック図である。２値ディジタルデータ入力
端子１に加えられた２値デイジタルデータは２値／４値
変換論理回２に入力される。
４値データ出力３は論理変換回路４により、１タイムス
ロツト前の送信データと法４の減算論理変換が行われる
。その論理変換出力５は送信回路６に加えられる。その
送信出カフは伝送路８を介して、受信回路９に入力され
る。受信装置出力１０は７値識別回路１１において前述
のタイミングｔ２で識別され、その４値織別出力１２は
４値／２値変換回路１３において２値に変換されその出
力はｔｊｉ調出力出力端子１４力される。
ロツト前の送信データと法４の減算論理変換が行われる
。その論理変換出力５は送信回路６に加えられる。その
送信出カフは伝送路８を介して、受信回路９に入力され
る。受信装置出力１０は７値識別回路１１において前述
のタイミングｔ２で識別され、その４値織別出力１２は
４値／２値変換回路１３において２値に変換されその出
力はｔｊｉ調出力出力端子１４力される。
第４図は、１タイムスロツト前の送信データとの減算論
理変換回路４の構成例を示す。２値／４値変換回路２で
は相続く２ビツト間の２値デイジタルデータから２ビツ
トで表現される４値をとる４値デ一タ出力信号３が出力
され、この出力信号３を２ビツトの全加算回路１５の一
方の入力端子に入力する。全加算回路１５の出力すなわ
ち減算論理変換出力５は２ビツトで表現されるが、その
高位および低位のそれぞれは２値デイジタルデータのく
り返し周期（１タイムスロツト〉に相当する遅延を与え
、これを反転する１タイムスロット遅延回路１６に入力
する。この遅延回路１６の出力１７は全加算回路１５の
他方の入力端子に入力する。この全加算回路１５は一方
の入力端子に加えられる信号３の低位には信号１７の低
位を対応させ、また信号３の高位には信号１７の高位を
対応させて、桁上げ入力に「１」を加えて全加算の演算
を行うように構成する。
理変換回路４の構成例を示す。２値／４値変換回路２で
は相続く２ビツト間の２値デイジタルデータから２ビツ
トで表現される４値をとる４値デ一タ出力信号３が出力
され、この出力信号３を２ビツトの全加算回路１５の一
方の入力端子に入力する。全加算回路１５の出力すなわ
ち減算論理変換出力５は２ビツトで表現されるが、その
高位および低位のそれぞれは２値デイジタルデータのく
り返し周期（１タイムスロツト〉に相当する遅延を与え
、これを反転する１タイムスロット遅延回路１６に入力
する。この遅延回路１６の出力１７は全加算回路１５の
他方の入力端子に入力する。この全加算回路１５は一方
の入力端子に加えられる信号３の低位には信号１７の低
位を対応させ、また信号３の高位には信号１７の高位を
対応させて、桁上げ入力に「１」を加えて全加算の演算
を行うように構成する。
第５図は７値識別回路１１の構成図である。上述のよう
にこの例ではＭ＝８であるので、識別回路は ２Ｍ−１＝７ （値） を識別することになる。このためには、識別闇値は７よ
り１少ない６であり、異なる識別闇値が与えられた６個
のコンパレータを使用し、その大小関係を識別すればよ
い。受信回路出力１０ば６個のコンパレータ２４〜２９
に接続され、端子１８〜２３に与えられる前述の識別闇
値８４〜ｓ９ （第１図参照）と比較される。また、受
信回路出力１０は識別タイミング抽出器３０に接続され
、識別タイミングを抽出し、タイミング出力をコンパレ
ータ２４〜２９に加えて、ちょうど信号の遷移点にあた
る前述の識別タイミングｔ２で識別を行う。
にこの例ではＭ＝８であるので、識別回路は ２Ｍ−１＝７ （値） を識別することになる。このためには、識別闇値は７よ
り１少ない６であり、異なる識別闇値が与えられた６個
のコンパレータを使用し、その大小関係を識別すればよ
い。受信回路出力１０ば６個のコンパレータ２４〜２９
に接続され、端子１８〜２３に与えられる前述の識別闇
値８４〜ｓ９ （第１図参照）と比較される。また、受
信回路出力１０は識別タイミング抽出器３０に接続され
、識別タイミングを抽出し、タイミング出力をコンパレ
ータ２４〜２９に加えて、ちょうど信号の遷移点にあた
る前述の識別タイミングｔ２で識別を行う。
各コンパレータ２４〜２６の６個の識別出力は最上位判
定回路３８に接続される。コンパレータの入力がそれぞ
れ識別闇値より高いとき「１」を出力し、低いとき「０
」を出力する。最上位判定回路３８は識別出力が「１」
となる最上位のコンパレータの番号を２進で出力する。
定回路３８に接続される。コンパレータの入力がそれぞ
れ識別闇値より高いとき「１」を出力し、低いとき「０
」を出力する。最上位判定回路３８は識別出力が「１」
となる最上位のコンパレータの番号を２進で出力する。
この出力の下位２ビツトを取り４値織別出力とすること
ができる。
ができる。
この最上位選定回路３８を詳しく説明すると、例えば、
いま端子１０に与えられる信号ＥがＳｓ ＜Ｅ＜Ｓｓ であると、コンパレータ２６〜２９が「１」を出力しコ
ンパレータ怒および５が「０」を出力する。したがって
、コンパレータ妬の出力が最上位の「１」であり、この
コンパレータ妬の番号は２進表示でｒｌ ＯＯＪである
。この下位２ビツトは「００」である。最上位選定回路
３８はこれを４値のデータとして出力する。コンパレー
タの番号の２進表示は、 コンパレータ２９ ・・・・・・ ０１コンパレータ２
８ ・・・・・・ １０コンパレータ２７ ・・・・・
・ １１コンパレータ２６ ・・・・・・ １００コン
パレータ５ ・・・・・・ １０１コンパレータ２４
・・・・・・ １１１である。したがって、下位２ビツ
トの値と信号レベルＥの範囲を対応させると ＯＯ・・・ Ｓｓ ＜Ｅ＜Ｓｓ 、Ｅ＜５ｓ０１ ・・
・ ＳＳ ＜Ｅ＜３４ 、Ｓｓ ＜Ｅａｓｅｌｏ ・・
・ ３４ ＜Ｅ、 Ｓｓ ＜Ｅ＜５ｖ１１ ・・・ Ｓ
ｖ＜Ｅ＜Ｓｓ となって、端子１０の信号Ｅに対して、４値の信号ｒ０
０Ｊ ｒｏｌｌ ｒｌＯＪ ｒｉｌｌを復調することが
できる。
いま端子１０に与えられる信号ＥがＳｓ ＜Ｅ＜Ｓｓ であると、コンパレータ２６〜２９が「１」を出力しコ
ンパレータ怒および５が「０」を出力する。したがって
、コンパレータ妬の出力が最上位の「１」であり、この
コンパレータ妬の番号は２進表示でｒｌ ＯＯＪである
。この下位２ビツトは「００」である。最上位選定回路
３８はこれを４値のデータとして出力する。コンパレー
タの番号の２進表示は、 コンパレータ２９ ・・・・・・ ０１コンパレータ２
８ ・・・・・・ １０コンパレータ２７ ・・・・・
・ １１コンパレータ２６ ・・・・・・ １００コン
パレータ５ ・・・・・・ １０１コンパレータ２４
・・・・・・ １１１である。したがって、下位２ビツ
トの値と信号レベルＥの範囲を対応させると ＯＯ・・・ Ｓｓ ＜Ｅ＜Ｓｓ 、Ｅ＜５ｓ０１ ・・
・ ＳＳ ＜Ｅ＜３４ 、Ｓｓ ＜Ｅａｓｅｌｏ ・・
・ ３４ ＜Ｅ、 Ｓｓ ＜Ｅ＜５ｖ１１ ・・・ Ｓ
ｖ＜Ｅ＜Ｓｓ となって、端子１０の信号Ｅに対して、４値の信号ｒ０
０Ｊ ｒｏｌｌ ｒｌＯＪ ｒｉｌｌを復調することが
できる。
上記例はＭが４の場合について詳しく説明したが、一般
に Ｍ−２’ ｋは２以上の整数 の場合について、同様に本発明を実施することができる
。
に Ｍ−２’ ｋは２以上の整数 の場合について、同様に本発明を実施することができる
。
以上説明したように、本発明は送信側の信号の基底帯域
幅が狭くあるいは符号量干渉などにより検波出力波形が
劣化した場合においても、大きな雑音余裕を持った識別
を行うことができ、誤り率特性の向上がはかれる利点が
ある。また、本方式は、前述の例で示した４値ＦＭ無線
伝送方式のほか、他の伝送方式例えば多値ＰＳＫ方式な
どにも応用でき、搬送波伝送およびベースバンド伝送に
も適用して同様の効果をあげることができる。また、本
発明の方式を論理回路で構成する場合には送信側および
受信側とも極めて簡単な回路構成で実現できるなどの利
点もある。
幅が狭くあるいは符号量干渉などにより検波出力波形が
劣化した場合においても、大きな雑音余裕を持った識別
を行うことができ、誤り率特性の向上がはかれる利点が
ある。また、本方式は、前述の例で示した４値ＦＭ無線
伝送方式のほか、他の伝送方式例えば多値ＰＳＫ方式な
どにも応用でき、搬送波伝送およびベースバンド伝送に
も適用して同様の効果をあげることができる。また、本
発明の方式を論理回路で構成する場合には送信側および
受信側とも極めて簡単な回路構成で実現できるなどの利
点もある。
第１図は４値ＦＭ変閤された信号の検波出力波形の一例
を示す図。 第２図は送信基底帯域制限の規格化帯域幅に対する識別
タイミング時の検波出力波形の開きの関係を示す説明図
。 第３図は本発明の一実施例の構成を示すブロック構成図
。 第４図は法４の減算論理変換回路の構成例図。 第５図は７値識別回路の構成例図。 １・・・ディジタルデータ入力、２・・・２値／４値変
換回路、３・・・４値データ出力、４・・・法４の減算
論理変換回路、５・・・法４減算論理変換出力、６・・
・送信装置、７・・・送信出力、８・・・伝送路、９・
・・受信装置、１０・・・受信装置出力、１１・・・７
値識別回路、１２・・・４値識別出力、１３・・・４値
／２値変換回路、１４・・・復調出力端子、１５・・・
全加算回路、１６・・・１タイムスロット遅延回路、１
７・・・遅延出力、１８．１９．２０．２Ｌ２２、詔−
・−識別闇値レベル入力端子、ｕ、２５、あ、２７、四
、２９・・・コンパレーク、３０・・・識別タイミング
抽出器、３１・・・識別タイミング、３２．３３．３４
．３５．３６．３７・・・コンパレータ出力、３８・・
・最上位判定回路。 特許出願人 日本電信電話公社 、
を示す図。 第２図は送信基底帯域制限の規格化帯域幅に対する識別
タイミング時の検波出力波形の開きの関係を示す説明図
。 第３図は本発明の一実施例の構成を示すブロック構成図
。 第４図は法４の減算論理変換回路の構成例図。 第５図は７値識別回路の構成例図。 １・・・ディジタルデータ入力、２・・・２値／４値変
換回路、３・・・４値データ出力、４・・・法４の減算
論理変換回路、５・・・法４減算論理変換出力、６・・
・送信装置、７・・・送信出力、８・・・伝送路、９・
・・受信装置、１０・・・受信装置出力、１１・・・７
値識別回路、１２・・・４値識別出力、１３・・・４値
／２値変換回路、１４・・・復調出力端子、１５・・・
全加算回路、１６・・・１タイムスロット遅延回路、１
７・・・遅延出力、１８．１９．２０．２Ｌ２２、詔−
・−識別闇値レベル入力端子、ｕ、２５、あ、２７、四
、２９・・・コンパレーク、３０・・・識別タイミング
抽出器、３１・・・識別タイミング、３２．３３．３４
．３５．３６．３７・・・コンパレータ出力、３８・・
・最上位判定回路。 特許出願人 日本電信電話公社 、
Claims (2)
- （１） 送信装置には、 入力するＭ値（Ｍ−２’ただしｋは２以上の整数である
）のディジタル信号に１タイムスロフト前の送信信号と
法Ｍの減算論理変換を施して送信信号とする手段を備え
、 受信装置には、 受信信号の遷移点のタイミングで２Ｍ−１値の識別を行
う手段を備えた ことを特徴とするディジタル信号の送受信装置。 - （２）Ｍが４である特許請求の範囲第（１）項に記載の
ディジタル信号の送受信装置。 （３］ 入力するＭ値のディジタル信号が帯域幅制限を
施された信号である特許請求の範囲第（１１項に記載の
ディジタル信号の送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154584A JPS60154754A (ja) | 1984-01-25 | 1984-01-25 | デイジタル信号の送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154584A JPS60154754A (ja) | 1984-01-25 | 1984-01-25 | デイジタル信号の送受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154754A true JPS60154754A (ja) | 1985-08-14 |
Family
ID=11780928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1154584A Pending JPS60154754A (ja) | 1984-01-25 | 1984-01-25 | デイジタル信号の送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6478123A (en) * | 1987-09-19 | 1989-03-23 | Agency Ind Science Techn | Connecting method for tactile sensor and substrate |
-
1984
- 1984-01-25 JP JP1154584A patent/JPS60154754A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6478123A (en) * | 1987-09-19 | 1989-03-23 | Agency Ind Science Techn | Connecting method for tactile sensor and substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4720839A (en) | Efficiency data transmission technique | |
| EP0332655B1 (en) | Method and apparatus for equalization of data transmission system | |
| EP0702475A1 (en) | Multi-threshold detection for 0.3-GMSK | |
| KR100544245B1 (ko) | 주파수 편이 변조된 심볼의 수신 및 복구 장치 | |
| JP2001512928A (ja) | 短縮最尤シーケンス推定装置 | |
| US4677627A (en) | Error correction scheme | |
| EP0304081A2 (en) | Digital communication system using partial response and bipolar coding techniques | |
| EP0235300B1 (en) | Radio data transmission system | |
| US6122330A (en) | Diversity combining | |
| CN113765545B (zh) | 蓝牙接收机解调系统及方法 | |
| JPS60154754A (ja) | デイジタル信号の送受信装置 | |
| US6381288B1 (en) | Method and apparatus for recovering data from a differential phase shift keyed signal | |
| CA1257656A (en) | Suppressed double-sideband communication system | |
| JPS6022854A (ja) | デイジタル信号変復調方式 | |
| JPS59158657A (ja) | デイジタル信号復調方式 | |
| JP2518502B2 (ja) | 等化器 | |
| JPH0748677B2 (ja) | 等化器 | |
| JPH09247219A (ja) | 信号判定器 | |
| JP2827197B2 (ja) | 無線データ伝送システム | |
| JP3633715B2 (ja) | デジタル無線伝送方式 | |
| JPH0142180B2 (ja) | ||
| JPS5869153A (ja) | 符号識別判定回路 | |
| JPH03171825A (ja) | ３値／２値変換装置 | |
| Hagiwara et al. | PCM-FDM: system capability and performance improvement on waveform equalization and synchronization | |
| JPH0748678B2 (ja) | 等化器 |