JPS60154592A - Circuit board - Google Patents

Circuit board

Info

Publication number
JPS60154592A
JPS60154592A JP1046684A JP1046684A JPS60154592A JP S60154592 A JPS60154592 A JP S60154592A JP 1046684 A JP1046684 A JP 1046684A JP 1046684 A JP1046684 A JP 1046684A JP S60154592 A JPS60154592 A JP S60154592A
Authority
JP
Japan
Prior art keywords
electrodes
electrode
mounting
circuit board
semiconductor electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1046684A
Other languages
Japanese (ja)
Inventor
達夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1046684A priority Critical patent/JPS60154592A/en
Publication of JPS60154592A publication Critical patent/JPS60154592A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (技術の分野) 本発明は回路基板に関し、特にワイヤレスボンディング
(wireless bonding ) の多重電極
構造を有するL8I、もしくはIC等の電子部品を実装
するための実装電極を備える回路基板に関する。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a circuit board, and in particular to an L8I having a multi-electrode structure for wireless bonding, or a circuit equipped with mounting electrodes for mounting electronic components such as ICs. Regarding the board.

(従来の技術) プリント配線用の基板材料に所定のプリント配基板端子
構造を有し、さらにプリント配線と電気的に所定の接続
を施した電子部品実装用の端子構造を形成、もしくは装
着して電子部品を取付けている。
(Prior art) A board material for printed wiring has a predetermined printed wiring board terminal structure, and a terminal structure for mounting electronic components, which is electrically connected to the printed wiring in a predetermined manner, is formed or attached. Installing electronic parts.

上述した電子部品実装用その殆んどが半導体電子部品、
すなわちIC,M8I、LSI 等の半導体電子部品に
よって占められており、近時特にLSIの使用率が増加
しククあることもまたよく知られている。
Most of the electronic component mounting mentioned above are semiconductor electronic components,
That is, it is dominated by semiconductor electronic components such as ICs, M8Is, and LSIs, and it is well known that the usage rate of LSIs has been increasing in recent years.

このように使用する半導体電子部品の集積度が著しく増
大し、かつ包含される機能内容が複雑化していくにつれ
、入出力信号や電源電圧等の授受に必要とする半導体電
子部品の端子構造、いわゆる電極構造の有する電極数も
著しく増大しつつあり、lO数個からたかだか20数個
程度の電極を有するICから、数10個程度の電極を有
する半導体電子部品、さらには数100個の電極を有す
るLSI半導体電子部品へと電極数の著しい増大が図ら
れている。これら数100個に及ぶ電極を半導体電子部
品に設けるため多数の突起電極(ノクンプ、bump 
)等を形成してこれを電極構造とし、これらのバンプ等
を直接基板の導体層に接続せしめる構造とするワイヤレ
スボンディングが利用されていることはよく知られてい
る。
As the degree of integration of semiconductor electronic components used in this way has increased significantly and the functions included have become more complex, the terminal structure of semiconductor electronic components necessary for transmitting and receiving input/output signals and power supply voltages, etc. The number of electrodes in an electrode structure is also increasing significantly, from ICs with a few IO to around 20 electrodes, to semiconductor electronic components with a few dozen electrodes, and even hundreds of electrodes. The number of electrodes in LSI semiconductor electronic components is increasing significantly. In order to provide up to 100 of these electrodes on semiconductor electronic components, a large number of protruding electrodes (bumps) are required.
), etc. to form an electrode structure, and it is well known that wireless bonding is used in which bumps and the like are directly connected to a conductor layer of a substrate.

このようなワイヤレスボンディングを利用して構成する
電極構造の多数の電極、たとえはバンプ鉱、はぼ半球状
にもり上げられた金もしくは銅が使われている。
In an electrode structure constructed using such wireless bonding, a large number of electrodes, such as bump ore, hemispherically raised gold or copper, are used.

これらのバンプは縦、横方向に10数個から20〜30
個程度ず程度成され数100個に及ぶバンプをもった半
導体電子部品の電極構造を構成している。
These bumps range from about 10 to 20 to 30 in the vertical and horizontal directions.
The electrode structure of a semiconductor electronic component has several hundred bumps, which are formed to a certain degree.

このようなワイヤレスボンディングによる電極極のそれ
ぞれと対向して接触する同数の電極を備えた実装電極が
予め装着されるか回路基板自体の一部に形成され、これ
ら2つのIE&構造は通常ノ・ンダ付は工程によって接
続される。
A mounting electrode with the same number of electrodes facing and contacting each of the electrode poles by such wireless bonding is pre-attached or formed into a part of the circuit board itself, and these two IE & structures are usually Attached lines are connected by process.

第1図(2)および■はそれぞれバンプ電極構造を有す
る半導体電子部品の斜視図および実装電極構造を備えた
回路基板の斜視図である。
FIGS. 1(2) and 1 are respectively a perspective view of a semiconductor electronic component having a bump electrode structure and a perspective view of a circuit board having a mounting electrode structure.

第1図(2)において、半導体電子部品1はその片面の
縦方向および横方向に、前述したワイヤレスボンディン
グのために形成されたバンプ101が配列されている。
In FIG. 1(2), bumps 101 formed for the above-mentioned wireless bonding are arranged on one side of the semiconductor electronic component 1 in the vertical and horizontal directions.

また、第1図0に示す回路基板2は第1図(2)に示す
半導体電子部品1を実装するための実装電極3が形成さ
れており、実装電極3にはバンク101とそれぞれ正対
するように形成された電極301が配置されており、%
極301はそれぞれ接続するプリント配線バタン(図示
せず。)を介して回路基板に実装する他の半導体電子部
品、回路等と接続している。
Further, the circuit board 2 shown in FIG. 10 is formed with mounting electrodes 3 for mounting the semiconductor electronic component 1 shown in FIG. An electrode 301 formed in %
The poles 301 are connected to other semiconductor electronic components, circuits, etc. mounted on the circuit board via printed wiring buttons (not shown).

電極301にバンプ101を接続するには、電極301
の接続部3001に予めノ・ンダをハンダ槽浸漬等によ
りて接着してお色、シかるのち位置合せをして対向させ
た半導体電子部品1をおく。こ ・1うして、ハンダを
つけた電極301とパンft 01とを対向接触させつ
つ環境温度をハンダの融点をやや超える程度、たとえば
200度(摂氏)程度に上昇せしめてノ・ンダ付けを行
なっている。
To connect the bump 101 to the electrode 301,
The semiconductor electronic component 1 is placed on the connecting portion 3001 of the semiconductor electronic component 1, which has been previously bonded with solder by dipping in a solder bath or the like, and is then aligned and faced.・1 Then, while the soldered electrode 301 and the pan ft01 are in opposing contact, the environmental temperature is raised to a degree slightly exceeding the melting point of the solder, for example, about 200 degrees Celsius, and soldering is performed. ing.

このようなワイヤレスボンディングのため電極構造はワ
イヤボンディングのための′I[、他構造に比し一時に
多数のvL極を形成することができて電極形成における
作業性もよく、領頼性も尚いといった特徴を有するもの
の、第1図によって説明した同各からも明らかな如く、
半導体電子部品と回路基板のハンダ付は実装状態が外部
からは見えず、このため接続状態良否のナエツクはすべ
ての電子部品を回路基板に実装して回路を完成したのち
電気検査による配線検査を実施するしかなく、不具合の
発見ならびにこの修複が極めて非能率的になってしまう
という欠点がめる。
For such wireless bonding, the electrode structure is suitable for wire bonding, and compared to other structures, it is possible to form a large number of vL poles at the same time, and the workability in electrode formation is good, as well as reliability. Although it has the characteristics of
When soldering semiconductor electronic components and circuit boards, the mounting state cannot be seen from the outside, so the only way to check whether the connection is good or bad is to conduct a wiring inspection using an electrical inspection after all electronic components are mounted on the circuit board and the circuit is completed. However, there is a disadvantage that finding defects and making repairs becomes extremely inefficient.

(発明の目的プ 本発明の目的は上述した欠点を除去し、ワイヤレスボン
ディングの電極構造を有する半導体電子部品等を実装す
る実装電極を備えた回路基板において、前記実装電極を
構成する各電極を複数のサブ電極に分割して形成するこ
とにより、実装され九半導体電子部品等が1つづけの段
階でもその接続状態のチェックを常に実iすることがで
き、従って配線検査の効率を著しく改讐しうる回路基板
を提供することにある。
(Objective of the Invention) An object of the present invention is to eliminate the above-mentioned drawbacks, and to provide a circuit board having mounting electrodes for mounting semiconductor electronic components having a wireless bonding electrode structure, in which a plurality of electrodes constituting the mounting electrodes are provided. By dividing and forming sub-electrodes, it is possible to constantly check the connection status even when semiconductor electronic components are mounted one after the other, and the efficiency of wiring inspection can be significantly improved. Our goal is to provide circuit boards.

(発明の構成) 本発明の回路基板は、ワイヤレスボンディングの電極構
造を有する電子部品を実装する実装電極を備えた回路基
板において、前記電子部品の電極に対応する前記実装電
極を複数個のサブ電極に分割して形成することにより構
成される。
(Structure of the Invention) The circuit board of the present invention is a circuit board provided with a mounting electrode for mounting an electronic component having a wireless bonding electrode structure, in which the mounting electrode corresponding to the electrode of the electronic component is connected to a plurality of sub-electrodes. It is constructed by dividing and forming.

(発明の実施例) 次に図面を参照して本発明の詳細な説明する。(Example of the invention) Next, the present invention will be described in detail with reference to the drawings.

第2図は本発明の実施例を示す上面図である。FIG. 2 is a top view showing an embodiment of the present invention.

第2図に示す回路基板2′は2個の実装電極3′を備え
て構成され、これら2個の実装電極3′によってバンプ
型の電極を備えた半導体電子部品を取付けうる構成とな
っている。本実施例では利用すべき実装電極3′は2個
としているが′この数は1個でもよく、また任意の個数
を設定してもよく、これは回路基板2′の大きさ、構成
する回路の内容等によって所望に応じ任意に設定しうる
The circuit board 2' shown in FIG. 2 includes two mounting electrodes 3', and these two mounting electrodes 3' allow semiconductor electronic components having bump-type electrodes to be mounted thereon. . In this embodiment, the number of mounting electrodes 3' to be used is two, but this number may be one or any number may be set. It can be arbitrarily set as desired depending on the contents of the information, etc.

さて、2個の実装電極3′はそれぞれ縦方向および横方
向にN個の電極301′を有し、従ってそれぞれ全体と
してN2個の電極を有する構成となっており、かつこれ
らの電極301′はそれぞれ2つに分割されたサブ電極
より成り、さらにこれらサブ電極のうちのひとつはそれ
ぞれチェックパターン5と1j!続される。たとえば第
2図において回路パターン4によって1つのサブ電極を
接続された1対の電極301′は、他のサブ電極がそれ
ぞれチェックパタン5とも接続されチェック端子aおよ
びbと導通状態となっている。実装電極3′を構成する
他の電極301′についても回路パタン4が接続されて
いるものについてはサブ電極のひとつが必ずそれぞれ対
応する回路パタン4もしくはチェックパタン5に接続さ
れるように接続がなされ、これを介して接続状態のチェ
ックを行なうことができるようになっている。
Now, each of the two mounting electrodes 3' has N electrodes 301' in the vertical and horizontal directions, so each has a structure having N2 electrodes in total, and these electrodes 301' Each sub-electrode is divided into two, and one of these sub-electrodes has a check pattern 5 and 1j!, respectively. Continued. For example, in FIG. 2, a pair of electrodes 301' are connected to one sub-electrode by the circuit pattern 4, and the other sub-electrodes are also connected to the check pattern 5, making them conductive to the check terminals a and b. Regarding the other electrodes 301' constituting the mounting electrode 3', to which the circuit pattern 4 is connected, the connection is made so that one of the sub-electrodes is always connected to the corresponding circuit pattern 4 or check pattern 5. , through which you can check the connection status.

このようにして各電極が2個のサブ電極に分割されて構
成された実装電極301′は第1図によって説明したと
同様な接続方法によって、接続すべき半導体電子部品1
の電極101とハンダ付は接続される。
The mounting electrode 301', in which each electrode is divided into two sub-electrodes, is connected to the semiconductor electronic component 1 to be connected by the same connection method as explained with reference to FIG.
The electrode 101 and solder are connected.

第3図は第2図に示す本発明の回路基板における半導体
電子部品1の接続状態を示す側面図である。
FIG. 3 is a side view showing the connection state of the semiconductor electronic component 1 on the circuit board of the present invention shown in FIG.

回路基板2′に設けられた2個の実装電極3′の有する
電極301′は2個のサブ電極がそれぞれ回路パタン4
およびチェックパタン5にそれぞれ接続されており、こ
れに対しバンプ電極構造の半導体電子部品1の電極10
1がハンダ付は接続された状態を示す。第3図からも明
らかな如くハンダ付けされた電極部分は外観目視によっ
てはその状態の良否を確認することは不可能である。こ
のような目視確認不可能の問題は本発明の如く実装電極
がサブ電極によるものであれ、従来の如き単一電極によ
るものであれ同じように発生するが、本発明による回路
基板はサブ電極形成による実装 1電極3′と回路パタ
ン4とチェックパタン5とを利用して次のようにしてこ
の問題の解決を図っている。
The electrodes 301' of the two mounting electrodes 3' provided on the circuit board 2' have two sub-electrodes each connected to the circuit pattern 4.
and the check pattern 5, whereas the electrode 10 of the semiconductor electronic component 1 having a bump electrode structure
1 with soldering indicates a connected state. As is clear from FIG. 3, it is impossible to visually check the condition of the soldered electrode portions. This problem of not being able to be visually confirmed occurs in the same way whether the mounting electrode is a sub-electrode as in the present invention or a single electrode as in the past, but the circuit board according to the present invention is This problem is solved as follows by using the mounting 1 electrode 3', the circuit pattern 4, and the check pattern 5.

第4図は第3図における電極接続部のY矢視図である。FIG. 4 is a Y-direction view of the electrode connection portion in FIG. 3.

半導体電子部品lの有する電極101のひとつが2つの
サブ電極よりなる電極301′に対して第4図に示す如
くハンダ付けされ、2つの茗ブ電チェックバタン5を介
してチェック端子すに接続されている。同様にして第2
図に示すチェック端子aに接続された他の実装電極3′
との導通をしらべることによって回路パタン4を介して
接続された2つの電極301′間の接続状態が容易に判
明する。他の電極301′についてもそれぞれサブ電極
のひとつとチェックパタン5とを利用して、接続された
チェッ端子すによってそれぞれの電極301′の接続状
態を容易にしらべることかできる。
One of the electrodes 101 of the semiconductor electronic component 1 is soldered to an electrode 301' consisting of two sub-electrodes as shown in FIG. ing. Similarly, the second
Other mounting electrode 3' connected to check terminal a shown in the figure
The state of connection between the two electrodes 301' connected via the circuit pattern 4 can be easily determined by checking the conductivity between the two electrodes 301'. Regarding the other electrodes 301', by using one of the sub-electrodes and the check pattern 5, it is possible to easily check the connection state of each electrode 301' by checking the connected check terminals.

なお、一般的には上述したチェックパタン5は必ずしも
必要ではなく、サブ電極と接続する回路パタン4を介し
ても同様に接続状態のチェックが可能である場合にはこ
れが不要となることは明らかである。
Note that, in general, the above-mentioned check pattern 5 is not necessarily necessary, and it is clear that this becomes unnecessary if the connection state can be checked in the same way through the circuit pattern 4 connected to the sub-electrode. be.

また上述した第2図に示す本発明の実施例では、回路基
板2′に形成する実装電極301′は2個の場合を例と
しているが、この個数は何個であっても差支えなく、ま
た本実施例ではバンプ電極構造を有する半導体電子部品
1を装着する場合を例としているがこれは他のワイヤレ
スボンディングによる電極構造を備えた半導体電子部品
1を対象としてもほぼ同様に実施しうろこと娘明らかで
あり、さらに本実施例では実装電極3′を2個のサブ電
極に分割して構成したものとしているがこの分割数は回
路基板2′に形成すべき実装電極3′の大きさ、回路内
容等を勘案して選択しうる任意の複数としても容易に実
施しうろことは明らかであり、またその形状も任意に選
択しうろことは明らかである。
Further, in the embodiment of the present invention shown in FIG. 2 described above, two mounting electrodes 301' are formed on the circuit board 2', but the number may be any number. In this embodiment, a case where a semiconductor electronic component 1 having a bump electrode structure is mounted is taken as an example, but this can be carried out in almost the same way for a semiconductor electronic component 1 having an electrode structure by other wireless bonding. This is obvious, and furthermore, in this embodiment, the mounting electrode 3' is divided into two sub-electrodes, but the number of divisions depends on the size of the mounting electrode 3' to be formed on the circuit board 2' and the circuit. It is obvious that any number of shapes that can be selected in consideration of the content etc. can be easily implemented, and it is also obvious that the shape can be arbitrarily selected.

(発明の効果) 以上説明した如く本発明によれば、ワイヤレスボンディ
ングの電極構造をもつ半導体電子部品等を装着して使用
する回路基板において、半導体電子部品等を装着するた
めの実装電極のそれぞれを複数のサブ電極に分割して構
成するとともにこれらサブ電極の少なくともひとつと接
続するバタンを備えることにより、実装すべき半導体電
子部品が1個の装着段階でも接続状態の良否が容易にチ
ェックでき、従って配線検査の効率を著しく改善しうる
回路基板が実現で龜るという効果がある。
(Effects of the Invention) As explained above, according to the present invention, in a circuit board to which a semiconductor electronic component or the like having a wireless bonding electrode structure is mounted, each of the mounting electrodes for mounting the semiconductor electronic component or the like is By configuring the device by dividing it into a plurality of sub-electrodes and by providing a button that connects to at least one of these sub-electrodes, it is possible to easily check the connection state even when a single semiconductor electronic component is being mounted. This has the effect of slowing down the realization of a circuit board that can significantly improve the efficiency of wiring inspection.

【図面の簡単な説明】[Brief explanation of drawings]

第1図ti(A)および■はそれぞれバンプ電極構造を
有する半導体電子部品の斜視図および実装電極構造を備
えた回路基板の斜視図、第2図は本発明の実施例の上面
図、第3図は本発明の実施例における半導体電子部品の
接続状態を示す側面図、第4図は第3図における電極接
続部のY矢視因である。 1・・・・・・半導体電子部品、2.2’・・・・・・
回路基板、3.3′・・・・・・実装電極、4・・・・
・・回路バタン、5・・・・・・チェックバタン、10
1,301.301’・・・・・・電極。
1(A) and 2 are respectively a perspective view of a semiconductor electronic component having a bump electrode structure and a perspective view of a circuit board having a mounting electrode structure, FIG. 2 is a top view of an embodiment of the present invention, and FIG. The figure is a side view showing the connection state of the semiconductor electronic component in the embodiment of the present invention, and FIG. 4 is a view of the electrode connection portion viewed from the Y arrow in FIG. 3. 1... Semiconductor electronic components, 2.2'...
Circuit board, 3.3'... Mounting electrode, 4...
...Circuit bang, 5...Check button, 10
1,301.301'... Electrode.

Claims (1)

【特許請求の範囲】[Claims] ワイヤレスポンディングの電極構造を有する電子部品を
実装する実装電極を備えた回路基板において、前記電子
部品の電極に対応する前記実装電極を複数個のサブ電極
に分割して形成することを特徴とする回路基板。
A circuit board equipped with a mounting electrode for mounting an electronic component having a wireless bonding electrode structure, characterized in that the mounting electrode corresponding to the electrode of the electronic component is divided into a plurality of sub-electrodes. circuit board.
JP1046684A 1984-01-23 1984-01-23 Circuit board Pending JPS60154592A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1046684A JPS60154592A (en) 1984-01-23 1984-01-23 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1046684A JPS60154592A (en) 1984-01-23 1984-01-23 Circuit board

Publications (1)

Publication Number Publication Date
JPS60154592A true JPS60154592A (en) 1985-08-14

Family

ID=11750908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1046684A Pending JPS60154592A (en) 1984-01-23 1984-01-23 Circuit board

Country Status (1)

Country Link
JP (1) JPS60154592A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482291B2 (en) 2009-05-18 2013-07-09 Fujitsu Limited Substrate structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482291B2 (en) 2009-05-18 2013-07-09 Fujitsu Limited Substrate structure

Similar Documents

Publication Publication Date Title
US4967261A (en) Tape carrier for assembling an IC chip on a substrate
US20020017398A1 (en) Method for transforming a substrate with edge contacts into a ball grid array, ball grid array manufactured according to this method, and flexible wiring for the transformation of a substrate with edge contacts into a ball grid array
JP2002518836A (en) IC laminate using flexible circuit with BGA contact
JPH07193096A (en) Device for interconnection of stepped multilayer
US6787920B2 (en) Electronic circuit board manufacturing process and associated apparatus
JP2568748B2 (en) Semiconductor device
JPH04273451A (en) Semiconductor device
JPS60105269A (en) Method of producing hybrid circuit
JPS60154592A (en) Circuit board
JP2000228459A (en) Back-surface-electrode-type electrical component, wiring board for mounting it, and electrical component device with them
JPH11163489A (en) Mounting structure of electronic component
JPS5854646A (en) Hybrid integrated circuit device
JP2652222B2 (en) Substrate for mounting electronic components
JP2000260661A (en) Chip component and chip component mounting board
JPH06350025A (en) Semiconductor device
JP3182943B2 (en) Hybrid IC
JPH0810201Y2 (en) Package for semiconductor device
JPH11260959A (en) Semiconductor package
JPH11102991A (en) Semiconductor element mounting frame
JP2001319943A (en) Semiconductor device
JPS6318688A (en) Ceramic package
JPS62134939A (en) Hybrid integrated circuit
JP2556204B2 (en) Film carrier semiconductor device mounting method
JP2503754B2 (en) Film carrier tape
JPS62244156A (en) Surface mounting package