JPS60152146A - 通信路設定方式 - Google Patents

通信路設定方式

Info

Publication number
JPS60152146A
JPS60152146A JP59007121A JP712184A JPS60152146A JP S60152146 A JPS60152146 A JP S60152146A JP 59007121 A JP59007121 A JP 59007121A JP 712184 A JP712184 A JP 712184A JP S60152146 A JPS60152146 A JP S60152146A
Authority
JP
Japan
Prior art keywords
control device
communication
response
channel
communication request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59007121A
Other languages
English (en)
Inventor
Takashi Morita
隆士 森田
Hirotoshi Shirasu
白須 宏俊
Hiroshi Kuwabara
弘 桑原
Eiichi Amada
天田 栄一
Tahei Suzuki
鈴木 太平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59007121A priority Critical patent/JPS60152146A/ja
Publication of JPS60152146A publication Critical patent/JPS60152146A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は通信路設定方式、更に詳しく言えば複数の制御
装置が同一のバス又はハイウェイにマルチドロップ接続
されている場合、制御装置間通信時にバス又はハイウェ
イの使用権を決めるのに好適な方式に関するものである
〔発明の背景〕
従来、同一のバス又はハイウェイに複数の制御装置がマ
ルチドロップ接続されている場合のバス又はハイウェイ
へのアクセス方法としては、C5MA/CD (Car
rjer 5nse Multiple Access
/Co1.lj、gio++ l1et;ectio+
+ )方式がある。これは各制御装置がバス又はハイウ
ェイの状態を常に監視し、他制御装置へ通信を希望する
制御装置はバス又はハイウェイが使用中なら待ち、空き
になった時点でパケットを送信し通信を開始する。バケ
ツ1〜の信号はバス又はハイウェイの両端へ向って進み
、全制御装置を通過して両端で消滅する。自分宛てのパ
ケットである事を知った制御装置が、そのパケットをコ
ピーして読み込むというものがある。
ここで、バス又はハイウェイ上の伝播遅延がある為、複
数の制御装置がパケツ]・を送出して衝突が起こる可能
性があり、送信の失敗が起り得る。その為、各制御装置
は自分が送信中の信号と、バス又はハイウェイ上の信号
を比較する事によって、他制御装置からの信号との衝突
を監視し、flli突が起きた事を認識すると、直ちに
送信を中止し、予め定められたバックアルゴリズムによ
って決まる/CD方式では衝突を是認しており、送信元
が衝突が起ったか否かを認識する必要上、あまり長距離
高速のバス又はハイウェイには適さない事、負荷を増や
していくと、ある点から衝突による遅延が急増するので
、ありまり負荷が増やせない、伝送効率が悪い事という
欠点があった。
〔発明の目的〕
本発明の目的は、前述した従来方式の欠点無くし、共通
のバス又はハイウェイを介して、複数の制御装置が結合
されたシステムにおいてバス又はハイウェイの使用が衝
突しないアクセス方式を提供する事にある。
〔発明の概要〕 上記目的を達成する為、制御装置間通信に使用するバス
の通信用リード線又はハイウェイ上の通信用チャネルと
は別の、リード線又はチャネルを使用して1通信路を管
理する制御装置が、他の制御装置に対して、通信を希望
するか否かを、定期的に問い合せ、その応答を受信する
事によって、通信を希望する制御装置を識別し、通信路
を割り当てるようにしたものである。
〔発明の実施例〕
以下、本発明を実施例より詳細に説明する。
第1図は、複数の制御装置が、同一のハイウェイにマル
チドロップ接続されているブロック図である。
第1図において、■は主制御装置、2,3は従属制御装
置、4,5は方向性を持つ時分割多重ハイウェイを示し
く4は1より2,3への方向、5は2,3より1への方
向とする)、6は主制御装置用ハイウェイアクセス装置
、7,8は従属制御装置用アクセス装置を示し、9,1
4は多重部/分配部、■0は従JfA制御装置識別コー
ドを順先指定して、従属制御装置の通信要求の有無を周
期的に問い合せる部、11はFiFo (First−
In、 First−Ou七ツメモリ−で問い合せ部1
0で通信要求有りと認識された従属制御装置識別コード
の蓄積部、12は主制御装置1とのインターフニス部、
13゜17は通信用チャネル制御部(バッファ等含むと
する)、14は試験指定部、15はハイウェイ4経出で
来る問い合せチャネルを受信し、自従属制御装置識別コ
ードと認識した時に従属制御装置2から主制御装置1へ
通信要求がある場合の応答部、16は従属制御装置2と
のインターフニス部を示フォーマットを示す。ここでハ
イウェイ4および5を8MHzの時分割多重ハイウェイ
と仮定する・第2中、チャネル64〜67を通信中チャ
ネルとしチャネル0を同期パターンチャネルどする。
図(A)はハイウェイ4、(B)はハイウェイ5の信号
フォーマットを示す。(A)におい°C、ハイウェイ4
のチャネル1が通イa要求問い合せチャネルでそのビッ
ト構成は、ビット0〜4(b”〜4)は従属制御装置の
識別番号、ピッ1−6(b’ )は試験か否かの指定、
ピッ1〜7(’b’)はb’ =bGへのパリティピッ
1−とする。
(B)において、ハイウェイ5のチャネルlが応答用チ
ャネルで、そのピッ1〜構成は、ピッ1−0〜4(b0
〜b’)は、応答した従属制御装置の識別番号、ピッl
−6(b’)は試験か否か、ビット7(b7)はb0〜
b′′へのパリティビットとする。
今、ここでは従属制御装置数を32個とし、従属制御装
置識別コードは、制御装置番号1〜32とする。説明上
、第1図の従属制御装置2を制御装置の番号Iとする。
第1図に於番ブる各ブロックは論理機能ブロックであっ
て、ハードウェアとは直接対応しない。さらに説明に必
要なブロックのみ図示してあり、実際に動作させる為に
は、各種機能を追加せねばならないのは云う迄もない。
ハードウェアを設計するに当っては、各ブロックを統合
して経済化を図る事も云う迄もない。
以下第1図のシステムの動作について説明する。
今、従属制御装置2が通信要求をする場合を例にって説
明すると、主制御用へハイウェイアクセス装置の部分I
Oは、チャネル1のb’・〜b4に従属制御装置識別コ
ードとして、l、2.・・・32のコードを125μs
毎に順次送出し、それを周期的にくり返ず(125μs
 X 32 = 4比周期)。
多重部/分配部9は、チャネル1を、ハイウェイ4のチ
ャネルエの上に乗せて送信する。従属制御装置用アクセ
ス装置7の試験指定部14はハイウェイ4のチャネル1
の信号を受信して、チャネルlの信号を応答部15へ伝
達する。応答部15は装W1より従属制御装置2への通
信要求有無の問い合せであると判定する。一方、従属制
御装置2が通信要求有りの場合はインターフヱス16を
経由して、予め応答部15へ、通信要求有りという情報
が伝えられており、応答部15は、この両方から応答と
して通信要求有りを返すものである。
通信要求有りの応答はハイウェイ5のチャネル1経出で
送られるが、(B)図の応答用チャネルに制御装置番号
と試験でないという情報とパリティを付加して送る場合
(もし通信要求がない場合は制御装置番号をオール#J
 1 ′1とする。この時は従属制御装置数は31とな
る。)と(B)図のチャネルlのビットs(b” )に
′0″なら通信要求無しでsr I trなら通信要求
ありとして、送る場合とがある。いずオしにしても通信
要求有りという意味の情報を応答用チャネルに乗せてハ
イウェイ5経由で主制御装置用ハイウェイアクセス装置
6へ送る。ハイウェイ5に乗せられきたチャネル1の信
号は多重部/分配部9で分配されて、問い合せ部10へ
送られる。ここでは従属制御装置2が通信要求有りと識
別した後、従属制御装置2の番号をFi F Oメモリ
11へ書き込む。
一方、主制御装置1はインターフニス12経由でFIF
Oメモリ11に蓄積されCいる全内容を周期的にルック
イン(あるいは、11が書き込まれたら、FIFOメモ
リ11からインターフニスI2経由で主制御装置1へ割
り込む)事により、読んでおり、今、2の装置番号が1
1へ書き込まれたら、いずれ主制御装置Iが11の内容
を読む事により、主制御装置lへ読み取られる。主制御
装置1は従属制御装置2が通信要求有りと認識すると、
インターフニス12を経由して通信用チャネル制御部1
3に従属制御装置2への通信許可情報を書き込む。その
許可情報は、ハイウェイ4経出で(A)のチャネル64
〜67に乗せられ、アクセス装置7の試験指定部14経
由で通信チャネル制御部17へ取り込まれる。通信用チ
ャネル制御部17には、従属制御装置2が応答部15へ
通信要求有りという情報を伝えると同時、もしくは相前
後して、従属制御装置2より主制御装置1への情報が送
られており1通信用チャネル制御部17は通信チャネル
経由で従属制御装置2への通信許可情報が送られてきた
ら、従属制御装置2より送られてきている情報を、ハイ
ウェイ5の通信チャネル64〜67に乗せて送信する事
となる。この時、応答部15が通信要求有りと応答した
にもかかわらず、主制御装置1より通信許可情報が、あ
る時間経由後も通信用チャネル制御部17へ送られて来
なかって場合、応答部15は再度、問い合せ部ioから
従属制御装置2への通信要求の有無の問い合せが来た時
に、通信要求有りと応答する。
以上、説明の如く、主制御装置1はlOを始めとするハ
イウェイアクセス装置6の中に含まれる機能により、F
IFOメモリ11を読み出す事によって、2,3等の複
数の従属制御装置の中のいずれかが通信を希望している
事を認識する事が出来る。
次に、応答部15機能について説明する。これは前述の
説明で明らかに如く、応答部15が障害になった場合、
従属制御装置2の通信要求有りという情報が主制御装置
1に伝わらないばかりか、たとえ従属制御装置2が応答
部15の障害を検知出来たとしても、応答部I5が障害
であると云う情報が主制御装置lへ伝わない為、従属制
御装置2の処理中、主制御装置1を必要とする処理はす
べて、不可能になり、これを防止する必要がある。
応答機能が正常である事を主制御装置1が試験する為、
主制御装置は1は、従属制御装置識別コードを試験であ
るという情報を試験指定部14へ指示する。問い合せ部
10はその情報を試験指定部14より受け従属制御装置
2へ、試験である事を指定して、通信要求の問い合せを
送信する。応答部15では、巾制御装置番号が指定され
、しかも、試験である場合は、従属制御装置2から通信
要求があるという情報を受け取っている、いないにかか
わらず、通信要求有りと応答する。主制御装置1は試験
した従属制御装置から、試験である問い合せへの通信要
求有りという応答が返った点を知り、応答部15の応答
機能の正常性を認識する。
さらに応答部15の応答機能を試験する方式として、主
制御装置1が試験毎に関与するものではなく、問い合せ
部10と試験指定部14等が自律的に行う方式を説明す
る。
これは、問い合せ部lOがある従属制御装置識別コード
を指定して通信要求有無の問い合せ実施後、続けて(8
M Hzハイウェイでは125μs後)試験の問い合せ
を実施するものである。1つの従属制御装置に対して、
まず通信要求有無の問い合せを実施し、続けて、応答機
能の試験問い合せを実施するものであり、即ち、8 V
i Hzハイウェイでは1つの制御装置に対して125
μ5X2−250μSを要し、問い合せ周期を250μ
s×32=81IIgとするものである。
次に、上記の応答機能の試験問い合せに関しては1通常
実施せず、主制御装置1から試験指示がでている従属制
御装置のみを試験する方式もある。
無の問い合せを実施し、続けて、該従属制御装置への応
答機能の試験指示が出ていれば、応答機能の試験問い合
せを実施し、試験指示が出ていなければ、何もしないと
いう方法である。
しかし、上記どちらの試験方式でも、1つの従属制御装
置に着目した時、通信要求有無の問い合せ周期が8”(
8MHzハイウェイ時)となる。
そこで、この問い合せ周期を短縮する方式を次に説明す
る。
まず従属制御装置(説明例では合計32)、を最大m個
ずつ、n個の群に分割し、群番号を群内番号を付与する
。例として8個ずつ、4個の群に分割し、群番号を0番
から3番、さらにその群の中での番号を0番から7番と
すれば、すべての従属制御装置は1つの群番号と工つの
群内番号とで表せられる。この詳細を第3図を用いて説
明する。
第3図(A)は、ハイウェイ4上の信号フォーマットで
あり、チャネルlが通信要求有無の問い合せチャネルで
あり、制御装置群番号をビット0.1(b’ 、b’ 
)で指定する。
第3図(B)はハイウェイ5上の信号フォーマットであ
り、チャネル1.2が応答用チャネルである。応答用チ
ャネル1のチャネル2は群内番号に従ってビット位置が
決まっており、ある従属制御装置は、自群番号が指定さ
れ、通信要求有無の問い合せを受けた時、通信要求が有
りの場合、自群内番号が対応するビット位置に、通信要
求有りの情報を書き、応答する事となる。このような方
式テハ、一度に8個の従属制御装置に対して、問い合せ
及び応答機能の試験が可能となり、1つの従属制御装置
に着目した問い合せ周期は、前述の方式に比して、説明
例では、118、っまり1 +++s周期となる。
以上の説明はハイウェイ下の複数の制御装置を接続する
場合について説明したが、バスに接続する場合に於いて
も同じである。
〔発明の効果〕
本発明によれば、共通のバス又はハイウェイを使用して
、制御装置間通信を希望している制御装置を、極めて短
周期で探索して通信路を割り与えるので、高効率に通信
路を使用できると共に、その探索への各制御装置の応答
機能を、試験できる事によって高信頼性も得る事ができ
る。
【図面の簡単な説明】
第1図は本発明の通信設定方式の一実施例であって複数
の制御装置のマルチドロップ接続図、第2図および第3
図はいずれも本発明の実施例の動作説明のためのハイウ
ェイ信号のフォーマットを示す図である。 ■・・・主制御装置、2,3・・・従属制御装置、4,
5・・・時分割多重ハイウェイ、6・・・主制御装置用
ハイウェイアクセス装置、7,8・・・従属制御装置用
ハイウェイアクセス装置、9,14・・・多重部/分配
部、10・・・通信要求i無量い合せ制御部、II・・
・ファーストン、ファーストアウトメモリーからなる蓄
積部、12・・・1とのインターフニス部、13゜17
・・・通信制御部、14・・・試験制御部、15−通信
要求有無問い合せへの応答制御部、16・・・2とのイ
ンターフニス部。

Claims (1)

  1. 【特許請求の範囲】 1、複数の制御装置が同一のバスあるいは時分割多重ハ
    イウェイに接続され、その内の1つを主制御装置、他を
    従属制御装置とし、各従属制御装置は、通信用リード線
    あるいは通信チャネルを使用して主制御装置のみと通信
    する制御系に於いて、 上記バスあるいは時分割多重ハイウェイに上記通信用リ
    ード線あるいは上記通信用チャネルとは別に、通信要求
    有無の問い合せリード線あるいは問い合せチャネルと応
    答用リード線あるいは応答用チャネルとを設け、上記主
    制御装置に、上記、問い合せリード線あるいは問い合せ
    チャネルを使って従属制御装置識別コードを順次指定し
    て、上記従属制御装置の通信要求の有無を周期的に問い
    合せる機能と、上記該応答リード線あるいは応答チャネ
    ル経由で、通信要求有りと応答してきた従属制御装置識
    別コードを蓄えるメモリーとを設け、従属制御装置に上
    記問い合せリード線あるいは問い合せチャネル経由で自
    従属制御装置識別コードと通信要求有無の問い合せを受
    信した時、上記主制御装置と通信必要時に上記応答リー
    ド線あるいは応答チャネル経由で通信要求有の信号を送
    出する機能を設け、主制御装置が上記メモリーを読み出
    す事により、通信要求有りの従属制御装置識別コードを
    識別し、通信相手の従属制御装置を決める、また該通信
    用リード線あるいは該通信用チャネルの使用者を決める
    事を特徴とする通信路設定方式。 2、第1項記載の通信路設定方式に於いて、上記従属制
    御装置が通信要求有の信号を送出後、ある時間経過後、
    上記主制御装置の通信相手に選ばれない、または上記通
    信用リード線あるいは上記通信用チャネルの使用者に選
    ばれない時、再度、主制御装置よりの通信要求有無の問
    い合せに、通信要求有と応答する事を特徴とする通信路
    設定方式。 3、第1項記載の通信路設定方式に於いて、上記主制御
    装置は、試験指定゛送出機能を持ち、上記従属制御装置
    は、上記試験指定を受信時通信要求の有無にかかわらず
    、通信要求有と応答する機能を持ち、上記主制御装置が
    通信要求有無の問い合せの代りに試験指定を送信し1、
    応答を監視する事により、通信要求有無の問い合せに対
    する従属制御装置の応答機能を試験する事を特徴とする
    通信路設定方式。 4、第3項記載通信路設定方式に於&Nて、上記主制御
    装置が同一の従属制御装置識別コードについて、通信要
    求有無の・問い合せ後、試験指定を送出し、応答を監視
    して試験した後、従属制御装置コードを変えて、同様に
    通信要求有無の問い合せと試験とを行う事を順次実施す
    る事を特徴とする通信路設定方式。 5、第4項記載の通信路設定方式に於0゛C1上記従属
    制御装置を複数個(最大In個)ずつ、n個の群に分割
    し、1つの従属制御装置を群番号(1〜n)と群内番号
    (1〜m)とによつ識別ならしめ、上記応答用リード線
    をm本以上あるいは上記応答用チャネル内ビットをm個
    以上設けてm本の応答用リードあるいはm個の応答用ビ
    ットを群内番号とを対応せしめ、且つ上記主制御装置に
    群番号を順次指定する機能を設け。 従属制御装置に属する群番号が指定された時に群内番号
    に対応した、応答用リードあるいは応答用ビットへ応答
    する機能を設ける事により、主制御装置が群単位に通信
    要求の有無を問い合せる又は試験する事を特徴とする通
    信路設定方式。
JP59007121A 1984-01-20 1984-01-20 通信路設定方式 Pending JPS60152146A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59007121A JPS60152146A (ja) 1984-01-20 1984-01-20 通信路設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59007121A JPS60152146A (ja) 1984-01-20 1984-01-20 通信路設定方式

Publications (1)

Publication Number Publication Date
JPS60152146A true JPS60152146A (ja) 1985-08-10

Family

ID=11657241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59007121A Pending JPS60152146A (ja) 1984-01-20 1984-01-20 通信路設定方式

Country Status (1)

Country Link
JP (1) JPS60152146A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001047193A1 (en) * 1999-12-22 2001-06-28 Photonixnet Kabushiki Kaisha Communication network and communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001047193A1 (en) * 1999-12-22 2001-06-28 Photonixnet Kabushiki Kaisha Communication network and communication system

Similar Documents

Publication Publication Date Title
US5802289A (en) Method for propagating preemptive bus initialization on an acyclic directed graph
US5394556A (en) Method and apparatus for unique address assignment, node self-identification and topology mapping for a directed acyclic graph
US6356801B1 (en) High availability work queuing in an automated data storage library
US4128883A (en) Shared busy means in a common bus environment
EP0404414A2 (en) Apparatus and method for assigning addresses to SCSI supported peripheral devices
EP1146431A2 (en) Method for tranforming an arbitrary topology collection of nodes into an acyclic directed graph
US4374414A (en) Arbitration controller providing for access of a common resource by a duplex plurality of central processing units
JP2012142007A (ja) 位置測定システムと処理ユニットとの間でシリアルデータ伝送するための方法及び装置
US4692862A (en) Rapid message transmission system between computers and method
JPH0325103B2 (ja)
CN1135795C (zh) 串行接口的公平方案
US4363096A (en) Arbitration controller providing for access of a common resource by a duplex plurality of central processing units
JPH04257054A (ja) チャネル間接続装置
US5604748A (en) Information processing apparatus for transmitting information among a plurality of nodes and arbitration method in such information processing apparatus
US5708784A (en) Dual bus computer architecture utilizing distributed arbitrators and method of using same
KR870000649A (ko) 채널번호 우선순위 할당시스템
JP3448932B2 (ja) 多重伝送方法および多重伝送装置
JPS60152146A (ja) 通信路設定方式
IE852900L (en) System control network for multiple processor modules
WO1994015305A1 (en) Method and apparatus for transforming an arbitrary acyclic topology collection of nodes into an acyclic directed graph
JP2760322B2 (ja) パリティエラー障害エージェントの特定方式
JPS61118847A (ja) メモリの同時アクセス制御方式
JP2503059B2 (ja) 異種バス間接続装置
JPS5940741A (ja) ロ−カルネツトワ−クアクセス方式
JPH06224975A (ja) 結合したモジュールをリセットする方法及びこの方法を用いるシステム