JPS60147819A - 交流スイツチ回路 - Google Patents
交流スイツチ回路Info
- Publication number
- JPS60147819A JPS60147819A JP59004058A JP405884A JPS60147819A JP S60147819 A JPS60147819 A JP S60147819A JP 59004058 A JP59004058 A JP 59004058A JP 405884 A JP405884 A JP 405884A JP S60147819 A JPS60147819 A JP S60147819A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- load
- fader
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/45—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load
- G05F1/455—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load with phase control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、負荷に与えられる交流電力を制御する交流ス
イッチ回路に関する。
イッチ回路に関する。
背景技術
第１図は、本発明の基礎となる調光装置の全体の構成を
示すブロック図である。操作部１には、商用交流電源１
００ｖが与えられる。操作部１の出力端子には、分岐ブ
レーカＡ１〜Ａｎｓ調光器Ｂ１〜Ｂ ｎ ｓおよび分岐
ブレーカＥ１〜Ｅｎを介して負荷のランプＴ、 １〜Ｌ
ｎにそれぞれ接続される。操作部１は、調光器Ｂ１〜Ｂ
ｎを制御し、ランプし１〜Ｌｎの照明レベルを設定する
。各調光器Ｂ１〜Ｂｎは、ランプし１〜ＬｎＫ流れる各
負荷電流を制御し、各ランプし１〜Ｌｎの照明レベルを
決定する。
示すブロック図である。操作部１には、商用交流電源１
００ｖが与えられる。操作部１の出力端子には、分岐ブ
レーカＡ１〜Ａｎｓ調光器Ｂ１〜Ｂ ｎ ｓおよび分岐
ブレーカＥ１〜Ｅｎを介して負荷のランプＴ、 １〜Ｌ
ｎにそれぞれ接続される。操作部１は、調光器Ｂ１〜Ｂ
ｎを制御し、ランプし１〜Ｌｎの照明レベルを設定する
。各調光器Ｂ１〜Ｂｎは、ランプし１〜ＬｎＫ流れる各
負荷電流を制御し、各ランプし１〜Ｌｎの照明レベルを
決定する。
第２図は、交流スイッチ回路つまり第１図に示す調光装
置の従来の電気回路図である。負荷のランプＬａの一端
は分岐ブレーカＥａを介して電流制御素子であるトライ
アックＴ１の４ｓ２陽極に接続され、ランプＬａの他端
は交流電源４の一端に接続される。交流電源４の他端は
トライアックＴ１の第１陽極に接続される◇ トライア
ックＴ１のｖＪ１陽極は、抵抗Ｒ１およびコンデンサＣ
１を介してトライアックＴ１の第２＠極に接続される。
置の従来の電気回路図である。負荷のランプＬａの一端
は分岐ブレーカＥａを介して電流制御素子であるトライ
アックＴ１の４ｓ２陽極に接続され、ランプＬａの他端
は交流電源４の一端に接続される。交流電源４の他端は
トライアックＴ１の第１陽極に接続される◇ トライア
ックＴ１のｖＪ１陽極は、抵抗Ｒ１およびコンデンサＣ
１を介してトライアックＴ１の第２＠極に接続される。
トライアックＴ１のゲートは、トライアックトリガ回路
２の出力端子に接続される。操作部１に含まれるスター
ト回路３の入力端子はフェーダＦ１の出力端子に接続さ
れ、スタート回路３の出力端子はトライアックトリガ回
路２の入力端子に接続される。フェーダＦ１の一方入力
端子には電圧Ｖが与えられ、その他方入力端子は接地さ
れる。
２の出力端子に接続される。操作部１に含まれるスター
ト回路３の入力端子はフェーダＦ１の出力端子に接続さ
れ、スタート回路３の出力端子はトライアックトリガ回
路２の入力端子に接続される。フェーダＦ１の一方入力
端子には電圧Ｖが与えられ、その他方入力端子は接地さ
れる。
フェーダＦ１はランプＬａの照明レベルを設定するもの
であり、スター（回路３はトライナックＴ１の点弧角を
決定するものである。トライアック） ＩＪガ回路２は
、前記点弧角で、フェーダＦ１で設定された出力電圧値
に対応したトリが信号をトライアックＴ１のゲートに与
える。それによってトライアックＴ１は、交流電源４か
らの電流をゲートに与えられたトリガ信号によって制御
され、ランプＬａに負荷電流を流す。ただし、分岐ブレ
ーカＥａはオンしているものとする。
であり、スター（回路３はトライナックＴ１の点弧角を
決定するものである。トライアック） ＩＪガ回路２は
、前記点弧角で、フェーダＦ１で設定された出力電圧値
に対応したトリが信号をトライアックＴ１のゲートに与
える。それによってトライアックＴ１は、交流電源４か
らの電流をゲートに与えられたトリガ信号によって制御
され、ランプＬａに負荷電流を流す。ただし、分岐ブレ
ーカＥａはオンしているものとする。
このような回路構成では、分岐ブレーカをオフからオン
にした貯量、７エーダＦ１からの出力によりランプＬａ
に大きな突入電流が流れる。この突入電流は、通常の負
荷電流の１０〜２０倍程度のものであるため、調光効果
に影響を及ぼし、また耐電流の大きな回路素子を使用し
なければならない。
にした貯量、７エーダＦ１からの出力によりランプＬａ
に大きな突入電流が流れる。この突入電流は、通常の負
荷電流の１０〜２０倍程度のものであるため、調光効果
に影響を及ぼし、また耐電流の大きな回路素子を使用し
なければならない。
目 的
本発明の目的は、上述の技術的課題を解決し、負荷の突
入電流を小さく押え、耐電流の小さい回路素子を使用し
て、低価格の交流スイッチ回路を提供することである。
入電流を小さく押え、耐電流の小さい回路素子を使用し
て、低価格の交流スイッチ回路を提供することである。
実施例
第３図は、本発明の一実施例の電気回路図である。交流
電源６の一端は、ライン７？３を介してトライアックＴ
２の第１陽極および抵抗Ｒ２の一端に接続される。交流
電源６の他端は、ライン１４を介して負荷のランプＬｂ
の一端に接続される。
電源６の一端は、ライン７？３を介してトライアックＴ
２の第１陽極および抵抗Ｒ２の一端に接続される。交流
電源６の他端は、ライン１４を介して負荷のランプＬｂ
の一端に接続される。
ランプＬｂの他端は、分岐ブレーカＥｂを介してコンデ
ンサＣ２の一端、微小抵抗であるシャントＲＯの一端、
および変流器７の一次コイル７ａの一端に接続される。
ンサＣ２の一端、微小抵抗であるシャントＲＯの一端、
および変流器７の一次コイル７ａの一端に接続される。
コンデンサＣ２の他端は、抵抗Ｒ２の他端に接続される
。シャン）ＲＯの他端は、トライアックＴ２の第２陽極
および変流器７の一次コイル７ａの他端に接続される。
。シャン）ＲＯの他端は、トライアックＴ２の第２陽極
および変流器７の一次コイル７ａの他端に接続される。
変流器７の二次コイル７ｂの両端には、抵抗Ｒ７が接続
される。抵抗Ｒ７の一端は接地され、その他端はダイオ
ードＤ１およびコンデンサＣ４を介して接地される。ト
ランジスタＱ１のベースは、抵抗Ｒ６およびツェナダイ
オードＺＤ１を介してダイオードＤ１のカソードに接続
される。トランジスタＱ１のコレクタには抵抗Ｒ５を介
して重圧■が与えられ、そのエミッタは接地される。ト
ランジスタＱ１のコレクタは、抵抗Ｒ４を介してトラン
ジスタＱ２のベースに接続される。トランジスタＱ２の
エミッタは接地され、そのコレクタはツェナダイオード
ＺＤ２を介してフ王−ダＦ２の出力端子に接続される。
される。抵抗Ｒ７の一端は接地され、その他端はダイオ
ードＤ１およびコンデンサＣ４を介して接地される。ト
ランジスタＱ１のベースは、抵抗Ｒ６およびツェナダイ
オードＺＤ１を介してダイオードＤ１のカソードに接続
される。トランジスタＱ１のコレクタには抵抗Ｒ５を介
して重圧■が与えられ、そのエミッタは接地される。ト
ランジスタＱ１のコレクタは、抵抗Ｒ４を介してトラン
ジスタＱ２のベースに接続される。トランジスタＱ２の
エミッタは接地され、そのコレクタはツェナダイオード
ＺＤ２を介してフ王−ダＦ２の出力端子に接続される。
またフェーダＦ２の出力端子は、抵抗Ｒ３およびコンデ
ンサＣ３を介して接地される０ トライアックトリガ回
路５の入力端子はコンデンサＣ３を介して接地され、そ
の出力端子はトライアックＴ２のゲートに接続される。
ンサＣ３を介して接地される０ トライアックトリガ回
路５の入力端子はコンデンサＣ３を介して接地され、そ
の出力端子はトライアックＴ２のゲートに接続される。
検出回路には、ランプＬｂに流れる負荷電流が予め定め
た基準電流値より小さいかを検出する回路である。検出
回路には、変流器７、シャン）ＲＯ１抵抗Ｒ５，Ｒ６，
Ｒ７、ダイオードＤ１、ツェナダイオードｚＤ１、コン
デンサＣ４およびトランジスタＱ１から構成される。変
流器７の二次側電圧は、ダイオードＤ１およびコンデン
サＣ４によって整流平滑される◇整流平滑されたコンデ
ンサＣ４の両端の電圧ｖ１が予め定めた基準電圧以上の
とき、トランジスタＱｌをオンし、そのコレクタ電圧ｖ
Ｓを零にする。また電圧ｖ１が基準電圧未満のとき、コ
レクタ電圧ｖＳを零ボルトより高くするように構成され
る。
た基準電流値より小さいかを検出する回路である。検出
回路には、変流器７、シャン）ＲＯ１抵抗Ｒ５，Ｒ６，
Ｒ７、ダイオードＤ１、ツェナダイオードｚＤ１、コン
デンサＣ４およびトランジスタＱ１から構成される。変
流器７の二次側電圧は、ダイオードＤ１およびコンデン
サＣ４によって整流平滑される◇整流平滑されたコンデ
ンサＣ４の両端の電圧ｖ１が予め定めた基準電圧以上の
とき、トランジスタＱｌをオンし、そのコレクタ電圧ｖ
Ｓを零にする。また電圧ｖ１が基準電圧未満のとき、コ
レクタ電圧ｖＳを零ボルトより高くするように構成され
る。
つまり倉荷Ｌｂに流れる負荷電流ｉＬが予め定めた基準
電流１ＴＩＪ上のとき、変流器７の二次側重圧を整流平
滑した電圧ｖ１がツェナダイオードＺＤＩのツェナ電圧
より高く、ツェナダイオードＺＤＩがオンする。これ忙
よって平滑用のコンデンサＣ４（７）放電電流がトラン
ジスタＱ１のベースに流れ込み、トランジスタＱ１がオ
ンし、コレクタ雷、圧ｖＳが零ボルトとなる。
電流１ＴＩＪ上のとき、変流器７の二次側重圧を整流平
滑した電圧ｖ１がツェナダイオードＺＤＩのツェナ電圧
より高く、ツェナダイオードＺＤＩがオンする。これ忙
よって平滑用のコンデンサＣ４（７）放電電流がトラン
ジスタＱ１のベースに流れ込み、トランジスタＱ１がオ
ンし、コレクタ雷、圧ｖＳが零ボルトとなる。
一方、負荷電流ｉＬが基準電流ｉＴより小さいとき１変
流器７の二次側電圧を整流平滑した電圧Ｖ １ ｄＺツ
ェナダイオードＺＤＩのツェナ電圧より低く、ツェナダ
イオードＺＤＩがオフする。これによってトランジスタ
Ｑ１のベースにはコンデンサＣ４の放電電流は流れず、
トランジスタＱ１はオフし、コレクタ電圧■Ｓは零ポル
トより高くなる。
流器７の二次側電圧を整流平滑した電圧Ｖ １ ｄＺツ
ェナダイオードＺＤＩのツェナ電圧より低く、ツェナダ
イオードＺＤＩがオフする。これによってトランジスタ
Ｑ１のベースにはコンデンサＣ４の放電電流は流れず、
トランジスタＱ１はオフし、コレクタ電圧■Ｓは零ポル
トより高くなる。
クリップ回路Ｊは、検出回路にのコレクタ電圧ＶＳによ
ってフェーダＦ２からの出力電圧をクリップする回路で
ある。クリップ回路Ｊは、ツェナダイオードＺＤ２、ト
ランジスタＱ２および抵抗Ｒ４から構成される。
ってフェーダＦ２からの出力電圧をクリップする回路で
ある。クリップ回路Ｊは、ツェナダイオードＺＤ２、ト
ランジスタＱ２および抵抗Ｒ４から構成される。
コレクタ市、圧ｖＳ＝０、つまり負荷電流ｉＬ≧基準電
流ｉＴのときの動作を説明する。トランジスタＱ２がオ
フして、ツェナダイオードＺＤ２には電流が流れない。
流ｉＴのときの動作を説明する。トランジスタＱ２がオ
フして、ツェナダイオードＺＤ２には電流が流れない。
したがってフェーダＦ２の設定電圧ＶＦがトライアック
トリガ回路５の入力電圧Ｖｉｎ となり、ランプＬｂが
フェーダＦ２によって調光される。
トリガ回路５の入力電圧Ｖｉｎ となり、ランプＬｂが
フェーダＦ２によって調光される。
コレクタ電圧ＶＳ＞Ｏのとき、つまり負荷電流ｉＬ〈基
準電流ｉＴのときの動作を説明する。フェーダＦ２の設
定電圧ＶＦがツェナダイオードＺＤ２のツェナ電圧ＶＣ
より高いとき、トランジスタＱ２がオンしてツェナダイ
オードＺＤ２に電流が流れる。これによってトライアッ
クトリガ回路に与えられる入力電圧Ｖｉｎ は、ツェナ
電圧ＶＣと同じレベルになる。
準電流ｉＴのときの動作を説明する。フェーダＦ２の設
定電圧ＶＦがツェナダイオードＺＤ２のツェナ電圧ＶＣ
より高いとき、トランジスタＱ２がオンしてツェナダイ
オードＺＤ２に電流が流れる。これによってトライアッ
クトリガ回路に与えられる入力電圧Ｖｉｎ は、ツェナ
電圧ＶＣと同じレベルになる。
フェーダＦ２の設定電圧ＶＦがツェナダイオードＺＤ２
のツェナ電圧ＶＣより低いとき、ツェナダイオードＺＤ
２には電流が流れず、トライアックトリガ回路５の入力
電圧Ｖｉｎ は７エーダＦ２の設定電圧ＶＦと同レベル
になる。ツェナ電圧ＶＣがトライアックトリガ回路５に
与えられている間、分岐ブレーカＥｂを投入してもラン
プＬｂに流れる突入電流は十分に小さいものとすること
ができる。またフェーダ出力電圧ＶＦがトライアックト
リガ回路５に与えられているとき、ランプＬｂに流れる
負荷電流ｉＬは、コレクタ電圧ＶＳを零ボルトにする基
準電流ｉＴよりも大きいものとする。
のツェナ電圧ＶＣより低いとき、ツェナダイオードＺＤ
２には電流が流れず、トライアックトリガ回路５の入力
電圧Ｖｉｎ は７エーダＦ２の設定電圧ＶＦと同レベル
になる。ツェナ電圧ＶＣがトライアックトリガ回路５に
与えられている間、分岐ブレーカＥｂを投入してもラン
プＬｂに流れる突入電流は十分に小さいものとすること
ができる。またフェーダ出力電圧ＶＦがトライアックト
リガ回路５に与えられているとき、ランプＬｂに流れる
負荷電流ｉＬは、コレクタ電圧ＶＳを零ボルトにする基
準電流ｉＴよりも大きいものとする。
積分回路Ｍは、トライアック） ＩＪガ回路５の入力の
急激な変化を押える回路である。積分回路Ｍは、抵抗Ｒ
３およびコンデンサＣ３から構成される。この積分回路
ＭＫよってフェーダＦ２の設定電圧ＶＦが急激に変化し
ても、ランプＬｂに流れる負荷電流ｉＬは急激に変化し
ない。
急激な変化を押える回路である。積分回路Ｍは、抵抗Ｒ
３およびコンデンサＣ３から構成される。この積分回路
ＭＫよってフェーダＦ２の設定電圧ＶＦが急激に変化し
ても、ランプＬｂに流れる負荷電流ｉＬは急激に変化し
ない。
次にこの回路の全体的な動作を説明する。通常動作の分
岐ブレーカＥｂがオンの状態において、負荷電流ｉＬが
基準電流ｊＴ以上のときはツェナダイオードＺＤ２のツ
ェナ電圧ＶＣ＝Ｏであって、フェーダＦ２の設定電圧Ｖ
Ｆとトライアックトリガ回路５の入力電圧Ｖｉｎ と等
しい。負荷電流ｉＬが基準電流ｉＴより小さいときはツ
ェナ電圧ＶＣ〉０であるが、この場合ツェナダイオード
ＺＤ２に流れる電流ｉＣは基準電流ｉＴより大きいため
、フェーダＦ２の設定電圧ＶＦがツェナ電圧ＶＣよりも
低い。したがってフェーダＦ２の設定電圧ＶＦとトライ
アックトリガ回路５０入力電圧Ｖｉｎとは等しくなる。
岐ブレーカＥｂがオンの状態において、負荷電流ｉＬが
基準電流ｊＴ以上のときはツェナダイオードＺＤ２のツ
ェナ電圧ＶＣ＝Ｏであって、フェーダＦ２の設定電圧Ｖ
Ｆとトライアックトリガ回路５の入力電圧Ｖｉｎ と等
しい。負荷電流ｉＬが基準電流ｉＴより小さいときはツ
ェナ電圧ＶＣ〉０であるが、この場合ツェナダイオード
ＺＤ２に流れる電流ｉＣは基準電流ｉＴより大きいため
、フェーダＦ２の設定電圧ＶＦがツェナ電圧ＶＣよりも
低い。したがってフェーダＦ２の設定電圧ＶＦとトライ
アックトリガ回路５０入力電圧Ｖｉｎとは等しくなる。
すなわち、フェーダＦ２は、全ての設定電圧ＶＦにおい
て人力泥圧Ｖｉｎ＝設定電圧ＶＦの関係を保ってランプ
Ｌｂの調光を行なうことができる。
て人力泥圧Ｖｉｎ＝設定電圧ＶＦの関係を保ってランプ
Ｌｂの調光を行なうことができる。
分岐ブレーカＥｂがオフの状態において、負荷電流ｉＬ
は零（ｉＬ＜ｉＴ） であって、コレクタ電圧ＶＳ＞Ｏ
である。すなわちトライアックトリガ回路５の入力電圧
Ｖｉｎ は、ツェナダイオードＺＤ２のツェナ電圧７０
以上にはならない。この場合は分岐ブレーカＥｂがオフ
しているので、トライアックトリガ回路５の出力は負荷
回路に影響を与えない。
は零（ｉＬ＜ｉＴ） であって、コレクタ電圧ＶＳ＞Ｏ
である。すなわちトライアックトリガ回路５の入力電圧
Ｖｉｎ は、ツェナダイオードＺＤ２のツェナ電圧７０
以上にはならない。この場合は分岐ブレーカＥｂがオフ
しているので、トライアックトリガ回路５の出力は負荷
回路に影響を与えない。
次に分岐ブレーカＥｂをオフからオンにすると、その瞬
間トライアック） ＩＪガ回路５０入力電圧Ｖｉｎはツ
ェナダイオードＺＤ２のツェナ電圧７０以上とならない
ため、負荷回路のランプＬｂに流れる突入電流は十分に
小さい。フェーダＦ２の設定電圧ＶＦがツェナ電圧７０
以上のとき、まずツェナ電圧ＶＣに対応する負荷電流ｉ
Ｃが流れる。この電流ｔＣはツェナダイオードＺＤ１で
予め設定された基準電流ｉＴよりも大きいため、トラン
ジスタＱ１はオンし、そのコレクタ電圧ｖＳは零ボルト
となる。これによってフェーダＦ２の設定電圧ＶＦが、
トライアックトリガ回路５０入力電圧Ｖｉｎとなる。
間トライアック） ＩＪガ回路５０入力電圧Ｖｉｎはツ
ェナダイオードＺＤ２のツェナ電圧７０以上とならない
ため、負荷回路のランプＬｂに流れる突入電流は十分に
小さい。フェーダＦ２の設定電圧ＶＦがツェナ電圧７０
以上のとき、まずツェナ電圧ＶＣに対応する負荷電流ｉ
Ｃが流れる。この電流ｔＣはツェナダイオードＺＤ１で
予め設定された基準電流ｉＴよりも大きいため、トラン
ジスタＱ１はオンし、そのコレクタ電圧ｖＳは零ボルト
となる。これによってフェーダＦ２の設定電圧ＶＦが、
トライアックトリガ回路５０入力電圧Ｖｉｎとなる。
積分回路Ｍは、抵抗Ｒ３に与えられた信号レベルの急激
な変化を押えて、トライアックトリガ回一路５にその信
号を与える。トライアックトリガ回路５は、トライアッ
クＴ２の第２陽極に流れる電流を制御するトリガ信号を
トライアックＴ２のゲートに与える。したがって負荷回
路のランプＬｂに流れる負荷電流ｉＬは、急激な変化を
生じず、調光制御に影響を与えない。
な変化を押えて、トライアックトリガ回一路５にその信
号を与える。トライアックトリガ回路５は、トライアッ
クＴ２の第２陽極に流れる電流を制御するトリガ信号を
トライアックＴ２のゲートに与える。したがって負荷回
路のランプＬｂに流れる負荷電流ｉＬは、急激な変化を
生じず、調光制御に影響を与えない。
フェーダＦ２の設定電圧ＶＦがツェナダイオードＺＤ２
のツェナ電圧ＶＣより低いときは、フェーダＦ２の設定
電圧ＶＦとトライアックトリガ回路５の入力箱、圧Ｖｉ
ｎ と等しいので、設定電圧ＶＦに対応した負荷電流ｉ
Ｌが流れる。すなわち分岐ブレーカＥｂは、通常動作の
オン時の状態に戻る。
のツェナ電圧ＶＣより低いときは、フェーダＦ２の設定
電圧ＶＦとトライアックトリガ回路５の入力箱、圧Ｖｉ
ｎ と等しいので、設定電圧ＶＦに対応した負荷電流ｉ
Ｌが流れる。すなわち分岐ブレーカＥｂは、通常動作の
オン時の状態に戻る。
本件実施例では、負荷電流制御素子としてトライアック
Ｔ２を用いたが、それに限らずサイリスタなどを用いて
もよい。第３図の分岐ブレーカＥｂは負荷側に接続され
ていたが、トライアックＴ２の電源側に接続してもよい
。また負荷回路の電流検出用のシャン）ＲＯあるいは変
流器７は、負荷回路のどの部分に接続してもよい。検出
回路におよびクリップ回路Ｊは、第３図のような構成に
かかわらず、同じような動作をする他の構成のものであ
ればよい。また第３図に示す交流スイッチ回路は、調光
装置に限らず、その他の負荷の制御を行なうのに用いて
もよい。
Ｔ２を用いたが、それに限らずサイリスタなどを用いて
もよい。第３図の分岐ブレーカＥｂは負荷側に接続され
ていたが、トライアックＴ２の電源側に接続してもよい
。また負荷回路の電流検出用のシャン）ＲＯあるいは変
流器７は、負荷回路のどの部分に接続してもよい。検出
回路におよびクリップ回路Ｊは、第３図のような構成に
かかわらず、同じような動作をする他の構成のものであ
ればよい。また第３図に示す交流スイッチ回路は、調光
装置に限らず、その他の負荷の制御を行なうのに用いて
もよい。
効 果
以上のように本発明によれば、負荷電流が予め設定した
基準電流値より大きいか否かを検出する検出手段と、検
出手段からの検出信号に応答して負荷電圧を予め設定し
た電圧値以下に制御する制御手段とを含むことによって
、負荷への電力供給時の突入電流を小さく押えることが
できる。また耐サージ電流の小さい電流制御素子を使用
することができ、低価格にもつながる。
基準電流値より大きいか否かを検出する検出手段と、検
出手段からの検出信号に応答して負荷電圧を予め設定し
た電圧値以下に制御する制御手段とを含むことによって
、負荷への電力供給時の突入電流を小さく押えることが
できる。また耐サージ電流の小さい電流制御素子を使用
することができ、低価格にもつながる。
第１図は本発明の基礎となる調光装置の全体の構成を示
すブロック図、第２図は従来の調光装置の電気回路図、
第３図は本発明の一実施例の電気回路図である。 ５・・・トライアックトリガ回路、６・・・交流電流、
Ｉ・・・クリップ回路、Ｋ・・・検出回路、Ｌｂ・・・
負荷、Ｔ２・・・トライアック、Ｍ・・・積分回路、Ｆ
２・・・フェーダ、Ｅｂ・・・分岐ブレーカ 代理人 弁理士 西教圭一部
すブロック図、第２図は従来の調光装置の電気回路図、
第３図は本発明の一実施例の電気回路図である。 ５・・・トライアックトリガ回路、６・・・交流電流、
Ｉ・・・クリップ回路、Ｋ・・・検出回路、Ｌｂ・・・
負荷、Ｔ２・・・トライアック、Ｍ・・・積分回路、Ｆ
２・・・フェーダ、Ｅｂ・・・分岐ブレーカ 代理人 弁理士 西教圭一部
Claims (1)
- 【特許請求の範囲】 負荷電流が予め設定した基阜符、流値より大きいか否か
を検出する検出手段と、 その検出手段からの検出信号に応答して、負荷電圧を予
め設定した雷、圧値以下に制御する制御手段とを含むこ
とを特徴とする交流スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004058A JPS60147819A (ja) | 1984-01-12 | 1984-01-12 | 交流スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004058A JPS60147819A (ja) | 1984-01-12 | 1984-01-12 | 交流スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60147819A true JPS60147819A (ja) | 1985-08-03 |
Family
ID=11574262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59004058A Pending JPS60147819A (ja) | 1984-01-12 | 1984-01-12 | 交流スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60147819A (ja) |
-
1984
- 1984-01-12 JP JP59004058A patent/JPS60147819A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4893063A (en) | Apparatus for improving the efficiency of a lighting element | |
| US8729814B2 (en) | Two-wire analog FET-based dimmer switch | |
| US6051935A (en) | Circuit arrangement for controlling luminous flux produced by a light source | |
| US4001637A (en) | Lamp ballast | |
| CN101171890A (zh) | 使用双向可控硅调光器进行调光的方法和电路 | |
| US7132802B2 (en) | Method for varying the power consumption of capacitive loads | |
| US4935691A (en) | Phase switched power controller | |
| US5550463A (en) | Power supply connected in parallel with solid state switch for phase control of average power to a load | |
| GB2170366A (en) | Apparatus for limiting arc discharge current in an incandescent lamp | |
| JPH03285289A (ja) | 調光点灯装置 | |
| US7301291B1 (en) | Power controller having current limited RMS regulated output | |
| US6281604B1 (en) | Apparatus for controlling AC supply switches | |
| US5459373A (en) | Mini-fluorescent lamp with automatic on/off | |
| JPS60147819A (ja) | 交流スイツチ回路 | |
| US9172264B2 (en) | Capacitor charge circuit | |
| US5463307A (en) | High efficiency, low voltage adapter apparatus and method | |
| FI96657C (fi) | Elektroninen etukytkentälaite kaasunpurkausputkea varten | |
| JPS592159B2 (ja) | 照明装置 | |
| RU2031554C1 (ru) | Осветительное устройство | |
| JPH023277Y2 (ja) | ||
| RU1826146C (ru) | Осветительное устройство | |
| JP2004014198A (ja) | 電子タイマースイッチ | |
| US7462996B2 (en) | Method of operating a lamp with a power controller having current limited RMS regulated output | |
| JPH11161347A (ja) | 位相制御装置の制御回路 | |
| JP2012003865A (ja) | Ｌｅｄ点灯装置 |