JPS60147791A - Electronic musical instrument - Google Patents

Electronic musical instrument

Info

Publication number
JPS60147791A
JPS60147791A JP59004100A JP410084A JPS60147791A JP S60147791 A JPS60147791 A JP S60147791A JP 59004100 A JP59004100 A JP 59004100A JP 410084 A JP410084 A JP 410084A JP S60147791 A JPS60147791 A JP S60147791A
Authority
JP
Japan
Prior art keywords
delay
signal
output
switch
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59004100A
Other languages
Japanese (ja)
Inventor
伊藤 精一
徹 鶴渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roland Corp
Original Assignee
Roland Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Roland Corp filed Critical Roland Corp
Priority to JP59004100A priority Critical patent/JPS60147791A/en
Publication of JPS60147791A publication Critical patent/JPS60147791A/en
Pending legal-status Critical Current

Links

Landscapes

  • Reverberation, Karaoke And Other Acoustics (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 発明の技術分野 この発明は電子楽器に関し、たとえばミュージックシン
セサイザの出力を遅延してハーモライザやりパーブレー
ションのようなエコー効果を付加できるような電子楽器
に関する。
TECHNICAL FIELD OF THE INVENTION The present invention relates to an electronic musical instrument, and more particularly, to an electronic musical instrument that can delay the output of a music synthesizer and add an echo effect such as a harmonizer or perb.

従来技術の説明 たとえば、ミュージックシンセサイザを用いて音作りを
する場合、エコーやリバーブのような特殊効果を付加し
て演奏効果を高めたいという要求がある。このために、
従来はミュージックシンセサイザの出力にエコー効実装
置を接続する必要があった。しかしながら1.ミュージ
ックシンセサイザから出力された音の音色や曲目に合わ
せてデレー効果を調整することは困難であり、特に初心
者にとっては至難の技でやった。
Description of the Prior Art For example, when creating sounds using a music synthesizer, there is a demand for adding special effects such as echo and reverb to enhance the performance effect. For this,
Previously, it was necessary to connect an echo effect device to the output of a music synthesizer. However, 1. It is difficult to adjust the delay effect to match the timbre and song title of the sound output from a music synthesizer, and it was a difficult task, especially for beginners.

発明の目的 それゆえに、この発明の主たる目的は、遅延時間や遅延
量を任意の値にプリセットし得て、初心者でも容易にエ
コー効果を付加した演奏音を得ることのできるような電
子楽器を提供することである。
OBJECTS OF THE INVENTION Therefore, the main object of the present invention is to provide an electronic musical instrument in which the delay time and delay amount can be preset to arbitrary values, and even beginners can easily obtain performance sounds with added echo effects. It is to be.

発明の構成 この発明を要約すれば、鍵盤を押鍵することに応じてエ
ンベロープ信号を発生するとともに、このエンベ1−プ
信号に応じた周波数の信号を電圧制御発振器から発生さ
せ、電圧制御発振器から出力される信号の周波数の倍音
構成をエンベロープ信号に応じ1電圧制御型フイルタに
よって変化させ、エンベロープ信号に応じて電圧制御型
フィルタの出力電圧の振幅を電圧制御増幅器によって変
化させ、この出力を遅延回路を通して遅延させる。
Structure of the Invention To summarize this invention, an envelope signal is generated in response to a key depression, a signal with a frequency corresponding to the envelope signal is generated from a voltage controlled oscillator, and a signal having a frequency corresponding to the envelope signal is generated from a voltage controlled oscillator. The overtone composition of the frequency of the output signal is changed by a voltage control filter according to the envelope signal, the amplitude of the output voltage of the voltage control filter is changed by a voltage control amplifier according to the envelope signal, and this output is passed through a delay circuit. Delay through.

遅延回路に関連して遅延時間を任意の値に設定するため
の遅延時間設定手段と、遅延量を任意の値に設定するた
めの遅延量設定手段とを設けて構成したものである。
This configuration includes a delay time setting means for setting the delay time to an arbitrary value in relation to the delay circuit, and a delay amount setting means for setting the delay amount to an arbitrary value.

この発明の上述の目的およびその他の目的と特徴は以下
に図面を参照して行なう詳細な説明から一層明らかとな
ろう。
The above objects and other objects and features of the present invention will become more apparent from the detailed description given below with reference to the drawings.

実施例の説明 第1図はこの発明の適用されたミュージックシンセサイ
ザの外!a図である。第1図において、ミュージックシ
ンセサイザ1は従来から知られているように、電圧制御
発振器(以下、■COと称する)2と、ノイズレベル設
定回路3と、電圧制御型フィルタ(以下、■CFと称す
る)4と、電圧制御増幅器(JX下、VCAと称する)
5と鍵w116とを含む。さらに、ミュージックシンセ
サイザ1にはこの発明の特徴となる遅延量や遅延時間を
設定するためのレバー6ならびに遅延量や遅延時間をプ
リセットするためのプリセットスイッチ7とが設けられ
た操作部8を含む。
DESCRIPTION OF EMBODIMENTS Figure 1 shows the outside of a music synthesizer to which this invention is applied! It is a figure. In FIG. 1, a music synthesizer 1, as conventionally known, includes a voltage controlled oscillator (hereinafter referred to as ■CO) 2, a noise level setting circuit 3, and a voltage controlled filter (hereinafter referred to as ■CF). ) 4 and a voltage control amplifier (referred to as VCA under JX)
5 and a key w116. Furthermore, the music synthesizer 1 includes an operating section 8 provided with a lever 6 for setting the amount of delay and delay time, which is a feature of the present invention, and a preset switch 7 for presetting the amount of delay and delay time.

第2図はこの発明の適用されたミュージックシンセサイ
ザの全体を示す概略ブロック図である。
FIG. 2 is a schematic block diagram showing the entire music synthesizer to which the present invention is applied.

次に、第2図を参照してミュージックシンセサイザ1の
全体の構成とともにその動作について簡単に説明する。
Next, the overall structure and operation of the music synthesizer 1 will be briefly described with reference to FIG.

第1図に示したキーボード16を押鍵すると、押鍵信号
がVCO2とエンベロープジェネレータ9ないし11と
制御部15とに与えられる。エンベロープジェネレータ
9ないし11は11 押鍵信号に応じたエンベロニブ信号を発生し、工><0
−79”2′−99,、、,7′、、、、、、1”“V
C02に:4えられ、エンベロープジェネレータ10の
出力はVCF4に与えられ、エンベロープジェネレータ
11の出力はVCA5に与えられる。
When a key is pressed on the keyboard 16 shown in FIG. The envelope generators 9 to 11 generate an envelope signal according to the key press signal, and
-79"2'-99,,,,7',,,,,,1""V
The output of envelope generator 10 is applied to VCF4, and the output of envelope generator 11 is applied to VCA5.

VCO2は押鍵信号に応じてエンベロープジエ1川 ネレータ9からのエンベロープ信号に基づく周波数の信
号を発生する。VCO2で発生された成る周波数の信号
は■CF4に与えられる。VCF’4はエンベロープジ
ェネレータ10の出力に基づいて、VCO2から出力さ
れた信号の周波数にお1ノ□る倍音構成を変化させる□
。−iして、VCA5はエンベロープジェネレータi 
i”isらの出力に基づいて、VCF4から与えd゛れ
8’信号の□出力電圧の振幅ゆ変化efT遅延晶路、′
2.与え。。遅延回路・ 5・□ 12はVCA5の出力を遅延させ、増幅器13を)−1
,1:11 介してスピーカー4に与える。したがって、スビ11r
1−( ニアJ 14からは遅延さnt+楽音が発生される。
The VCO 2 generates a signal with a frequency based on the envelope signal from the envelope generator 9 in response to the key press signal. A signal of the following frequencies generated by VCO2 is given to CF4. Based on the output of the envelope generator 10, the VCF'4 changes the overtone composition of the signal output from the VCO2 by one node.
. -i, VCA5 is envelope generator i
Based on the outputs of i''is et al., the amplitude of the □output voltage of the d8' signal given from the VCF4 is changed efT delay crystal path,'
2. Give. . Delay circuit・5・□12 delays the output of VCA5, and amplifier 13)-1
, 1:11 to the speaker 4. Therefore, Subi 11r
1-(Near J 14 generates a delayed nt+ musical tone.

なお、操作部8に含まれるレバー6やプリセットスイッ
チ7は制御部15に接続される。制騨部15番よレバー
6+、:よって設定されかつプリセットスイッチ7でプ
リセットされ′lこ遅延時□問および遅延量に基づく制
御I信号を遅延回路12に与え□る。
Note that the lever 6 and preset switch 7 included in the operating section 8 are connected to the control section 15. Control unit 15 and lever 6+: are thus set and preset by preset switch 7, and a control I signal based on the delay time and delay amount is given to delay circuit 12.

したがって、遅延回路12は設定された遅延1な、1 
、、 。
Therefore, the delay circuit 12 has a set delay of 1, 1
,, .

らびに遅延時間に基づいてVCA5の出)J榎遅□延さ
せる。 ″′ □: □第9図は第2図に示した遅延回路12およ:び制御 押部15の概略ブロック図である。次に、第3図を参照
して第2図゛に示した遅延回路12と1−押部15の構
成についで1alllる。なお、この′!13図に示す
遅延回路12には1像め定位後左右に移動できるように
、2系゛統□の遅延回路が股参りらiている。□入力端
子21に゛はVCA5から出力信号が与えられる。この
出力信号は加梓器22.24.27および30に与:′
えられi0入力端の加III器22は入力端子21に入
力された信号iディー−回路23からフィードバックさ
れたディレー出力信号とを加稗するためのものである。
and delay the output of the VCA 5 based on the delay time. ''' □: □FIG. 9 is a schematic block diagram of the delay circuit 12 and control pusher 15 shown in FIG. 2.Next, referring to FIG. The configuration of the delay circuit 12 and the 1-push section 15 will be explained in detail below.The delay circuit 12 shown in Figure 13 includes a two-system □ delay circuit so that it can move left and right after localizing the first image. □ An output signal from the VCA 5 is given to the input terminal 21. This output signal is given to the intensifiers 22, 24, 27 and 30:'
The adder III 22 at the i0 input terminal is used to adjust the signal i input to the input terminal 21 and the delayed output signal fed back from the D-circuit 23.

加棹器シ2め出力はディレー回路23に与えられる。デ
ィレー回路23の出力は可変抵抗器32と33とスイッ
チング回路34を介して前述の入力側の加算器22にフ
ィードバックされるとともに、スイッチング回路26を
介して出力側の加算器27に与えられる。加n器27の
出力は出力端子28に与えられる。
The second output of the processor is given to a delay circuit 23. The output of the delay circuit 23 is fed back to the adder 22 on the input side described above via the variable resistors 32 and 33 and the switching circuit 34, and is also given to the adder 27 on the output side via the switching circuit 26. The output of the adder 27 is given to an output terminal 28.

前述の可変抵抗器32は音量を設定するためのものであ
り、可変抵抗器33は他方の可変抵抗器36とともに連
動してその抵抗値を可変するものであって、音像の定位
を左右に移動できるように設けられている。スイッチン
グ回路34は加n器22にフィードバックされるディレ
ー回路23の出力をオン、オフさせるためのものである
。また、ディレー回路23の出力に設けられているスイ
ッチング回路26はディレー出力を完全にオフし、入力
端子21に入力された信号を加算器27から出力端子2
8にダイレクトに出力させるためのものである。
The variable resistor 32 mentioned above is for setting the volume, and the variable resistor 33 works together with the other variable resistor 36 to vary its resistance value, and moves the localization of the sound image left and right. It is set up so that you can. The switching circuit 34 is for turning on and off the output of the delay circuit 23 which is fed back to the adder 22. Further, the switching circuit 26 provided at the output of the delay circuit 23 completely turns off the delay output, and transfers the signal input to the input terminal 21 from the adder 27 to the output terminal 2.
This is for direct output to 8.

他方のディレー回路も一方のディレー回路と同様にして
構成され、加算器24と30と、ディレー回路25と、
可変抵抗器35.36と、スイッチング回路29と37
と出力端子31とを含む。
The other delay circuit is configured in the same manner as the one delay circuit, and includes adders 24 and 30, a delay circuit 25,
Variable resistors 35 and 36 and switching circuits 29 and 37
and an output terminal 31.

また、前述の第2図に示した制御部15にはコントロー
ラ150が内蔵され、このコントローラ150には操作
部8と表示器40とが接続される。
Further, the control section 15 shown in FIG. 2 described above has a built-in controller 150, and the operation section 8 and the display 40 are connected to this controller 150.

コントローラ150は操作部8で設定さ′れた遅延量な
らびに遅延時間に基づいて遅延回路12を制御するもの
である。すなわち、コントローラ150はディレー回路
23.25の出力信号をその入力側にフィードバックさ
せるか否かに応じて、ネイッチング回路34と37とを
オン、オフさせ、設定された遅延量となるように可変抵
抗器32と35とを制御し、設定された遅延時間となる
ようにディレー回路23と25のそれぞれの遅延量を変
化させる。また、ディレー効果をオンまたはオフするか
に応じて、スイッチング回路26と29をそれぞれ制御
する。したがって、ディレー回路23と25はコントロ
ーラ150によって制御された遅延時間となるようにV
CA5の出力信号を所定の時間だけ遅延させる。また、
可変抵抗器32と35はコントローラ150からの制御
il信号に対応した音量となるように遅1延量を変化さ
せる。
The controller 150 controls the delay circuit 12 based on the delay amount and delay time set on the operation section 8. That is, the controller 150 turns on and off the naching circuits 34 and 37 depending on whether or not to feed back the output signal of the delay circuit 23, 25 to its input side, and adjusts the variable resistor so that the set delay amount is achieved. control circuits 32 and 35 to change the amount of delay of each of delay circuits 23 and 25 so as to achieve a set delay time. Furthermore, the switching circuits 26 and 29 are controlled depending on whether the delay effect is turned on or off. Therefore, the delay circuits 23 and 25 are set so that the delay time is controlled by the controller 150.
The output signal of CA5 is delayed by a predetermined time. Also,
The variable resistors 32 and 35 change the amount of delay so that the volume corresponds to the control signal il from the controller 150.

表示器40は設定した遅延量や遅延時間を数値として表
示するためのセグメント表示器などを含む。
The display 40 includes a segment display for displaying the set delay amount and delay time as numerical values.

第4図は第3図に示した遅延回路12のより訂細なブロ
ック図である。まず、構成について説明−する。入力端
子2′1に人力された信号は抵抗221を介して入力側
の加算アンプ、222に与えられるとともに、抵抗27
1を介し二C出力11t1の加算アンプ270に与えら
れる。加算、アンプ222は抵抗221を介しC入力さ
れた信号と、アナログディレー回路230のノイードバ
、ツク出力とを加算するだめのものであっ゛(、その出
力信@をアナログディレー回路230の入力に、与える
。アナログディレー回路230の出力は、アナログスイ
ッチ260と抵抗261を介して出力側の加算アンプ2
10に与えられるとと6に、VCA320とアナログス
イッチ回路340と抵抗341とを介して入力側の加算
アンプ222にフィードバックされる。アナログスイッ
チ260と340は第3図、に示したスイッチング回路
26と34にそれぞ、れ対応するものである。また、\
/CA320は遅延量を変化させるためのものであって
、第3図に示した可変抵抗器3.2に対応する。また、
出力側の加算アンプ270は第3図に示した加算器27
に対応するものであって、その出力信号は出力端280
に出力される。
FIG. 4 is a more detailed block diagram of the delay circuit 12 shown in FIG. 3. First, the configuration will be explained. The signal inputted to the input terminal 2'1 is given to the input-side summing amplifier 222 via the resistor 221, and is also applied to the resistor 27.
1 to the summing amplifier 270 with the 2C output 11t1. The adder amplifier 222 is used to add the signal input via the resistor 221 and the noise output of the analog delay circuit 230 (the output signal is input to the input of the analog delay circuit 230, The output of the analog delay circuit 230 is sent to the summing amplifier 2 on the output side via an analog switch 260 and a resistor 261.
10 and 6 are fed back to the summing amplifier 222 on the input side via the VCA 320, analog switch circuit 340, and resistor 341. Analog switches 260 and 340 correspond to switching circuits 26 and 34, respectively, shown in FIG. Also,\
/CA320 is for changing the amount of delay and corresponds to variable resistor 3.2 shown in FIG. Also,
The adding amplifier 270 on the output side is the adder 27 shown in FIG.
The output signal corresponds to the output terminal 280.
is output to.

他方の遅延回路も前述の一方の遅延回路と同様にして構
成され、抵抗241と、入力側の加算アンプ242と、
アナログディレー回路250と、アナログスイッチ29
0と、抵抗291と、抵抗301と、出力側の加算アン
プ300と、VCA350とアナログスイッチ370と
、抵抗371とを含んで構成される。
The other delay circuit is configured in the same manner as the one described above, and includes a resistor 241, an input-side summing amplifier 242,
Analog delay circuit 250 and analog switch 29
0, a resistor 291, a resistor 301, an output-side adding amplifier 300, a VCA 350, an analog switch 370, and a resistor 371.

また、コントローラ150はCPU151とインターフ
ェイス回路152とメモリ153とA/D変換器154
とを含む。インターフェイス回路152畔CPU151
からの制御信号に基づいて、アナログスイッチ260と
290と340と370をそれぞれAンオフさせ、アナ
ログディレー回r3230 j: 250 (7) (
レソh )N延時fllJ ヲi’J Ill L、、
さらにV CA 320と350とを制御して遅延量を
変化させる。A /” D変換器154は設定レバー6
で設定された電圧鎗をディジタル値に変換してCPU1
51に−与えるためのものである。メモリ153はCP
U151が動作りるのに必要なプログラムを予め記憶す
るとともに、設定された遅延量や遅延時間を記tnする
ためのものである。
The controller 150 also includes a CPU 151, an interface circuit 152, a memory 153, and an A/D converter 154.
including. Interface circuit 152 side CPU 151
The analog switches 260, 290, 340, and 370 are turned off based on the control signal from the analog delay circuit r3230j: 250 (7) (
Reso h)N extension time fullJ woi'J Ill L,,
Further, V CA 320 and 350 are controlled to change the amount of delay. The A/”D converter 154 is connected to the setting lever 6.
Convert the voltage set in to a digital value and send it to CPU1.
51 - for giving. Memory 153 is CP
It is used to store in advance the programs necessary for U151 to operate, and to record the set delay amount and delay time.

操作部8はメモリ書込スイッチ81と、リピートスイッ
チ82と、遅延時間設定スイッチ83と、遅延量設定ス
イッチ84と、エフェクトスイッチ85と、プリセット
スイッチ86とを含む。なお、プリセットスイッチ86
は4つのブリセラ1−鎖ヲ設定できるように4つのキー
■ないし■を含む。
The operation unit 8 includes a memory write switch 81, a repeat switch 82, a delay time setting switch 83, a delay amount setting switch 84, an effect switch 85, and a preset switch 86. In addition, the preset switch 86
contains four keys ``■'' to ``■'' so that four Brisera 1-chains can be set.

メモリ書込スイッチ81は遅延時間設定スイッチ83あ
るいは遅延M設定スイッチ84を操作しかつ設定レバー
6で設定した設定値をメモリ153に書込むための書込
指令を与えるためのものである。リピートスイッチ82
はアナログディレー回路230と250のそれぞれの出
力をフィードバックさせるアナログスイッチ340およ
び370をオン、オフさせるためのものである。遅延時
間設定スイッチ83は遅延時間を設定するときに操作さ
れ、遅延II設定スイッチ84は遅延量を設定するとき
に操作される。エフェクトスイッチ85はVCA5の出
力を遅延させるかあるいはそのまま出力するかを切換え
るアナログスイッチ260および290をオン、オフさ
せる1cめのものである。プリセラ!・スイッチ86は
4つの遅延時間および遅延量を設定するために、操作さ
れるものである。
The memory write switch 81 is used to operate the delay time setting switch 83 or the delay M setting switch 84 and to give a write command to write the setting value set by the setting lever 6 into the memory 153. Repeat switch 82
are for turning on and off analog switches 340 and 370 that feed back the outputs of analog delay circuits 230 and 250, respectively. The delay time setting switch 83 is operated when setting the delay time, and the delay II setting switch 84 is operated when setting the delay amount. The effect switch 85 is the 1c switch that turns on and off the analog switches 260 and 290, which change over whether to delay the output of the VCA 5 or output it as is. Priscilla! - The switch 86 is operated to set four delay times and delay amounts.

次に、第4図に示す遅延回路12の具体的な動作につい
て説明する。まず、プリセットスイッチ86の1キーを
操作し、かつ遅延時間設定スイッチ83を操作して、設
定レバー6を動かす。設定レバー6によって所望の遅延
時間を設定すると、書込スイッチ81を操作する。する
と、A10変換器154は設定レバー6の可変抵抗器で
設定された電圧値をディジタル値に変換してCPU15
1に与える。応じt、CPu151はその遅延時間に対
応するディジタル値をメモリ153のプリセットスイッ
チ86の各キーに対応したエリアに記憶させる。次に、
遅延II設定スイッチ84を操作しかつ設定レバー6で
遅延量を設定し、所望の遅延量を設定した後、書込スイ
ッチ81を操作1れば、メモリ153の所定のエリアに
遅延量に対応するデータが記憶される。
Next, the specific operation of the delay circuit 12 shown in FIG. 4 will be explained. First, the 1 key of the preset switch 86 is operated, and the delay time setting switch 83 is operated to move the setting lever 6. After setting the desired delay time using the setting lever 6, the write switch 81 is operated. Then, the A10 converter 154 converts the voltage value set by the variable resistor of the setting lever 6 into a digital value and sends it to the CPU 15.
Give to 1. In response, the CPU 151 stores the digital value corresponding to the delay time in the area of the memory 153 corresponding to each key of the preset switch 86. next,
After setting the desired delay amount by operating the delay II setting switch 84 and setting the delay amount with the setting lever 6, if the write switch 81 is operated 1, the delay amount is written in a predetermined area of the memory 153 corresponding to the delay amount. Data is stored.

CPU151はキーボード6から押鍵信号が与えられる
と、メモリ153(F)所定のエリアから遅延II関お
よび遅延量のそれぞれに対応Jるデータを読出し、その
データに基づいて、インターフIイス152を介してア
ナログディレー回路230と250を制御し、プリセッ
トされた遅延量となるように制御する。また、CPU1
51は設定された遅延量となるようにVCA320と3
50とをそれぞれ制御する。さらに、CPu1151は
リピートスイッチ82が操作されればアナログスイッチ
340と370をオンさせ、エフェクトスイッチ85が
操作されればアナログスイッチ260と290とをオン
させる。したがって、入力端子21に入力されたV C
A 5からの出りは一方のアナログディレー四路230
で設定された■延時部だけ遅延ξれ、かつVCA320
にJ:って設定δれt: i *、 iaとなるように
アナログディレー回路230の出力が入力側にフィード
バックされる。したがって、アナ□ログディレー回路2
30&J談定された遅延時間でありかつ設定された遅延
量となるように1g号を遅延しJアナログスイッチ26
0゜抵抗261および出力側の加算アンプ270を介し
て出力端280に出力する。
When the CPU 151 receives a key press signal from the keyboard 6, the CPU 151 reads data corresponding to the delay II and the delay amount from a predetermined area of the memory 153 (F), and based on the data, reads the data via the interface I 152. The analog delay circuits 230 and 250 are controlled to achieve a preset delay amount. Also, CPU1
51 is the VCA 320 and 3 to achieve the set delay amount.
50 respectively. Further, the CPU 1151 turns on the analog switches 340 and 370 when the repeat switch 82 is operated, and turns on the analog switches 260 and 290 when the effect switch 85 is operated. Therefore, the V C input to the input terminal 21
Output from A5 is one analog delay 4-way 230
■ Only the delay part is delayed ξ, and VCA320
The output of the analog delay circuit 230 is fed back to the input side so that J: is set δret: i*, ia. Therefore, analog delay circuit 2
30&J Delay No. 1g so that it is the agreed delay time and the set delay amount and J analog switch 26
It is output to the output end 280 via the 0° resistor 261 and the summing amplifier 270 on the output side.

同様にして、他方のM紅回路も設定されたl延時間なら
びに冠延量となるにうに信号を遅延して出力端子310
&−出力する。なお、リピートスイッチ82をオフにす
れば、アナログディレー1路230のみによって決定さ
れる遅延量で信号を遅延する。、1tだ、エフェクトス
イッチ85をオフにずれば、アナログスイッチ26′0
と290がオンづるので、入力信号は抵抗271および
加算アンプ270を介してそのまま出力端子280から
出カされろ。
Similarly, the other M red circuit delays the signal to the set l delay time and cap length, and outputs the signal to the output terminal 310.
&- Output. Note that when the repeat switch 82 is turned off, the signal is delayed by the amount of delay determined only by the analog delay 1 path 230. , 1t. If you turn off the effect switch 85, the analog switch 26'0
and 290 are turned on, so the input signal passes through the resistor 271 and the summing amplifier 270 and is output from the output terminal 280 as it is.

発明の効果 以りの未うに、この発明によれば、電子楽器に遅延回路
と遅延時間および遅延積を設定するための設定手段を設
けたので、予め設定した遅延時間および遅延量にLづい
て楽音信号を得ることができ、初心者であっても容易に
エコー効果を付加した演奏音を得ることができる。すな
わち、遅延時間および遅延口を牧ならせることによって
、ハーモライ4Fやリバーブレーションの、上うむ種々
のエコー!/J果を得ることができる。
In addition to the effects of the invention, according to the present invention, an electronic musical instrument is provided with a delay circuit and a setting means for setting a delay time and a delay product. A musical sound signal can be obtained, and even a beginner can easily obtain a performance sound with an echo effect added. In other words, by adjusting the delay time and delay opening, you can create various echoes such as Harmonai 4F and reverberation! /J results can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の適用されたミュージックシンセサイ
ザの外観図である。第2図は同じくミュージックシン1
!サイザの全体を示す概略ブロック図である。第3図(
、龜第2図に示した遅延回路のブロック図である。、9
114@は第3図に示した遅延回路のより詳細な10ツ
ク図である。 図において、1はミュージックシンセサイザ、2ttV
CO,1tVcF、 5t:1vcA、61:tキーボ
ード、8は操作部、15は@一部、22.24゜27.
30は加棹器、23.25はディレー回路、26.29
.34.37はスイッチング回路、32.35.33.
36は可変抵抗器、81はメモリ書込スイッチ、83は
遅延時111設定スイッチ、84は遅延量設定スイッチ
、86はプリセットスイッチ、151はCPU、153
はメtす、154はA/D陵換器を示す。
FIG. 1 is an external view of a music synthesizer to which the present invention is applied. Figure 2 is also Music Sin 1
! FIG. 2 is a schematic block diagram showing the entire sizer. Figure 3 (
FIG. 2 is a block diagram of the delay circuit shown in FIG. 2; ,9
114@ is a more detailed 10-step diagram of the delay circuit shown in FIG. In the figure, 1 is a music synthesizer, 2ttV
CO, 1tVcF, 5t: 1vcA, 61: t keyboard, 8 is the operation section, 15 is @part, 22.24° 27.
30 is a processor, 23.25 is a delay circuit, 26.29
.. 34.37 is a switching circuit, 32.35.33.
36 is a variable resistor, 81 is a memory write switch, 83 is a delay setting switch 111, 84 is a delay amount setting switch, 86 is a preset switch, 151 is a CPU, 153
154 indicates an A/D converter.

Claims (1)

【特許請求の範囲】 #I盤と、 前記#!盤の押鍵に応じてエンベロープ信号を発生する
エンベロープ信号発生手段と、 前記鍵盤の押鍵に応じて前記エンベ0−プ信号、に応じ
た周波数の信号を発生する電圧制御発振器と、 前記1ンベロ一プ信号に応じ、て前記電圧制御発振器か
ら出力される信号の周波数における倍音構成を!化させ
る電圧制御型フィルタと1、前記エンベロープ信号に応
じて前記電圧制御型フィルタの出力電圧の振幅を弯化さ
せる電圧制御増幅器と、 前記電圧制御増幅器の出力信号を遅延させるための遅延
回路と、 前記遅延回路による信号の遅延時間を設定するための遅
延時間設定手段と、 前記遅延回路によ、る信号の遅延量を設定するための遅
延量設定手段とを備えた、電子楽器。
[Claims] #I board and the #! an envelope signal generating means that generates an envelope signal in response to a key press on a keyboard; a voltage controlled oscillator that generates a signal with a frequency corresponding to the envelope signal in response to a key press on the keyboard; The overtone composition in the frequency of the signal output from the voltage controlled oscillator according to the input signal! 1; a voltage-controlled amplifier that increases the amplitude of the output voltage of the voltage-controlled filter according to the envelope signal; and a delay circuit that delays the output signal of the voltage-controlled amplifier; An electronic musical instrument comprising: delay time setting means for setting a delay time of a signal by the delay circuit; and delay amount setting means for setting a delay amount of a signal by the delay circuit.
JP59004100A 1984-01-11 1984-01-11 Electronic musical instrument Pending JPS60147791A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59004100A JPS60147791A (en) 1984-01-11 1984-01-11 Electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59004100A JPS60147791A (en) 1984-01-11 1984-01-11 Electronic musical instrument

Publications (1)

Publication Number Publication Date
JPS60147791A true JPS60147791A (en) 1985-08-03

Family

ID=11575368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59004100A Pending JPS60147791A (en) 1984-01-11 1984-01-11 Electronic musical instrument

Country Status (1)

Country Link
JP (1) JPS60147791A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62109093A (en) * 1985-11-07 1987-05-20 松下電器産業株式会社 Waveform synthesizer
JPS6370295A (en) * 1986-09-11 1988-03-30 松下電器産業株式会社 Digital type sound delay apparatus
JPS63193185A (en) * 1987-02-06 1988-08-10 松下電器産業株式会社 Electronic musical instrument
JPH0293693A (en) * 1988-09-30 1990-04-04 Kawai Musical Instr Mfg Co Ltd Reverberation device
JPH02114297A (en) * 1988-10-25 1990-04-26 Yamaha Corp Effect device
JPH02132493A (en) * 1988-11-14 1990-05-21 Yamaha Corp Sound image orienting device
JPH02222996A (en) * 1990-01-10 1990-09-05 Casio Comput Co Ltd Effector for electronic musical instrument
JPH09146549A (en) * 1996-08-27 1997-06-06 Roland Corp Delay device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62109093A (en) * 1985-11-07 1987-05-20 松下電器産業株式会社 Waveform synthesizer
JPH0679224B2 (en) * 1985-11-07 1994-10-05 松下電器産業株式会社 Waveform synthesizer
JPS6370295A (en) * 1986-09-11 1988-03-30 松下電器産業株式会社 Digital type sound delay apparatus
JPS63193185A (en) * 1987-02-06 1988-08-10 松下電器産業株式会社 Electronic musical instrument
JPH0293693A (en) * 1988-09-30 1990-04-04 Kawai Musical Instr Mfg Co Ltd Reverberation device
JPH02114297A (en) * 1988-10-25 1990-04-26 Yamaha Corp Effect device
JPH02132493A (en) * 1988-11-14 1990-05-21 Yamaha Corp Sound image orienting device
JP2751258B2 (en) * 1988-11-14 1998-05-18 ヤマハ株式会社 Sound image localization device
JPH02222996A (en) * 1990-01-10 1990-09-05 Casio Comput Co Ltd Effector for electronic musical instrument
JP2527059B2 (en) * 1990-01-10 1996-08-21 カシオ計算機株式会社 Effect device
JPH09146549A (en) * 1996-08-27 1997-06-06 Roland Corp Delay device

Similar Documents

Publication Publication Date Title
JP2820052B2 (en) Chorus effect imparting device
JP3386639B2 (en) Karaoke equipment
JPS60147791A (en) Electronic musical instrument
JP2527059B2 (en) Effect device
US6166315A (en) Device for processing a microphone signal of a karaoke apparatus
JP2000099061A (en) Effect sound adding device
US3673304A (en) Electronic guitar having plural output channels, one of which simulates an organ
JP2722795B2 (en) Music synthesizer
US2892372A (en) Organ tremulant
US2951412A (en) Electrical musical instrument with percussion apparatus
JPH06103438B2 (en) Conversion circuit that selectively reduces harmonic components of digital synthesizer excitation signal
JP2663496B2 (en) Signal interpolator for musical tone signal generator
US5324882A (en) Tone generating apparatus producing smoothly linked waveforms
JPH0131638B2 (en)
US3143712A (en) Electronic musical instrument including cascaded transistor oscillators
JPH0461500A (en) Acoustic effect device
JP3274503B2 (en) Music processing equipment
JP2000097762A (en) Method for collecting impulse response, sound effect adder, and record medium
JP3413322B2 (en) Reverberation device
JPH04116598A (en) Musical sound signal generation device
JP2990777B2 (en) Electronic musical instrument effect device
JPS5850387Y2 (en) electronic musical instruments
JP3322131B2 (en) Waveform processing equipment and sound source
JPS5850386Y2 (en) electronic musical instruments
JPS638953Y2 (en)