JPS60135944U - 制御装置におけるデ−タ保持装置 - Google Patents

制御装置におけるデ−タ保持装置

Info

Publication number
JPS60135944U
JPS60135944U JP2358384U JP2358384U JPS60135944U JP S60135944 U JPS60135944 U JP S60135944U JP 2358384 U JP2358384 U JP 2358384U JP 2358384 U JP2358384 U JP 2358384U JP S60135944 U JPS60135944 U JP S60135944U
Authority
JP
Japan
Prior art keywords
signal
interlock
output
data
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2358384U
Other languages
English (en)
Inventor
椎葉 克文
手嶋 敬三
Original Assignee
富士フアコム制御株式会社
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士フアコム制御株式会社, 富士電機株式会社 filed Critical 富士フアコム制御株式会社
Priority to JP2358384U priority Critical patent/JPS60135944U/ja
Publication of JPS60135944U publication Critical patent/JPS60135944U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Control By Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第1図〜第3図は従来装置の構成例を示すブロック図、
第4図は本発明装置の構成例を示すブロック図、第5図
は同じく要部の具体的な回路例を糸す図、第6図は第5
図の動作を説明するタイムチャニドである。 1・・・・・−CPIJ、5,5i、52・・・・・・
絶縁回路、41・・・・・・データ保持回路、12・・
・・・・−次電圧確立検知回路、iLl・・・・・・イ
ンタロック回路、Dl・・・・・・データ、Ll、L3
・・・・・・ラッチ信号、11・・・・・・イ  −ン
タロック信号。

Claims (1)

    【実用新案登録請求の範囲】
  1. 制御装置におけるcpu等を、制御装置に設けられ制御
    装置の外部との信号の入出力を行う入出力部等と絶縁し
    、cpu等の含まれる側を1次側、入出力部等の含まれ
    る側を2次側とするとき、前記CPUから出力されたデ
    ータ信号を絶縁し、2次側に2次データ篇号として出力
    する手段、前記CPUから出力されたラッチ信号を絶縁
    し、2次側に2次ランチ信号として出力する手段、2次
    側に設けられ前記2次データ信号と2次ランチ信号を入
    力し2次ランチ信号の入力のつど、その時点における2
    次データ信号をラッチ保持して前記人出力部に与えるデ
    ータ保持手段、1次側及び2次側に設けられ、それぞれ
    の側に含まれる各手段の電源としての1次側電源及び2
    次側電源、からなるデータ保持装置において、1次側に
    設けられ、前記1次側電源の電圧が所定の値を一下回っ
    たか否かを検出しそれぞれインタロック信号を出力し又
    は該信号を断つ手段と、前記インタロック信号を絶縁し
    2次側に2次インタロック信号として出力する手段と、
    2次側に設けられ、前記2次ランチ信号、2次インタロ
    ック信号を入力し、2次インタロック信号が断たれた条
    件で前記2次ランチ信号を出力するラッチ信号インタロ
    ック手段とを備えるとともに、前記ラッチ信号インタロ
    ック手段から出力された2次ランチ信号を前記データ保
    持手段に与えるようにしたことを特徴とする制御装置に
    おけるデータ保持装置。
JP2358384U 1984-02-21 1984-02-21 制御装置におけるデ−タ保持装置 Pending JPS60135944U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2358384U JPS60135944U (ja) 1984-02-21 1984-02-21 制御装置におけるデ−タ保持装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2358384U JPS60135944U (ja) 1984-02-21 1984-02-21 制御装置におけるデ−タ保持装置

Publications (1)

Publication Number Publication Date
JPS60135944U true JPS60135944U (ja) 1985-09-10

Family

ID=30516944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2358384U Pending JPS60135944U (ja) 1984-02-21 1984-02-21 制御装置におけるデ−タ保持装置

Country Status (1)

Country Link
JP (1) JPS60135944U (ja)

Similar Documents

Publication Publication Date Title
JPS60135944U (ja) 制御装置におけるデ−タ保持装置
JPS605378Y2 (ja) リセット装置
JPS58193829U (ja) ポ−タブル形電子機器
JPS59160351U (ja) 電源制御型cpu装置
JPS6085490U (ja) 遠隔操作装置
JPS59174627U (ja) 電源シ−ケンス処理装置
JPS6025018U (ja) 誤動作防止装置
JPS60691U (ja) キ−入力装置
JPS5958839U (ja) 電源制御回路
JPS5819303U (ja) 順序投入回路
JPS60160036U (ja) 自動力率制御装置
JPS60158310U (ja) 温度補償水晶発振回路
JPS59182797U (ja) 警報回路
JPS59195881U (ja) 消磁回路
JPS58153590U (ja) インバ−タ装置の制御回路
JPS5832540U (ja) 異常信号発生回路
JPS60170835U (ja) バツクアツプ制御回路
JPH01178634U (ja)
JPS6082857U (ja) 制御用端末装置
JPS60132041U (ja) 送信機保護装置
JPS61164532U (ja)
JPS60174440U (ja) 遠方監視制御装置
JPS60129786U (ja) 電気機器の制御装置
JPS5991053U (ja) 放送波受信装置
JPS58150336U (ja) 制御装置