JPS60127797A - Multilayer printed circuit board - Google Patents

Multilayer printed circuit board

Info

Publication number
JPS60127797A
JPS60127797A JP23553383A JP23553383A JPS60127797A JP S60127797 A JPS60127797 A JP S60127797A JP 23553383 A JP23553383 A JP 23553383A JP 23553383 A JP23553383 A JP 23553383A JP S60127797 A JPS60127797 A JP S60127797A
Authority
JP
Japan
Prior art keywords
wiring
layer
layers
multilayer printed
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23553383A
Other languages
Japanese (ja)
Inventor
大前 憲一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP23553383A priority Critical patent/JPS60127797A/en
Publication of JPS60127797A publication Critical patent/JPS60127797A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子部品の実装および部品相互の電気的接続
を行うための配線を有し、少なくとも2層の信号層を有
する多層プリント配線基板に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a multilayer printed wiring board having wiring for mounting electronic components and electrically connecting the components, and having at least two signal layers. It is.

従来技術 従来、この種の多層プリント配線基板においては、相隣
接する2つの信号層は、第1図の断面図に示す通シ、第
1層1と、第2層2と、その中間の絶縁層3とからなシ
、その第14mから見た平面図は例えは第2図のように
なっている。
Prior Art Conventionally, in this type of multilayer printed wiring board, two adjacent signal layers are arranged as shown in the cross-sectional view of FIG. The plan view of the layer 3 and the outer layer viewed from the 14th m is as shown in Fig. 2, for example.

第1層1の配線パターン4と第2層2の配線パターン5
とは、互いに重ならないように直交して走るように指定
されている。すなわち第1層1の配線パターン4はX方
向に、第2層2の配線パターン5はY方向に走シ、これ
らの配線パターン4および5は位置7において相互に交
差するだけであった。 。
Wiring pattern 4 on first layer 1 and wiring pattern 5 on second layer 2
are specified to run orthogonally so that they do not overlap each other. That is, the wiring pattern 4 of the first layer 1 ran in the X direction, the wiring pattern 5 of the second layer 2 ran in the Y direction, and these wiring patterns 4 and 5 only crossed each other at position 7. .

しかし、この層構成では、X方向の配線パターン4が極
端に多(、Y方向Yの配線パターン5が極端に少ない場
合、第1層1では配線可能領域に対して配線パターンが
多くすpすぎ、パターン化できない配線が出る一方、Y
方向の配線パターンを指定されている第2層2では配線
可能領域に対して配線パターンが少なすぎる層となって
しまう欠点があった。
However, in this layer structure, if there are an extremely large number of wiring patterns 4 in the X direction (and an extremely small number of wiring patterns 5 in the Y direction), there are too many wiring patterns in the first layer 1 for the wiring area. , while some wiring cannot be patterned, Y
The second layer 2, in which the wiring pattern in the direction is specified, has a drawback that the wiring pattern is too small for the wiring area.

また、第1層1でパターン化出来ないX方向の配線をパ
ターンの少ない第2層2の方へ入れたとしても、配線パ
ターン可能な経路である配線チャネルは、第1層と第2
層では同一の位置に設定されていたため、X方向の配線
パターンが第1層と第2層とで上下に重なってしまい、
したがってかなり大きいクロストークが起り、誤動作の
原因となる欠点があった。
Furthermore, even if the wiring in the X direction, which cannot be patterned in the first layer 1, is placed in the second layer 2, which has fewer patterns, the wiring channel, which is a route that can be patterned, will be connected to the first layer and the second layer.
Since the layers were set at the same position, the wiring patterns in the X direction overlapped vertically in the first and second layers.
Therefore, a considerable amount of crosstalk occurs, which has the drawback of causing malfunction.

発明の目的 本発明の目的は、2N以上の信号層が相隣接して8It
層され、かつその層の中で同一方向の配線パターンを持
つ層において、各配線パターンを配線基板表面から見た
とき、平行でかつ重ならないように配置することにより
、上記欠点を解決した多層プリント配線基板を提供する
ことにある。
Object of the Invention The object of the present invention is to
A multilayer print that solves the above drawbacks by arranging each wiring pattern in parallel and not overlapping when viewed from the wiring board surface, in layers with wiring patterns in the same direction. Our goal is to provide wiring boards.

発明の構成 本発明は上述の目的を達成するため、2層以上の信号層
が相隣接して積層された層構成よりなる多層プリント配
線基板において、1つの層の配線可能な経路である配線
チャネルと、相隣接する層の配線可能な経路である配線
チャネルとが、平行関係にあると同時に、配線方向に対
して直交する方向に一定距離隔てられて配設されてい゛
C,基板表面から見たとき配線パターンが重ならないよ
うにした構成を採用するものである。
Structure of the Invention In order to achieve the above-mentioned object, the present invention provides a wiring channel, which is a wiring route in one layer, in a multilayer printed wiring board having a layered structure in which two or more signal layers are stacked adjacent to each other. and wiring channels, which are wiring paths in adjacent layers, are arranged in a parallel relationship and at the same time separated by a certain distance in a direction perpendicular to the wiring direction. A configuration is adopted in which the wiring patterns do not overlap when the wiring patterns are overlapped.

実施例 次に本発明を実施例により図面を参照して詳細に説明す
る。
EXAMPLES Next, the present invention will be explained in detail by way of examples with reference to the drawings.

第3図に示す本発明の第一の実施例の平面図において、
本発明の2層プリント配線基板8は、絶縁層を挾んで2
つの信号層を有し、これらの信号層の第1層、第2層の
各々において、一連の複数のスルーホール13の間にそ
れぞれ配線パターンが2本通るように、配線可能な経路
である配線チャネルが設定されている3、第1層におけ
る配線チャネル9,10は実線で示し、9がY方向、1
0を がX方向の配線チャネ?している。また第2Nにおける
配線チャネル11.12は破線で示し、11がY方向、
12がX方向の配線チャネルを示し′Cいる。そして第
1層の配線チャネル9,10と第2層の配線チャネル1
1.12とは、配線方向と直交する方向に一定距離隔っ
て設定されている。
In the plan view of the first embodiment of the present invention shown in FIG.
The two-layer printed wiring board 8 of the present invention has two layers with an insulating layer in between.
In each of the first layer and the second layer of these signal layers, the wiring is a route that allows wiring so that two wiring patterns each pass between a series of plurality of through holes 13. Wiring channels 9 and 10 in the first layer 3, where channels are set, are shown by solid lines, 9 is in the Y direction, 1
Is 0 the wiring channel in the X direction? are doing. In addition, wiring channels 11 and 12 in the 2nd N are shown by broken lines, and 11 is in the Y direction,
12 indicates a wiring channel in the X direction. Then, wiring channels 9 and 10 in the first layer and wiring channel 1 in the second layer.
1.12 is set at a certain distance in a direction perpendicular to the wiring direction.

このような配線チャネルを設定することによって、第1
層、第2層ともに同方向に配線しても、配線パターンは
上下に重なることはなく、クロストークによるノイズは
、配線パターンが上下に重なったときより大幅に減少す
る。また、第1層。
By setting up such wiring channels, the first
Even if the wires are routed in the same direction in both layers, the wiring patterns do not overlap vertically, and noise due to crosstalk is significantly reduced compared to when the wiring patterns overlap vertically. Also, the first layer.

第2層とも同方向に配線パターンが走ることが可能にな
り、これによって配線パターンの収容効率もかなり改菅
される。
It becomes possible for the wiring patterns to run in the same direction in both the second layers, and as a result, the efficiency of accommodating the wiring patterns is considerably improved.

第4図は本発明の第二の実施例で、電源・グランドN2
層を含む6層プリント配線基板の断面図を示し、電源・
グランド層15および18と、信号層14,16,17
.19とからなっている。
FIG. 4 shows a second embodiment of the present invention, in which the power supply/ground N2
A cross-sectional view of a six-layer printed wiring board including the power supply and
Ground layers 15 and 18 and signal layers 14, 16, 17
.. It consists of 19.

ここで相隣接する信号層16.17に本発明の第一の実
施例を適用している。このようにするととによシ、第一
の実施例と同様にプリント配線板のクロストークを減少
させ、パターン収容率を向上させることができる。
Here, the first embodiment of the present invention is applied to adjacent signal layers 16 and 17. In this way, as in the first embodiment, crosstalk of the printed wiring board can be reduced and the pattern accommodation rate can be improved.

第5図は本発明の第三の実施例で、多層プリント配線基
板の層構成の一部の断面図を示し、信号層が4層相隣接
して連続して積層された場合である。この実施例におい
ては、多層プリント配線基板は電源・グランド層21.
26および信号層20゜22 + 23 t 24 +
 25 + 27とからなり、その内連続して積層され
た4つの信号層22 + 23 +24.25において
、信号層22と24をX方向の配線パターンに、信号層
23と25をY方向の配線パターンに使用するものと規
定している。
FIG. 5 shows a third embodiment of the present invention, which is a cross-sectional view of a part of the layer structure of a multilayer printed wiring board, in which four signal layers are successively stacked adjacent to each other. In this embodiment, the multilayer printed wiring board includes a power/ground layer 21.
26 and signal layer 20° 22 + 23 t 24 +
25 + 27, of which four signal layers 22 + 23 + 24.25 are successively laminated, the signal layers 22 and 24 are arranged as a wiring pattern in the X direction, and the signal layers 23 and 25 are arranged as a wiring pattern in the Y direction. It is specified to be used for patterns.

ここで、この4つの信号層に仮りに従来通りの同じ配線
チャネルを適用すると、信号層22と24および信号層
23と25の配線チャネルの間には中間に信号層が1層
あるものの、相互の配線パターンは上下で重なることが
生じ、クロストークの原因となる。
If the same conventional wiring channel is applied to these four signal layers, there will be one signal layer in the middle between the wiring channels of signal layers 22 and 24 and signal layers 23 and 25, but The wiring patterns of the above and below may overlap, causing crosstalk.

この欠点を解決するために、信号N22と23および信
号層24と25の配線チャネルをそれぞれ第3図の10
と9および12と11のように一定距離移動させること
によって、上下の配線パターンが1ならず、クロストー
クが軽減する効果がある。
In order to solve this drawback, the wiring channels of the signals N22 and 23 and the signal layers 24 and 25 are arranged at 10 in FIG.
9 and 12 and 11, the upper and lower wiring patterns are not the same, which has the effect of reducing crosstalk.

なお、第一、第二、第三の実施例では、スルーホールの
間に2本の配線チャネルのある場合について述べたが、
スルーホール間に1本または3本以上の配線チャネルが
ある場合にも同様に適用可能である、。
Note that in the first, second, and third embodiments, the case where there are two wiring channels between the through holes is described;
It is similarly applicable when there are one or more wiring channels between through holes.

発明の効果 以上に説明したように、本発明によれは、相隣接した信
号層において、それぞれの配線チャネルを平行でかつ重
ならないように配置する構成を採用したので、層間のク
ロストークを軽減し、かつ配線パターンの収容率を改善
できるという効果がある。
Effects of the Invention As explained above, the present invention employs a configuration in which the respective wiring channels are arranged in parallel and not overlapping in adjacent signal layers, thereby reducing crosstalk between layers. , and has the effect of improving the wiring pattern accommodation rate.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図は従来技術の2層プリント配線基板の例
で、第1図はその断面図、第2図は第1層面から見た平
面図、第3図は本発明の第一の実施例の2層プリント配
線基板の平面図、第4図。 第5図はそれぞれ本発明の第二の実施例、第三の朶施例
の断面図を示している。 1.2・・・・・・信号層、3・・・・・・絶縁層、4
・・・・・・第1層(信号層1)の配線パターン、5・
・・・・・第2層(信号層2)の配線パターン、6・・
パ°゛2層プリント配線基板、7・・・・・・配線パタ
ーン4と5が直角に交わる位置、8・パ°°°2層プリ
ント配線基板、9°・・・・・第1層におけるY方向の
配線チャネル、10゛°・・・第1層におけるX方向の
配線チャネル、11・・・・・・第2層におけるY方向
の配線チャネル、12・・・・・・第2NにおけるX方
向の配線チャネル、13・・・・・・スルーホール、1
4116117+19.20゜22.23124.25
.27・・・・・・信号層、15゜1B、21.26・
・・・・・電源・グランド層。 r−−−−■何 代理人 弁理士 栗 1)春 雄 、゛(−−2−L−
)。
1 and 2 are examples of a two-layer printed wiring board according to the prior art. FIG. 1 is a sectional view thereof, FIG. FIG. 4 is a plan view of the two-layer printed wiring board of the embodiment. FIG. 5 shows cross-sectional views of a second embodiment and a third embodiment of the present invention, respectively. 1.2... Signal layer, 3... Insulating layer, 4
...Wiring pattern of the first layer (signal layer 1), 5.
...Wiring pattern of second layer (signal layer 2), 6...
2-layer printed wiring board, 7... position where wiring patterns 4 and 5 intersect at right angles, 8. 2-layer printed wiring board, 9°... in the first layer. Wiring channel in the Y direction, 10°...Wiring channel in the X direction in the first layer, 11...Wiring channel in the Y direction in the second layer, 12......X in the 2nd N Wiring channel in direction, 13...Through hole, 1
4116117+19.20°22.23124.25
.. 27...Signal layer, 15°1B, 21.26.
...Power supply/ground layer. r---■What agent Patent attorney Kuri 1) Haru Yu, ゛(--2-L-
).

Claims (1)

【特許請求の範囲】[Claims] 2層以上の信号層が相隣接して積層された層構成よりな
る多層プリント配線基板において、1つの層の配線可能
な経路である配線チャネルと、相X接する層の配線可能
な経路である配線チャネルとが、平行関係にあると同時
に、配線方向に対して直交する方向に一定距離隔てられ
て配設されていて、基板表面から見たとき配線パターン
が重ならないように構成されていることを特徴とする多
層プリント配線基板。
In a multilayer printed wiring board that has a layer structure in which two or more signal layers are stacked adjacent to each other, a wiring channel is a route that can be routed in one layer, and a wiring is a route that can be routed in adjacent layers. The channels are parallel to each other and are spaced a certain distance apart in a direction perpendicular to the wiring direction, so that the wiring patterns do not overlap when viewed from the board surface. Features multilayer printed wiring board.
JP23553383A 1983-12-14 1983-12-14 Multilayer printed circuit board Pending JPS60127797A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23553383A JPS60127797A (en) 1983-12-14 1983-12-14 Multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23553383A JPS60127797A (en) 1983-12-14 1983-12-14 Multilayer printed circuit board

Publications (1)

Publication Number Publication Date
JPS60127797A true JPS60127797A (en) 1985-07-08

Family

ID=16987381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23553383A Pending JPS60127797A (en) 1983-12-14 1983-12-14 Multilayer printed circuit board

Country Status (1)

Country Link
JP (1) JPS60127797A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2632235A1 (en) 2012-02-21 2013-08-28 Fujitsu Limited Multilayer wiring board and electronic device
EP2632234A1 (en) 2012-02-21 2013-08-28 Fujitsu Limited Multilayer wiring board and electronic device
EP2640169A2 (en) 2012-02-21 2013-09-18 Fujitsu Limited Multilayered wiring substrate and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2632235A1 (en) 2012-02-21 2013-08-28 Fujitsu Limited Multilayer wiring board and electronic device
EP2632234A1 (en) 2012-02-21 2013-08-28 Fujitsu Limited Multilayer wiring board and electronic device
EP2640169A2 (en) 2012-02-21 2013-09-18 Fujitsu Limited Multilayered wiring substrate and electronic apparatus

Similar Documents

Publication Publication Date Title
JPH023631Y2 (en)
JP2513443B2 (en) Multilayer circuit board assembly
JP3562568B2 (en) Multilayer wiring board
US4884170A (en) Multilayer printed circuit board and method of producing the same
JPH04340795A (en) Printed circuit board
JPS60127797A (en) Multilayer printed circuit board
JPS61131498A (en) Wiring structure of termination circuit
JPS63136694A (en) Multilayer interconnection board
JPH0534139Y2 (en)
JPH04306506A (en) Flat cable
JPH0211032B2 (en)
JPS62272586A (en) Printed wiring board
JPH0526785Y2 (en)
JP2843401B2 (en) Multilayer structure wiring board
JP3776304B2 (en) Flexible printed circuit board having cable part
JPS634694A (en) Multilayer printed board
JP4578220B2 (en) Semiconductor device
JPH04290297A (en) Multilayer circuit board
JPS61137394A (en) Multilayer printed board
JPS6260296A (en) Forming method for pattern of multilayer printed circuit board
JPS6298698A (en) Multilayer wiring board
JPS58140193A (en) High density multilayer printed board
JPS6324696A (en) High multilayer interconnection board
JPS60127798A (en) Multilayer printed circuit board
JPS5923480B2 (en) Dummy pattern for inner layer of multilayer printed board