JPS60124176A - Correcting system of shading - Google Patents

Correcting system of shading

Info

Publication number
JPS60124176A
JPS60124176A JP58231553A JP23155383A JPS60124176A JP S60124176 A JPS60124176 A JP S60124176A JP 58231553 A JP58231553 A JP 58231553A JP 23155383 A JP23155383 A JP 23155383A JP S60124176 A JPS60124176 A JP S60124176A
Authority
JP
Japan
Prior art keywords
signal
data
circuit
stored
shading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58231553A
Other languages
Japanese (ja)
Inventor
Katsuyoshi Maejima
前島 克好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP58231553A priority Critical patent/JPS60124176A/en
Publication of JPS60124176A publication Critical patent/JPS60124176A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Scanning Arrangements (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To remove noises generated at the formation of correcting data effectively and to obtain an excellent picture signal by connecting a memory for storing a signal obtained by reading out a reference surface and arithmetically processing the signal stored in the memory to form a corrected signal. CONSTITUTION:Prior to scanning, a reference white plate to be a reference is read out and the read-out picture is A/D converted in each line of main scanning and stored in an RAM52. The stored signal is read out synchronously with the real picture read out from the original and applied to an address signal line of an ROM54. A signal obtained by matching the timing of an input picture signal through a type flip-flop 50 is inputted to the ROM54 and the ROM54 executes the arithmetic processing for the correction of shading and stores the processed result. When the arithmetic result for the shading correction which is stored in the ROM54 is read out, a signal from which shading caused by the uneven light emitting of a fluorescent lamp as an illuminating light source, uneven density due to the dirt or the like of a reflecting mirror and the uneven distribution of luminance intensity of an optical lens is removed is obtained.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、画像処理装置、特に忠実な画像信号形成のた
めの画像処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an image processing apparatus, and particularly to an image processing apparatus for forming faithful image signals.

〔従来技術〕[Prior art]

近年、原稿をCOD等の固体撮像素子を使用して読取り
、読取った電気侶萼をさらにアナログ・ディジタル信号
に変換して様々なデジタル処理を施し、プリンタで像形
成したり、遠隔地に送信したりする装置が実用化されて
いる。この棟の装置においては、動作の安定化のために
、螢光灯の発光むら、光学系の光度分布のむら、COD
の感度のむら等の画信号をディジタル信号で補正する画
信号補正回路が使用されることが多い。従来、この種の
回路、特に高速な画信号を取扱う装置では。
In recent years, manuscripts have been read using solid-state imaging devices such as COD, and the read calyx is further converted into analog/digital signals, subjected to various digital processing, and then formed into images with printers or sent to remote locations. A device has been put into practical use. In order to stabilize the operation of the equipment in this building, we take measures to prevent uneven light emission from the fluorescent lamp, uneven light intensity distribution of the optical system,
An image signal correction circuit is often used that uses digital signals to correct image signal variations such as unevenness in sensitivity. Conventionally, this type of circuit, especially in devices that handle high-speed image signals.

高速処理を行うために1回路素子に高価なものを用いね
ばならず、従って、複雑な補正処理や高い精度を要求さ
れる場合には9回路規模が大きくなるので、極めて高価
となるという欠点があった。
In order to perform high-speed processing, an expensive circuit element must be used, and therefore, when complex correction processing or high accuracy is required, the scale of the nine circuits becomes large, making it extremely expensive. there were.

例えば、標準白色板の画信号をディジタルの補正信号と
してメモリ等に記憶し、このデータをもとに読取った原
稿の画信号を補正する補正方式においては、高速処理を
行うことにより、メモリに記憶する補正信号にノイズが
多く混入するようになる。従って、このノイズ除去のた
めに、近接画素との平均値をとったりする必要があった
For example, in a correction method that stores the image signal of a standard white board as a digital correction signal in a memory, etc., and corrects the image signal of the read document based on this data, high-speed processing is performed to store the image signal in the memory. A large amount of noise will be mixed into the corrected signal. Therefore, in order to remove this noise, it was necessary to take the average value of neighboring pixels.

このために、加算回路1乗算回路、演算のタイミングを
制御する回路等を余分に必要とし、また高速動作可能な
ものを使用しなければならないので極めて高価になって
いた。
For this reason, an additional circuit such as an adder circuit, a multiplication circuit, a circuit for controlling the timing of calculations, etc. is required, and since it is necessary to use a circuit capable of high-speed operation, the cost is extremely high.

また、数画素に一画素をサンプリングし、そのデータを
もとにシェーディング補正を行うという手法が提案され
ているが、もしも、その画素に欠陥があったり、感度が
ばらついていたり、ノイズのために乱れたデータであっ
た等、異状データがサンプリング画素となった場合、前
記数画素全部を乱すという欠点があった。
In addition, a method has been proposed in which one pixel is sampled every few pixels and shading correction is performed based on that data, but if the pixel has a defect, sensitivity varies, or noise When abnormal data, such as disturbed data, becomes a sampling pixel, there is a drawback that all of the several pixels are disturbed.

〔目 09〕 本発明は1以上のような点に小んがみてなされたもので
、従来例の欠点を解消して、良好な画像信号形成を行う
ことができるようにすることを目的としている。
[Item 09] The present invention has been made with consideration given to one or more of the above points, and an object thereof is to eliminate the drawbacks of the conventional example and to enable formation of a good image signal. .

すなわち、基準面を読取ってfすた信号を記憶するメモ
リと、上記メモリに記憶された信号を演算処理する手段
と、この演算処理した基準信号にて。
That is, a memory for reading the reference plane and storing the f-star signal, means for arithmetic processing of the signal stored in the memory, and a reference signal subjected to the arithmetic processing.

画像読取信号を補正する手段とを可する画像処理装置を
提供し、また前記基準面を副走査しつつ複数回読取って
得た信号の平均値にて1画′l’4fJ、取信号を補正
する画像処理装置を提供しようとするものである。
The present invention provides an image processing device capable of correcting an image reading signal, and corrects the captured signal by one stroke 'l'4fJ using the average value of the signals obtained by reading the reference plane a plurality of times while sub-scanning the reference surface. The present invention aims to provide an image processing device that can perform the following functions.

〔実施例〕〔Example〕

以下に本発明を実施例の図面に基づいて説明する。 The present invention will be explained below based on drawings of embodiments.

第1図は1本発明を適用可能な原稿読取り装置の簡略化
した構成図である。
FIG. 1 is a simplified configuration diagram of a document reading device to which the present invention can be applied.

原稿台9上に下向きに置かれた原稿を螢光灯2で照明し
1反射ミラー3,5.光学レンズ6を介して、ライン読
取り0ODZ上に原稿像を結像し。
A document placed face down on a document table 9 is illuminated with a fluorescent lamp 2, and reflected mirrors 3, 5. A document image is formed on the line reading 0ODZ through the optical lens 6.

原稿の主走査方向の読取りを行う。前記螢光灯2゜反射
ミラー3,5は、光学系モータ(図示せず)により、ガ
イドレール8に沿って移動して原稿台9を走査し、副走
査方向の読取りを行う。0OD7では、原稿像を電気信
号に変換する。本実施例においては、螢光灯2の発光む
ら、反射ミラー3゜5の汚れ等による濃度むら、光学レ
ンズ1の光度分布むら等の、いわゆるシェーディングを
除去する。本実施例においては、基準となる標準白色板
1を前記走査に先立って読取す、シかる後に走査を行い
、標準白色板lの読取信号に基づいて画信号補正を行う
ものである。前へ己標準白色板1は。
Reads the original in the main scanning direction. The fluorescent lamp 2° reflecting mirrors 3 and 5 are moved along a guide rail 8 by an optical system motor (not shown) to scan the document table 9 and perform reading in the sub-scanning direction. At 0OD7, the original image is converted into an electrical signal. In this embodiment, so-called shading, such as uneven light emission of the fluorescent lamp 2, uneven density due to dirt on the reflecting mirror 3.5, uneven light intensity distribution of the optical lens 1, etc., is removed. In this embodiment, a standard white plate 1 serving as a reference is read prior to the scanning, scanning is performed after scanning, and image signal correction is performed based on the read signal of the standard white plate 1. Previous self-standard white board 1.

上記画信号を測定するための板で、全面を例えば白色で
均一に塗ったものである。
This is a board for measuring the above-mentioned image signal, and the entire surface is uniformly painted, for example, white.

第2図は1本発明を実施した画信号シェーディング補正
を行うための原稿読取り装置の回路構成例を示すブロッ
ク図である。
FIG. 2 is a block diagram showing an example of the circuit configuration of an original reading device for performing image signal shading correction according to the present invention.

原稿は、螢光灯;5により照明され、その反射光は、光
学レンズ6を介してOcI) 7上に原稿像を結像する
。0OD7では、この原稿像を電気信号に変換し、主走
査−ライン分のデータを主走査の同期信号に合わせてア
ナログfV(気信号として出力する。
The document is illuminated by a fluorescent lamp 5, and the reflected light forms an image of the document on OcI) 7 through an optical lens 6. At 0OD7, this original image is converted into an electrical signal, and the main scanning line data is output as an analog fV (electrical signal) in accordance with the main scanning synchronization signal.

増幅回路10でtま、この信号を増幅し、A/I)変換
器11でディジタル信号に変換シ、ンエーデインク補正
回路I2で7エーデイングの補正をされた後、ディジタ
ル画信号出力として外部回路に接続される。
This signal is amplified by an amplifier circuit 10, converted to a digital signal by an A/I converter 11, and after being corrected by 7 degrees by an image correction circuit I2, it is connected to an external circuit as a digital image signal output. be done.

外部回路は1例えば2値化回路、ディザ処理回路等の2
価値号変換回路である。2価値号は1例えば、LBP 
(レーザビームプリンタ)1画像電子ファイル、電送装
置等の機器に接続されて利用される。
There are 1 external circuits, 2 such as a binarization circuit, a dither processing circuit, etc.
This is a value conversion circuit. The binary number is 1, for example, LBP
(Laser beam printer) One image electronic file, connected to equipment such as a transmission device and used.

第2図において、制御回路21は、シェーディング補正
回路12や、螢光灯15の温調、調光の制御を行うため
の制御回路で1本体制御回路23から指令を受けて動作
を行う。上記本体制御回路23には、操作部24が接続
され、原稿読取り開始の指示や装置の状態表示を行う。
In FIG. 2, a control circuit 21 is a control circuit for controlling the shading correction circuit 12 and the temperature adjustment and dimming of the fluorescent lamp 15, and operates upon receiving instructions from the main body control circuit 23. An operation section 24 is connected to the main body control circuit 23, and provides instructions to start reading the document and displays the status of the apparatus.

調フC回路18は、螢光灯15の党員を制御するための
制(財)回路であり、制御回路21の指示によりパルス
幅変調による点灯時間制御により調光を行う1.サーミ
スタ13は、螢光灯15の管壁温度を測定するための温
度センサである。このサーミスタ13の測定出力は、A
/D変換器22でA/D変換されて制御回路21に人力
され、その人力データにより温調回路19.ドライバ回
路20.保温用ヒータI4、冷却用ファン・モータ16
を制御することにより、螢光灯I5の管壁温度を40”
C前後の最も螢光灯が効率よく安定に発光するように制
御を行う。具体的には、サーミスタ13で螢光灯15の
管壁温度の測定を行い、測定温度が40℃以下の時には
ヒータ14をオン、ファン・モータ16をオフし、40
℃以上の時にけヒータ14をオフ。
The adjustment C circuit 18 is a control circuit for controlling the members of the fluorescent lamp 15, and performs dimming by lighting time control using pulse width modulation according to instructions from the control circuit 21.1. The thermistor 13 is a temperature sensor for measuring the tube wall temperature of the fluorescent lamp 15. The measured output of this thermistor 13 is A
A/D converter 22 performs A/D conversion and inputs the data to the control circuit 21, and the temperature control circuit 19. Driver circuit 20. Heater I4 for heat retention, fan motor 16 for cooling
By controlling the tube wall temperature of fluorescent lamp I5 to 40"
Control is performed so that the most fluorescent lamps before and after C emit light efficiently and stably. Specifically, the thermistor 13 measures the tube wall temperature of the fluorescent lamp 15, and when the measured temperature is below 40°C, the heater 14 is turned on and the fan motor 16 is turned off.
Turn off the heater 14 when the temperature is above ℃.

ファン・モータ16をオンして温度制御を行う。Temperature control is performed by turning on the fan motor 16.

実際には、螢光灯自体の発光による発熱もあるので、上
記オン、オフの設定温四にヒステレンス特性を持たせる
等の工夫が必要である。
In reality, there is also heat generation due to the light emission of the fluorescent lamp itself, so it is necessary to take measures such as giving hysterence characteristics to the above-mentioned on/off temperature settings.

第3図は、前記ノエーディング補正回路12および制御
回路21のさらに詳細な構成ブロック図である。
FIG. 3 is a more detailed block diagram of the noeding correction circuit 12 and control circuit 21.

第2図におけるA/D変換器11より出力される画信号
は、第3図のDタイプ、ノリツブフロップ50でタイミ
ングを整えられ、シェーディング補正の演算結果を記憶
したROM54に入力されて補正される。上記Dタイプ
・フリッグ70ツ150の出力信号は、必要に応じてゲ
ート回路51を介して、主走査1ライン、すなわち0O
D1ライン分の画1象信号をIt、AM52に記憶可能
にしている。この几AM52には、前記標準白色板lを
読取った画像を記憶しておき、実際の原稿読取り画像と
同期してこれを絖出し、FLOM54のアドレス信号線
に与えることにより、R,0M54に記憶されたシェー
ディング補正の演算結果を読出すことにより、螢光灯2
(第1図)の発光むら1反射ミラー3,5の汚れ等によ
る濃度むら、光学レンズ1の光度分布むら等に起因する
ンエーデイングの除去のための演算を行う。前記Dタイ
プ・クリップフロップ53は、RAM52より読出され
た画像信号のタイミングを整えるための回路である。
The image signal output from the A/D converter 11 in FIG. 2 is timed by the D type Noritsubu flop 50 in FIG. Ru. The output signals of the D-type frigs 70 and 150 are sent to one main scanning line, that is, 0O
It is possible to store one image signal for D1 line in It and AM52. This AM52 stores the image read from the standard white plate l, outputs it in synchronization with the actual original read image, and stores it in the R,0M54 by feeding it to the address signal line of the FLOM54. By reading out the calculated shading correction results, the fluorescent lamp 2
Calculations are performed to remove uneven light emission (FIG. 1) caused by density unevenness due to dirt on the reflecting mirrors 3 and 5, uneven light intensity distribution of the optical lens 1, and the like. The D-type clip-flop 53 is a circuit for adjusting the timing of the image signal read out from the RAM 52.

セレクタ57は、0PU60の出力するアドレス信号と
、00D7から画素信号を読出す時のCLOCK信号を
カウントするカウンタ58のカウント信号(=水平アド
レス信号)とを切換えるための切換え回路である。すな
わち、几AM52に標準白色板1の画像信号データを書
込む時と、これを読出してシェーディング補正を行って
いる時には、カウンタ58の水平アドレス信号に切換え
The selector 57 is a switching circuit for switching between the address signal output from the 0PU60 and the count signal (=horizontal address signal) of the counter 58 that counts the CLOCK signal when reading the pixel signal from the 00D7. That is, when writing the image signal data of the standard white plate 1 to the AM 52 and when reading it out and performing shading correction, it is switched to the horizontal address signal of the counter 58.

0PU60で直接1(AM52の内容を読取る時には、
0PU60の出方するアドレス信号に切換えて使用する
。上記カウンタ58は、主走査1ライン読取り開始を示
す同期信号H8YNC信号により初期化され、カウント
動作全1ライン毎に繰返す。カウンタ59け、このHS
YNC信号をカウントするカウンタであり、〜例えば、
ディザ処理を行う際の副走査方向のパターンを変化する
時等に使用する。
1 directly with 0PU60 (when reading the contents of AM52,
It is used by switching to the address signal output from 0PU60. The counter 58 is initialized by a synchronizing signal H8YNC signal indicating the start of reading one main scanning line, and repeats the counting operation every one line. Counter 59, this HS
It is a counter that counts YNC signals, for example,
This is used when changing the pattern in the sub-scanning direction when performing dither processing.

タイミング制御回路66fd、OP[J5 Qからの指
令を受けて、セレクタ57.ゲート回路51゜双方向バ
スドライバ56を制6111する回路である。
Upon receiving the command from timing control circuit 66fd, OP[J5Q, selector 57. Gate circuit 51° is a circuit that controls 6111 the bidirectional bus driver 56.

このタイミング回路66は、以下に示す3種の動作モー
ドの制御を行う。
This timing circuit 66 controls the following three types of operation modes.

(1)シェーディング・データ・サンプリング・モード
標準白色板1−を読取っ九画像信号をIt、AM52に
記憶する動作モードである。ゲート回路51をH3YN
C信号で示される主走査1ライン分の区間動作させ、カ
ウンタ58のアドレス信号にセレクタ57を切換えて几
AM52に画像信号を書込む。
(1) Shading data sampling mode This is an operation mode in which the standard white plate 1- is read and nine image signals are stored in It and AM52. Gate circuit 51 H3YN
It operates for one main scanning line indicated by the C signal, switches the selector 57 to the address signal of the counter 58, and writes an image signal to the AM 52.

(2)シェーディング補正モード ILAM52に書込まれた画諌信号を基に、Dタイプ・
フリップフロップ50に人力される両信号の補正を行う
動作モードである。このとき、セレクタ57は、カウン
タ58のアドレス信号により動作し、几AM52からは
逐次、上記シェーディング・データ・サンプリング・モ
ードil+で書込んだデータを読出し、Dタイプ・7リ
ツグ70ツグ53でタイミングを取り、l’tOM54
で7エーデイングの補正を行う。ゲート回路51:、こ
のとき動作しない。
(2) Shading correction mode Based on the border signal written in ILAM52, D type
This is an operation mode in which both signals input to the flip-flop 50 are corrected. At this time, the selector 57 is operated by the address signal of the counter 58, sequentially reads out the data written in the shading data sampling mode il+ from the AM 52, and adjusts the timing using the D type 7 rig 70 ug 53. Tori, l'tOM54
Make a correction for 7 edging. Gate circuit 51: does not operate at this time.

(3) CPUモード 0PU60で直接r(AM52の内容をリード・ライト
可能にする動作モードである。このとき。
(3) CPU mode 0 This is an operation mode in which the PU 60 can directly read and write the contents of the AM 52. At this time.

双方向バスドライバ56がアクティブにされ、直接0P
U60のデータバスに接続され、RAM52の内容を読
み演算処理したり逆に内容の変更を行うために使用する
。このとき、セレクタ51は。
Bidirectional bus driver 56 is activated and direct 0P
It is connected to the data bus of U60 and is used to read the contents of RAM 52 and perform arithmetic processing, or conversely change the contents. At this time, the selector 51.

0PU60のアドレス信号線に切換えられ、また。It is switched to the address signal line of 0PU60, and also.

ゲート回路51け動作しない。Only gate circuit 51 does not operate.

また、サンプリング書グロック制御回路69は。Further, the sampling write clock control circuit 69.

J(AM54に人力する画像データを制御する回路であ
る。つまり、主屯査方向すべての画素を一度にRAM5
4へ人力しないで、0PU60からI10ボート63を
介して人力するspo〜8P3信号にて指示されるn番
目のビットから8bitおきにRAM54にデータとし
てヰ込むように側斜信号を発生させ、さらに0PU60
からのSPθ〜8P3の指示により菖1+1ビット目か
ら8bit毎のデータをサンプリングし、そしてn+α
ピット目から8bit毎にサンプリングし、8回繰返す
ことにより、全ビットをメモリに入力することができる
ようにする制御信号発生回路である。
J (This is a circuit that controls the image data manually input to the AM54. In other words, all pixels in the main scanning direction are transferred to the RAM54 at once.
4, without any manual input, a side slope signal is generated so that every 8 bits from the n-th bit instructed by the spo~8P3 signal manually inputted from the 0PU60 via the I10 boat 63 are stored in the RAM 54 as data, and then the 0PU60
According to the instructions of SPθ~8P3 from
This is a control signal generation circuit that samples every 8 bits starting from the pit and repeats the process 8 times to input all bits to the memory.

さて、上記説明の回路は、0PU60かROM61に記
憶された制御プログラムに従って、作業用のRAM62
、I10ボート63.シリアル回路641表示回路6゛
5を使用して制御を行う。タイマ67は、0PU60に
一定時間間隔でパルスを与える回路である。0PU60
は、このパルス信号を割込み信号として使用することに
より時間管理を行う。
Now, the circuit described above operates from the working RAM 62 according to the control program stored in the 0PU 60 or the ROM 61.
, I10 boat 63. Control is performed using the serial circuit 641 and display circuit 6'5. The timer 67 is a circuit that provides pulses to the 0PU 60 at regular time intervals. 0PU60
performs time management by using this pulse signal as an interrupt signal.

つぎに、第4図を使用し゛C調尤の原理を説明する。第
4図においr、fM軸は、lフレームの区間を示し、縦
軸Fi、、画信号の濃淡レベルを示す。本実施例におい
ては、標準白色板1を読み、前記7エーデイングeデー
タ・サンプリング・モードでRAM52にdC憶された
データに相当する。この実施例では、RAM52に記憶
されるデータを6ビツトとしており、値63が最も黒い
レベル、値Oが最も白いレベルとする。
Next, using FIG. 4, the principle of the "C" correction will be explained. In FIG. 4, the r and fM axes indicate the interval of 1 frame, and the vertical axis Fi indicates the gray level of the image signal. In this embodiment, this corresponds to the data read from the standard white board 1 and stored in the RAM 52 in the seven-edition data sampling mode. In this embodiment, the data stored in the RAM 52 is 6 bits, with the value 63 being the blackest level and the value O being the whitest level.

第4図において1曲frMaf′i、、螢光灯15の光
景が十分でない状態を示し1曲線すは、光晴が適当な状
態を示し、また1曲線Cは、光量が多すぎる場合を示し
ている。本実施例におけるンエーデイング補正方式は、
標準白色板lを読取ったデータを基に補正を行っている
ので1曲線Cのように読取りが飽和した状態では、補正
はできなくなってしまう、また1曲線aのように。先着
が不十分では、演算による補正量が多くなり、杭取り画
信号の8N比が劣化するという欠点がある。したがって
、螢光灯15の光端は1曲線すのように、読取ったデー
タの最も白い所χが1度、値Oになるように制御される
ことが必要である。
In Fig. 4, curve 1 frMaf'i indicates a state where the scene of the fluorescent lamp 15 is insufficient, curve 1 indicates a state where the light is adequate, and curve 1 C indicates a state where the amount of light is too large. There is. The aging correction method in this embodiment is as follows:
Since the correction is performed based on the data read from the standard white plate 1, when the reading is saturated as in curve 1 C, correction cannot be made, and as in curve 1 a. If the first arrival is insufficient, there is a drawback that the amount of correction by calculation increases, and the 8N ratio of the staked image signal deteriorates. Therefore, the light end of the fluorescent lamp 15 needs to be controlled so that the whitest point χ of the read data becomes the value O once, as in the case of one curve.

第5図は、標準白色板lを使って、螢光灯15の調光を
行ったのち、螢光灯15が劣化した場合のRAM52に
記憶されたデータの一例を示す。
FIG. 5 shows an example of data stored in the RAM 52 when the fluorescent lamp 15 deteriorates after the fluorescent lamp 15 is dimmed using the standard white plate 1.

曲線dは、螢光灯15の劣化が進み、フル点灯した状態
でも値りだけ黒レベルが残a、A光不十分である状態を
示す。曲線eは、螢光灯15の両端の黒化が進み、管の
端部の光晴が低下した状態を示す。曲線fを正常なデー
タとし、1フレーム中の有効な区間の両端の濃度レベル
を、それぞれ値n、値にとし、同様に曲線eの有効区間
両端の濃度レベルを値m、値Jとする。
Curve d shows a state in which the fluorescent lamp 15 has deteriorated so much that even when it is fully lit, the black level remains by a value a, and the A light is insufficient. Curve e shows a state in which blackening progresses at both ends of the fluorescent lamp 15 and brightness at the ends of the tube decreases. Let the curve f be normal data, and let the density levels at both ends of the valid section in one frame be the values n and value, respectively.Similarly, let the density levels at both ends of the valid section of the curve e be the values m and J.

上記説明のように1本実施例におけるシェープインク補
正では、第4図の曲線aのように、標準白色板1の読取
り値が暗い場合にtよ、SN比が劣化する。したがって
、これを防止するために、その暗さの限度を所定値αと
して規定し、これと。
As explained above, in the shape ink correction in this embodiment, when the read value of the standard white board 1 is dark, as shown by the curve a in FIG. 4, the S/N ratio deteriorates by t. Therefore, in order to prevent this, the limit of the darkness is defined as a predetermined value α, and this.

上記有効区間の濃度レベルを比較して螢光灯15の劣化
を知ることが可能である。
It is possible to know the deterioration of the fluorescent lamp 15 by comparing the density levels in the effective sections.

第5図の例においては1m〉α>n、j>α〉kの状態
を示す。もちろん、上記劣化の判定に2いては1例えば
、m)α、j〉αのように片端のみが値αを越えた場合
にも、螢光灯15が劣化したと判定してよいことはいう
までもない。
In the example of FIG. 5, the conditions 1m>α>n and j>α>k are shown. Of course, regarding the above deterioration determination in 2, it is possible to determine that the fluorescent lamp 15 has deteriorated even if only one end exceeds the value α, for example, m)α, j〉α. Not even.

つぎに、第6図ないし第9図のフローチャートを使用し
て、制御手段について説明する。
Next, the control means will be explained using the flowcharts shown in FIGS. 6 to 9.

第6図は、第2図における本体制御1回路23の主側斜
手順を示すフローチャートである。まず。
FIG. 6 is a flowchart showing the main side diagonal procedure of the main body control 1 circuit 23 in FIG. first.

It rliがオンされると、操作部24や各駆動回路
の初期化をステップSPIで行い、読取りスタートのた
めのポーリング動作に入る。ステップSP2では、噸作
部24の読取りスタートのスイッチが押されたか否かの
判定を行い1分岐を行う。読取リスタートの場合には、
ステップSP3に進み。
When It_rli is turned on, the operation unit 24 and each drive circuit are initialized in step SPI, and a polling operation is started to start reading. In step SP2, it is determined whether or not the reading start switch of the plagiarism section 24 has been pressed, and one branch is performed. In case of read restart,
Proceed to step SP3.

光学系の読取り位置を、[準白色板Iの位置(=ホーム
ポジション)になったことを確認した上で。
After confirming that the reading position of the optical system is at the position of quasi-white plate I (= home position).

ステップSP4に進む。ステップSP4では、螢光灯1
5の管壁taUを所定縮短に保持するための温調制御が
完了したか否かを判定し、否の場合には安定した慮読取
りを保証できないので、原稿読取り開始を阻止する。温
調が完了している場合には、ステップSP5に進む。ス
テップSP5では。
Proceed to step SP4. In step SP4, fluorescent lamp 1
It is determined whether the temperature adjustment control for maintaining the tube wall taU of No. 5 at a predetermined shortening is completed, and if not, stable reading cannot be guaranteed, so the start of document reading is prevented. If the temperature control has been completed, the process advances to step SP5. In step SP5.

螢光灯15を消灯した状Q、+4での異常画素の検知を
行い、ステップSP6では、螢光灯15を点灯してステ
ップSP7で螢丸灯15の調光制御を行う。
Abnormal pixels are detected in the state Q, +4 with the fluorescent lamp 15 turned off, and in step SP6, the fluorescent lamp 15 is turned on, and in step SP7, dimming control of the fluorescent lamp 15 is performed.

ステップSP8では、調光制御のエラーがあったか否か
を判定し、エラーのあった場合には、エラー表示を行い
、原稿読取りを阻止する。N”’3光制御のエラーがな
い場合には、ステップSP9に進み。
In step SP8, it is determined whether there is an error in the dimming control, and if there is an error, an error is displayed and reading of the document is prevented. N'''3 If there is no optical control error, proceed to step SP9.

螢光灯15が点灯した状111での異常画素の検知を行
い、ステップ5PIO−\進む。な2.異常画素が多す
ぎる場合には、エラー表示とともに、読取り動作を禁止
する。ステップ5P11)でH,ILAM52に標準白
色板1を読取った値を記憶する。
An abnormal pixel is detected in the state 111 in which the fluorescent lamp 15 is turned on, and the process proceeds to step 5PIO-\. 2. If there are too many abnormal pixels, an error is displayed and the reading operation is prohibited. In step 5P11), the value read from the standard white board 1 is stored in the H, ILAM 52.

ステップ5PIIでFi、ステップSP5.ステップS
P9で検知した異常画素の補正を行い、その後ステップ
5P12で原稿の睨取り走査を開始する。ステップ5P
13では、必要回数の原稿読取り走査が完了したか否か
の判定を行い、否の場合にはステップSP7に戻り、上
記説明の動作を繰返す。一方、必要回数の原稿読取り走
査完了の場合には、螢光灯15を消灯して原稿読取りを
終了し、新たな読取りスタートスイッチの動作を待機す
る。
Fi in Step 5 PII, Step SP5. Step S
The abnormal pixels detected in P9 are corrected, and then, in step S5P12, scanning of the document is started. Step 5P
In step 13, it is determined whether or not the required number of document reading scans have been completed, and if not, the process returns to step SP7 and the operations described above are repeated. On the other hand, when the required number of original reading scans have been completed, the fluorescent lamp 15 is turned off, the original reading is completed, and a new operation of the reading start switch is awaited.

第7図および第8図は、制御回路21のCPU60の制
御手順を示すフローチャートである。
7 and 8 are flowcharts showing the control procedure of the CPU 60 of the control circuit 21. FIG.

第7図において、電源オンの後、ステップ5P50で、
72グ、I/’0ボート63.シリアル回路64.表示
回路65等の初期化をしたのち、ステップSP51に進
む。ステップSP51では。
In FIG. 7, after turning on the power, in step 5P50,
72g, I/'0 boat 63. Serial circuit 64. After initializing the display circuit 65 and the like, the process proceeds to step SP51. In step SP51.

本体制御回路23よりの動作コマンド人力があるか否か
を判定し、否の場合には1表示回路65に調光、温調等
の状態表示を行う。コマンド入力のある場合には、ステ
ップ5P52に進み、コマンドの内存により各ステップ
に分岐して処理を行う。
It is determined whether or not there is human power for operating commands from the main body control circuit 23, and if not, the status of light adjustment, temperature adjustment, etc. is displayed on the 1 display circuit 65. If there is a command input, the process proceeds to step 5P52, and the process branches to each step depending on the presence of a command.

各処理内容は以下の+由りである。The details of each process are as follows.

ステップSP53・・・・・・螢光灯15を点灯し、フ
ラグFLONを1に、同様にフラグICFt ROM 
’rをOにする。70一チギート説明時のフラグ、力+
77り、 チー タとf−1,ILAM62KOPU6
0が処理のために読書きするデータをいう。
Step SP53...Turn on the fluorescent lamp 15, set the flag FLON to 1, and similarly set the flag ICFt ROM
' Set r to O. 701 Flag when explaining Chigito, power +
77ri, cheetah and f-1, ILAM62KOPU6
0 indicates data to be read and written for processing.

ステップ5P54・−・・・・螢光灯15を消灯し、フ
ラグFLONを値()にする。
Step 5P54---Turn off the fluorescent lamp 15 and set the flag FLON to the value ().

ステップ5P55・・・・・・調光制御を行う。Step 5P55...Perform dimming control.

ステップ5P56・・・・・・検知したエラー情報を本
体制御回路23に転送する。
Step 5P56...The detected error information is transferred to the main body control circuit 23.

ステップ5P57・・・・・・lフレーム中の異常画素
の検知を行う。
Step 5P57... Abnormal pixels in l frame are detected.

ステップ5P5B・・・・・・ステップ5P57で検知
された異常画素の補正処理を行う。
Step 5P5B... Performs correction processing for the abnormal pixel detected in step 5P57.

ステップ5P59・・・・・・標準白色板1を読取った
画信号をR,AM52にノイズを除去して記憶する。
Step 5P59: The image signal read from the standard white board 1 is stored in the R and AM 52 after removing noise.

ステップ5P60・・・・・・R,AM52に記憶され
九データをシリアル回路64を介して外部回路に転送す
る。
Step 5P60...R, 9 data stored in AM52 are transferred to an external circuit via serial circuit 64.

以上の処理ステップ全終了後は、ステップSP1に戻り
、上記説明の制御手順を繰返す。
After all of the above processing steps are completed, the process returns to step SP1 and the control procedure described above is repeated.

第8図は、タイマ67より与えられるパルス信号により
、一定時間間隔で実行されるタイマ処理のフローチャー
トである。この処理は、ステップ5P50の初期化が行
われたのち、実行が開始される。ステップ5P61では
、螢光灯15の管壁温度を安定に発光可能な40℃前後
に制御する処理を行う。
FIG. 8 is a flowchart of timer processing executed at regular time intervals using pulse signals provided by the timer 67. Execution of this process is started after initialization in step 5P50 is performed. In step 5P61, a process is performed to control the temperature of the tube wall of the fluorescent lamp 15 to around 40° C. at which stable light emission is possible.

つぎに、第7図、第8図で説明した処理内容を。Next, the processing contents explained in FIGS. 7 and 8.

より詳細に記述したフローチャート第9図、第1O図を
説明する4第9図は、ンエーデイング処理の制御手順を
示すフローチャートである。ステップ5P200では、
主走査数をカウントするカウンタONTを値0に、′ま
たサングリンダIIIj素開始位置を示す3ビット信号
5PO−8P2の値を0にし、更に几AM62のシェー
ディング・バッファの部分をすべて値0にする。ステッ
プSP20lでは、上記シェープインク・データ・サン
プリング・モードで几AM52に4や増白色板1を読取
った画信号を記憶し、前回の7エーデイング・バッファ
の内容と対応する画素11fに)II11算し、シェー
ディング・バックrK記憶する。ステップ5P203で
u、 カランlON’J”と8PO−8PZcD値を1
インクリメントし、値8になるまで即ち、8回の主走査
が終了する迄ステップ5P201〜ステツプSP203
を繰返す。
FIG. 9 is a flowchart illustrating the control procedure of the aging process. In step 5P200,
The counter ONT for counting the number of main scans is set to the value 0, the 3-bit signal 5PO-8P2 indicating the starting position of the Sangrinder IIIj element is set to 0, and all the shading buffer portions of the AM62 are set to the value 0. In step SP20l, the image signal read from 4 and whitening plate 1 is stored in the AM52 in the shape ink data sampling mode, and the pixel 11f corresponding to the contents of the previous 7 aging buffer is multiplied by II11. , shading back rK is stored. In step 5P203, u, Karan lON'J" and 8PO-8PZcD value are set to 1.
Increment until the value reaches 8, that is, until 8 main scans are completed Step 5P201 to Step SP203
Repeat.

ステップ5P204では、シェーディング・バッファの
内容を8で割り、平均値をめた上でRAM52(シェー
ディング補正用It、AM)に記憶し、シェーディング
処理を終了する。
In step 5P204, the contents of the shading buffer are divided by 8, the average value is calculated, and the average value is stored in the RAM 52 (It, AM for shading correction), and the shading process is ended.

以上説明してきた7エーデイング処理によれば。According to the 7-aging process explained above.

RAM52.RAM62のデータを0PU60で処理す
ることのみで、標準白色板1を読取った両信号の平均を
とりノイズ除去を行って計り、特別に加算器、除算器等
を使用せずに極めて安価に実現して−いる。、−i:た
、アルゴリズムをすました。より高度なノイズ除去の方
法も、I’LOM61に記憶された制御10グ2ムを変
更するのみで容易に対応可能になっている。
RAM52. By simply processing the data in the RAM 62 with the 0PU 60, it is possible to average both signals read from the standard white board 1, remove noise, and measure it at an extremely low cost without using any special adders, dividers, etc. I'm there. , -i: I finished the algorithm. A more advanced noise removal method can also be easily applied by simply changing the control system stored in the I'LOM 61.

第io図は、LLAM52.ROM54の周辺を。Figure io shows LLAM52. Around ROM54.

より詳細に記述した回路ブロック図である。Dタイプ・
フリップ70ング68は1例えば8N74LS174(
TI社)のような6ビツトのDタイプ・フリップ70ン
グであり、データ入力端子に人力したデータを、クロッ
ク端子に人力した信号の立上りでとらえて出力するもの
である。したがって、サンプリングクロック制御回路6
9より出力されるクロック信号5SCKに同期して画像
信号をラッチする。サンプリングクロック制御回路69
について説明すると、シェーディングデータをRAM5
2に書込むときは、水平同期信号H5YNCに同期して
、8bitに1回サンプリングパルス5SCKが出力さ
れる。そしてHS Y N Cから何ビット目にサンプ
リングパルスが最初に出されるかは、0PV60からの
3ビット信号SPO〜2の値によって決まり1例えば、
SPO〜2の値がOならば、H5YNCと同時にサンプ
リングパルスが出力され、その後8bit、&?きにサ
ンプリングパルス5SCKが出力される。また、SP 
o7−zの値が1ならば、H5YNCの次の画素からサ
ンプリングが開始され、同様にその18bitおきにサ
ンプリングパルスSSCにが出力される。
It is a circuit block diagram described in more detail. D type・
The flip 70 ring 68 is 1 e.g. 8N74LS174 (
This is a 6-bit D-type flip 70, such as that manufactured by TI Corporation, which captures and outputs the data input to the data input terminal at the rising edge of the signal input to the clock terminal. Therefore, the sampling clock control circuit 6
The image signal is latched in synchronization with the clock signal 5SCK output from 9. Sampling clock control circuit 69
To explain, the shading data is stored in RAM5.
When writing to 2, a sampling pulse 5SCK is output once every 8 bits in synchronization with the horizontal synchronizing signal H5YNC. The bit at which the sampling pulse is first output from HSYNC is determined by the value of the 3-bit signal SPO~2 from 0PV60.1For example,
If the value of SPO~2 is O, a sampling pulse is output at the same time as H5YNC, and then 8 bits, &? At this time, sampling pulse 5SCK is output. Also, SP
If the value of o7-z is 1, sampling starts from the next pixel of H5YNC, and a sampling pulse SSC is similarly output every 18 bits.

また、調九制fllllのときは、cPuの指定する任
意の場所の画像データ全サンブリングするために。
Also, in the case of key nine system fullllll, in order to sample all the image data at any location specified by cPu.

1ラインで1個所のみサンプリングパルスSSCにが出
力される。
The sampling pulse SSC is output at only one location on one line.

ゲート回路51(例えば5N74LS374(T I社
) )f′i、 7x−ティンfデータヲlLAM52
に書込む時にQよ、ゲートが開かれ、Dフリップ・7a
クプ68と同期してツb作する。また、RAM52から
データが読出され1画14!信号を実際に補正する時に
は、イネーブル信号がオフされ、出力はハイインピータ
ンスの状態になる。また、調光制御の時は、任意のビッ
トの画像データがDフリップ70ツブ68にとらえられ
、その後、マイクロコイピユータに読込む時だけ、ゲー
トが開かれる。Dノイズ・フリップ70ング53は、R
AM52から読出された7エーデイング補正用データを
、実際の画l#!信号と位相合わせをするためのランチ
である。
Gate circuit 51 (e.g. 5N74LS374 (TI company)) f'i, 7x-tin f data 1LAM52
When writing to Q, the gate is opened and D flip 7a
Tsub is produced in synchronization with Kupu 68. Also, data is read out from the RAM 52 and one stroke is 14! When actually correcting the signal, the enable signal is turned off and the output is in a high impedance state. Further, during dimming control, image data of arbitrary bits is captured by the D-flip 70 knob 68, and then the gate is opened only when reading it into the microcopy computer. D noise flip 70 ring 53 is R
The 7 aging correction data read from AM52 is converted into the actual image l#! This is a launch to match the signal and phase.

双方向バスドライバ56は、LLAM52を0PU60
がアクセスするときには、ゲートが開かれ。
The bidirectional bus driver 56 connects the LLAM52 to 0PU60.
When accessing, the gate is opened.

その時以外、つまり、シェーディングデータがRAM5
2に書込まれる時と、実際にシェーディング補正を行う
時には、ゲートが閉じられている。
Other than that time, that is, the shading data is in RAM5.
The gate is closed when data is written to 2 and when shading correction is actually performed.

また、ゲート70.71.72は、双方向ノくスドライ
バ56のゲートの開閉を制御するためのものテアリ、マ
イクロコンピュータのアドレスをデコータ−79でデコ
ータ゛と、ある番地をアクセスすると、ゲートが開かれ
るようにしたものである。
Gates 70, 71, and 72 are for controlling the opening and closing of the gates of the bidirectional cross driver 56. When the address of the microcomputer is decoder 79 and a certain address is accessed, the gate opens. It was designed so that

また、セレクタ57は、マイクロコンピュータのアドレ
スとCODの主走査アドレスを選択し。
Further, the selector 57 selects the address of the microcomputer and the main scanning address of the COD.

tLAM52に供給するためのものであり、マイクロコ
ンピュータがRAM52をアクセスする時以外は、CO
Dのアドレスが選択きれている。また。
This is to supply the tLAM52, and the CO2 is used except when the microcomputer accesses the RAM52.
Address D has been selected. Also.

このR,AM52I:j:、 2 kX8 b i t
のものを使用して29.81固に11同のデータをサン
プリングすると、594バイト(本実施例では5主走f
lライン4,752バイト)あればすむ。しかし、2倍
以上のメモリ容it有しているのは1シエーデイングデ
ータを芹込むエリア(13八NKI)と、演二多象を行
うためのエリア(HANK2 ) と1.ているためで
ある。
This R, AM52I:j:, 2 kX8 bit
If you sample 11 pieces of data at 29.81 degrees using the
1 line (4,752 bytes) is sufficient. However, the areas that have more than twice the memory capacity are the area for storing 1-shading data (138 NKI), the area for performing multiple renderings (HANK2), and 1. This is because

ゲート75,76.77は、シェーディングデータをR
AM52に叫込む時に、ルAiv152へのライト信号
を生成するだめのゲートl+ll各である。
Gates 75, 76, and 77 pass the shading data to R.
When writing to AM52, each gate l+ll generates a write signal to Aiv152.

フリッグ70ツブ80 、81は、水平同期信号HSY
NCに同期して、ライト信号;4′r−4す信号を生成
するためのものである。
The flip 70 knobs 80 and 81 are horizontal synchronization signals HSY
This is for generating a write signal; 4'r-4 signal in synchronization with the NC.

第11図は、サンプル画素の主、副走査方向の位置を示
す図で、上述説明の回路により、同図の斜線で示すビッ
トを順次メモリへ人力することができる。すなわち、n
ライン目のとき、サンプリング画素開始位1dを示す3
ビット信号、5po−sP2が0とすると、1番目と8
 *f n・・・・・・8χ番目の画素データがメモリ
へ人力をれる。っき゛に、SPO〜8P2を1とすると
、2番目と9番目・・・・・・(8χ+1)済目の画素
データがLLAM52に人力される。このようにSPO
〜2を主走査毎に変化させることにより、8回の主走査
ですべての画素を人力Ci]能とすることができる。実
際には、n番目のフィンでSPO〜2をOとして画鐵デ
ータをl’l、 A M 5 ’1OBANKIに人力
し、つぎのn+ti目の画像データT/′iit A 
1V152のBANK2に人力する。そしてマイクロコ
ンピュータは、上記BANK1とB A N K 2の
値を加算し、13ANK2(・て著積して2く。つぎの
n + 3 n♀目の画像データは、BANi(1に人
力し、また同様に加算したものをBANK2に蓄積する
。この動作を8回繰返すことにより、14接する8画素
の画像データの加算ができる。つぎにこれ勿8で割るこ
とによって、8画素の平均レベルが算出できる。
FIG. 11 is a diagram showing the positions of sample pixels in the main and sub-scanning directions, and the circuit described above allows the bits indicated by diagonal lines in the diagram to be sequentially input to the memory. That is, n
For the line, 3 indicates the sampling pixel start position 1d.
If the bit signal, 5po-sP2, is 0, the 1st and 8th
*fn...The 8χth pixel data is manually transferred to the memory. Specifically, if SPO~8P2 is set to 1, the second, ninth, . . . (8χ+1) completed pixel data are manually input to the LLAM 52. Like this SPO
By changing .about.2 for each main scan, all pixels can be manually controlled by eight main scans. Actually, in the n-th fin, SPO~2 is set to O, the image data is manually inputted to l'l, A M 5 '1OBANKI, and the next n+ti-th image data T/'iit A
Manually input BANK2 of 1V152. Then, the microcomputer adds the values of BANK1 and BANK2, and adds up the values to 13ANK2(・2. Similarly, the added value is stored in BANK2.By repeating this operation 8 times, the image data of 14 adjacent 8 pixels can be added.Next, by dividing this by 8, the average level of the 8 pixels is calculated. can.

この手法を用いることにより、全画素をメモリに入れ、
全画素独自にシェーディング補IEを行う時に比較して
、少いメモリ容量、遅いスピードで実現でき1品位はほ
とんど劣らないシェーディング補正を実現することがで
きる。すなわち、8画素のうち1画素のみサンプリング
し、8:IIj素の7エーデイング補正データを決めた
場合、その画素の欠陥または感度不足、もしくQまノイ
ズによるデータの乱れがあった場合、8画素イ[暮16
が影響を受けてしまうので好ましくないが1本実施例に
よれば、実際の8画素を平均するため、上記ノイズ。
By using this method, all pixels are stored in memory,
Compared to performing shading correction IE for each pixel independently, it is possible to realize shading correction with a smaller memory capacity and slower speed, and with almost the same quality. In other words, if only 1 pixel out of 8 pixels is sampled and 7 aging correction data for 8:IIj pixels is determined, if there is a defect in that pixel, insufficient sensitivity, or data disturbance due to Q noise, 8 pixels I [Kore 16
However, according to this embodiment, since the actual 8 pixels are averaged, the above-mentioned noise is affected.

感度不足等の悪影響を極めて小きくすることができる。Adverse effects such as insufficient sensitivity can be extremely minimized.

式らにまた。標準白色板に41着した小きい汚れなどが
あった場合、特Tの画素に大きな影響が出るが、本発明
によれば、その除去にも効果を発揮する。
Shiki et al. again. If there are 41 small stains on the standard white board, this will have a large effect on the special T pixels, but the present invention is also effective in removing them.

また1本実施例においてbn#r目のラインをサンプリ
ングした後、任意のライン数経過f麦mn+1番目のラ
インと同様に取扱うことができる。つまり、spo〜S
P2を変更しないことによって容易に実現できる。この
手法により、n番目の画1象データを取込んだ後、っぎ
の(噂の画素の取込みは、光学系を少し移動した後に行
うようにするととが可能である。すなわち、標準白色板
の同じ場所を読取るのではなく、違った位f1tを読取
るようにする。この手段によって、標準白色板を、なめ
らかに等価的に読取ったことになり、白色板に付着した
ごみ等の汚れのための誤動作を大幅に軽減することがで
きる。
Further, in this embodiment, after sampling the bn#rth line, it can be handled in the same way as the fmn+1st line after an arbitrary number of lines have elapsed. In other words, spo~S
This can be easily realized by not changing P2. With this method, after capturing the n-th image data, it is possible to capture the pixel data after moving the optical system a little. Instead of reading the same location, read f1t at a different location.By this means, the standard white board is read smoothly and equivalently, and it is possible to read the standard white board smoothly and equivalently. Malfunctions can be significantly reduced.

〔効 果〕〔effect〕

以上、実施例を用いて説明してきたように1本発明によ
れば、標準原稿を読取る際に、標準原稿を副走査しつつ
複数回サンプリングしたデータで7エーデイング補正用
データを得るので、その得たデータへのノイズ等の影響
を除去できる。また更に、主走査データを複数ブロック
に分割し、各ブロック内で副走査方向に応じてサンプリ
ング画素を変えるようにしたため、シェープインク補正
のだめのデータ作成時のノイズをさらに効果的に除去す
ることができ、良好な画障信号を形成することができる
ようになった。
As described above using the embodiments, according to one aspect of the present invention, when reading a standard document, data for 7 aging correction is obtained from data sampled multiple times while sub-scanning the standard document. It is possible to remove the effects of noise etc. on the data. Furthermore, by dividing the main scanning data into multiple blocks and changing the sampling pixels within each block according to the sub-scanning direction, it is possible to more effectively remove noise when creating data for shape ink correction. It is now possible to form a good image defect signal.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は1本発明を適用可能な原稿読取り装置の簡略化
構成図、第2図は1本発明を実施したシェーディング補
正を行うための回路構成を示すブロック図、第3図は、
第2図のさらに詳細な構成ブロック図、第4図はh 1
tfN光制御すの原理説明V。 第5図は、螢光対の劣化検知原理説明図、第6図は、本
体制御回路の制御フローチャート、第7図および第8図
は、制御回路21の制御70−チャ−)、第9図は、7
工−デイング処理制御手順の70−チャート−第t o
図は、第9図のより詳細なブロック回路図、第11図は
、ザングル画素の主/副走査方回に対する位置を示す図
である。 l・・・・・・・・・・・・標準白色板2.15・・・
螢光対 1・・・・・・・・・・・・C0D 13・・・・・・・・・サーミスタ 14・・・・・・・・・ヒータ 18・・・・・・・・・調光回路 19・・・・・・・・・@副回路 21・・・・・・・・・制御回路 23・・・・・・・・・本体制御回路 51・・・・・・・・・ゲート回路 54・・・・・・・・・几0M 52.56・・・・・−・・・R/1 58.59・・・・・・・・・カウンタ第7図 第9図 (ト)D
FIG. 1 is a simplified configuration diagram of a document reading device to which the present invention can be applied, FIG. 2 is a block diagram showing a circuit configuration for performing shading correction to which the present invention is implemented, and FIG.
A more detailed block diagram of FIG. 2, and FIG. 4 are h 1
Explanation of the principle of tfN light control V. Fig. 5 is an explanatory diagram of the deterioration detection principle of the fluorescent pair, Fig. 6 is a control flowchart of the main body control circuit, Figs. 7 and 8 are control 70-char of the control circuit 21, Fig. 9 7
70-Chart of engineering process control procedure-Part t
This figure is a more detailed block circuit diagram of FIG. 9, and FIG. 11 is a diagram showing the positions of Zangle pixels with respect to the main/sub-scanning directions. l・・・・・・・・・Standard white plate 2.15...
Fluorescent pair 1...C0D 13...Thermistor 14...Heater 18...Tune Optical circuit 19...@Sub circuit 21...Control circuit 23...Main control circuit 51... Gate circuit 54...... 0M 52.56...R/1 58.59......Counter Fig. 7 Fig. 9 (To )D

Claims (1)

【特許請求の範囲】 (11シェーディング補正の基準となる標準原稿を読取
るとき、前記標準原稿を副走査しつつ複数回サンプリン
グ読取りし、これにより得た複数のサンプリングデータ
によって7エーデイング補正用データを作成するよう構
成したことを特徴とするシェーディング補正方式。 (2) シェーディング補正の基準となる標準原稿を読
取るとき、主走査データを複数のブロックに分割し、該
各ブロック内で副走査方向に応じてサンプリング画素を
変更することにより、前記フェーディング補正用データ
を作成するよう構成したことを特徴とする特許請求の範
囲第(1)項記載のシェーディング補正方式。
[Claims] (11) When reading a standard document that serves as a reference for shading correction, the standard document is sampled and read multiple times while sub-scanning, and data for 7 edging correction is created using a plurality of sampling data obtained thereby. (2) When reading a standard document that is a reference for shading correction, main scanning data is divided into a plurality of blocks, and within each block, data is divided according to the sub-scanning direction. The shading correction method according to claim 1, wherein the fading correction data is created by changing sampling pixels.
JP58231553A 1983-12-09 1983-12-09 Correcting system of shading Pending JPS60124176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58231553A JPS60124176A (en) 1983-12-09 1983-12-09 Correcting system of shading

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58231553A JPS60124176A (en) 1983-12-09 1983-12-09 Correcting system of shading

Publications (1)

Publication Number Publication Date
JPS60124176A true JPS60124176A (en) 1985-07-03

Family

ID=16925299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58231553A Pending JPS60124176A (en) 1983-12-09 1983-12-09 Correcting system of shading

Country Status (1)

Country Link
JP (1) JPS60124176A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213164A (en) * 1985-07-10 1987-01-21 Konishiroku Photo Ind Co Ltd Original information reader
JPS6384265A (en) * 1986-09-29 1988-04-14 Toshiba Corp Shading correcting device
JPS63155868A (en) * 1986-12-18 1988-06-29 Fuji Xerox Co Ltd Image reader
JPS63161775A (en) * 1986-12-24 1988-07-05 Matsushita Electric Ind Co Ltd Picture input device
US5659488A (en) * 1989-03-06 1997-08-19 Sharp Kabushiki Kaisha Shading correcting circuit and method for correcting an image density signal on the basis of a reference signal
US7800786B2 (en) 2006-01-27 2010-09-21 Brother Kogyo Kabushiki Kaisha Image reading device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480024A (en) * 1977-12-08 1979-06-26 Ricoh Co Ltd Shading correction system
JPS586670A (en) * 1981-07-03 1983-01-14 Matsushita Graphic Commun Syst Inc Picture signal correction system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480024A (en) * 1977-12-08 1979-06-26 Ricoh Co Ltd Shading correction system
JPS586670A (en) * 1981-07-03 1983-01-14 Matsushita Graphic Commun Syst Inc Picture signal correction system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213164A (en) * 1985-07-10 1987-01-21 Konishiroku Photo Ind Co Ltd Original information reader
JPS6384265A (en) * 1986-09-29 1988-04-14 Toshiba Corp Shading correcting device
JPS63155868A (en) * 1986-12-18 1988-06-29 Fuji Xerox Co Ltd Image reader
JPS63161775A (en) * 1986-12-24 1988-07-05 Matsushita Electric Ind Co Ltd Picture input device
US5659488A (en) * 1989-03-06 1997-08-19 Sharp Kabushiki Kaisha Shading correcting circuit and method for correcting an image density signal on the basis of a reference signal
US7800786B2 (en) 2006-01-27 2010-09-21 Brother Kogyo Kabushiki Kaisha Image reading device

Similar Documents

Publication Publication Date Title
JPH0527295B2 (en)
KR100580171B1 (en) Image scanning method and appratus adopting the same
JPS60124176A (en) Correcting system of shading
JP3837306B2 (en) LCD projector
JP2003051944A (en) Image processing method, image processing system, program and storage medium
JPS62172861A (en) Original reader
JP2000165624A (en) Picture reader, shading correcting method and storage medium
JPH0321161A (en) Image reader
JP3168021B2 (en) Image reading device
JPH0396171A (en) Picture read method
JPH1013683A (en) Image input method
JP2006229644A (en) Image reading apparatus
JP3392934B2 (en) Data symbol reading device
JP3168020B2 (en) Image reading apparatus and method
JPH0321160A (en) Image reader
JP3378814B2 (en) LCD projector device
JP2697823B2 (en) Shading correction device
JPH0316365A (en) Picture reader
JPH06333079A (en) Data symbol reader
JPH06333068A (en) Data symbol reader
JP2627220B2 (en) Image reading device
JPH09247443A (en) Image reader
JPS63245176A (en) Image reader
JPS63245171A (en) Image reader
JPH02279069A (en) Picture reader