JPS60120555A - Solid state image pick-up device - Google Patents
Solid state image pick-up deviceInfo
- Publication number
- JPS60120555A JPS60120555A JP58226884A JP22688483A JPS60120555A JP S60120555 A JPS60120555 A JP S60120555A JP 58226884 A JP58226884 A JP 58226884A JP 22688483 A JP22688483 A JP 22688483A JP S60120555 A JPS60120555 A JP S60120555A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- active region
- transfer
- ccd
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title 1
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000003384 imaging method Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims 1
- 238000005036 potential barrier Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052500 inorganic mineral Inorganic materials 0.000 description 2
- 239000011707 mineral Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14825—Linear CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【発明の詳細な説明】
[技術分野]
この発明は、光検出技術さらには固体撮像装置に適用し
て有効な技術に関し、例えばCCD (電荷結合素子)
ホトセンサにおける雑音の低減に利用して有効な技術に
関する。[Detailed Description of the Invention] [Technical Field] The present invention relates to a photodetection technology and a technology that is effective when applied to a solid-state imaging device, such as a CCD (charge-coupled device).
The present invention relates to techniques that are effective for reducing noise in photo sensors.
[背景技術]
CODの応用の1つとして1次元CCDホ1−センサが
知られている(朝食書店1981年発行集積回路応用ハ
ンドブック96頁)。このような固体撮像装置において
は、雑音成分によるSN比やダイナミックレンジの低下
が問題となる。このような雑音成分には、内因性のもの
と外因性のものとがあるが、現在量も問題となっている
のは、暗電流と呼ばれる内因性雑音であり、この暗電流
を減らすことによってSN比やダイナミックレンジを大
幅に向上させることができる。[Background Art] A one-dimensional CCD sensor is known as one of the applications of COD (Integrated Circuit Application Handbook, published by Shokusen Shoten, 1981, p. 96). In such a solid-state imaging device, a problem arises in that the SN ratio and dynamic range decrease due to noise components. There are two kinds of noise components: endogenous and extrinsic.What is currently a problem is the endogenous noise called dark current, and by reducing this dark current, It is possible to significantly improve the SN ratio and dynamic range.
そこで本発明者は、1次元CCDホ1〜センサにおける
暗電流を吸収して雑音成分を減少させるため、第1図に
示すような装置を開発した。すなわち、この1次元CC
Dホトセンサは、PN接合のホトダイオードからなる光
電変換部としてのホトダイオ−1−アレイ1の両側に転
送ゲート2,2を挟んでCCDシフトレジスタ3,3が
配置された公知の1次元CCDホトセンサのアクティブ
領域の外側に、第2図に示すようにn型拡散層14から
なるダミーチャンネル部4,4を設ける。そして、この
ダミーチャンネル部4,4に+12Vのような電圧を印
加させることによって、アクティブ領域の外側からアク
ティブ領域に流れ込んで来る暗電流を吸収して、SN比
等を向上させようというものである。Therefore, the present inventor developed a device as shown in FIG. 1 in order to absorb the dark current in the one-dimensional CCD sensor and reduce the noise component. That is, this one-dimensional CC
The D photosensor is an active one-dimensional CCD photosensor in which CCD shift registers 3, 3 are arranged on both sides of a photodiode 1-array 1, which is a photoelectric conversion unit consisting of PN junction photodiodes, with transfer gates 2, 2 in between. As shown in FIG. 2, dummy channel portions 4, 4 made of an n-type diffusion layer 14 are provided outside the region. By applying a voltage such as +12V to the dummy channel sections 4, 4, the dark current flowing into the active region from outside the active region is absorbed, thereby improving the S/N ratio, etc. .
なお第1図において5は、転送りロックφ1゜φ2によ
って駆動されるCCDシフトレジスタ3゜3から転送さ
れて来る信号電荷をn中型拡散層からなる浮遊拡散層6
へ送り込むための出力ゲートで、浮遊拡散層6へ転送さ
れた電荷による電位変化は、プリアンプ7によって増幅
されて出方信号V o u tが形成される。Qrは出
力に先だって浮遊拡散層6を充電するためのりセラ1〜
用MO3FETである。また、8は上記CCDシフトレ
ジスタ3,3の他端に設けられ、通常は接地電位にバイ
アスされることにより電荷の流入を防止している。入力
ゲート、9は転送速度等を測定する際に電荷をCCDシ
フトレジスタ3,3に入れてやるためのインプットダイ
オードである。In FIG. 1, reference numeral 5 denotes a floating diffusion layer 6 that transfers signal charges transferred from a CCD shift register 3゜3 driven by transfer locks φ1゜φ2 to a floating diffusion layer 6 consisting of an n medium-sized diffusion layer.
The potential change due to the charge transferred to the floating diffusion layer 6 is amplified by the preamplifier 7 to form an output signal V out . Qr is a glue cell 1 to charge the floating diffusion layer 6 before outputting.
MO3FET for Further, reference numeral 8 is provided at the other end of the CCD shift registers 3, 3, and is normally biased to the ground potential to prevent the inflow of charges. The input gate 9 is an input diode for inputting charges into the CCD shift registers 3, 3 when measuring transfer speed, etc.
一方、第2図において、11はホトダイオードを構成す
るn+拡散層で、ホトダイオードで光電変換された電荷
は、DCバイアス電圧vbが印加されるホトゲート10
によってn生鉱散層11とホトゲート10の部分に一時
的に蓄積される。12bは、転送ゲート2の電極12a
の下にポテンシャルの階段を作って電荷の転送を容易に
し、電荷の逆流を防止するボロン打込み層、13a、1
3bはCCDシフトレジスタ3を構成する電極とn型拡
散層である。On the other hand, in FIG. 2, 11 is an n+ diffusion layer constituting a photodiode, and the charge photoelectrically converted by the photodiode is transferred to the photogate 10 to which a DC bias voltage vb is applied.
As a result, it is temporarily accumulated in the n-mineral dispersion layer 11 and the photogate 10. 12b is the electrode 12a of the transfer gate 2
a boron implanted layer that creates a potential staircase underneath to facilitate charge transfer and prevent charge backflow, 13a, 1;
Reference numeral 3b represents an electrode and an n-type diffusion layer that constitute the CCD shift register 3.
上記のような構造のCCDホトセンサにあっては、確か
にアクティブ領域外から入って来る暗電流をダミーチャ
ンネル部4で捕えて吸収してやることができる。ところ
が、暗電流は、アクティブ領域外のみならずアクティブ
領域内においても発生する。また、アクティブ領域内の
光電変換部やシフトレジスタ部において、転送後に残留
する電荷もSN比やダイナミックレンジを低下させる。In the CCD photosensor having the above structure, the dummy channel section 4 can certainly catch and absorb the dark current coming in from outside the active region. However, dark current occurs not only outside the active region but also within the active region. Furthermore, in the photoelectric conversion section and shift register section within the active region, charges remaining after transfer also reduce the SN ratio and dynamic range.
しかして、第1図のようなCCDホトセンサにおいては
、アクティブ領域内で発生した暗電流や残留電荷までは
吸収できず、SN比やダイナミックレンジも充分に向上
されないことが分かった。However, it has been found that the CCD photosensor shown in FIG. 1 cannot absorb the dark current and residual charges generated within the active region, and the S/N ratio and dynamic range cannot be sufficiently improved.
[発明の目的]
この発明の目的は、従来に比べて顕著な効果を奏する光
検出技術を提供することにある。[Object of the Invention] An object of the present invention is to provide a photodetection technique that is more effective than the conventional one.
この発明の他の目的は、例えば1次元CCDホトセンサ
のような固体撮像装置に適用した場合に。Another object of the present invention is when it is applied to a solid-state imaging device such as a one-dimensional CCD photosensor.
SN比やダイナミックレンジを大幅に向上させることが
できるようにすることにある。The purpose is to make it possible to significantly improve the SN ratio and dynamic range.
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
[発明の概要]
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。[Summary of the Invention] Representative inventions disclosed in this application will be summarized as follows.
すなわちこの発明は、例えば1次元CCDホトセンサに
おいて、CCDシフトレジスタの外側にダミーのシフト
レジスタを設けるとともに、両者の間に転送ゲートを設
は適当なりセット信号と転送りロックで動作させて、ホ
トダイオードからシフトレジスタへ電荷を転送する前に
アクティブ領域内の残留電荷(暗電流を含む)をダミー
シフトレジスタに吸収して外部へ転送できるようにし、
からアクティブ領域外から暗電流も吸収するようにして
、SN比およびダイナミックレンジを向上させるという
上記目的を達成するものである。That is, in the present invention, for example, in a one-dimensional CCD photo sensor, a dummy shift register is provided outside the CCD shift register, a transfer gate is provided between the two, and the transfer gate is operated with an appropriate set signal and a transfer lock, thereby transferring data from the photodiode. Before transferring the charge to the shift register, the residual charge (including dark current) in the active area is absorbed into a dummy shift register so that it can be transferred to the outside.
The above object of improving the S/N ratio and dynamic range is achieved by absorbing dark current from outside the active region.
[実施例]
第3図および第4図は、本発明を1次元CCDホトセン
サに適用した場合の一実施例を示す。[Embodiment] FIGS. 3 and 4 show an embodiment in which the present invention is applied to a one-dimensional CCD photosensor.
この実施例では、CCDシフシフレジスタ3,3の外側
に転送ゲート20.20を介して、ダミーシフトレジス
タ30.30が配設されている。転送ゲート20の電極
21(以下リセット電極と称する)は、第4図に示すよ
うに、ホトダイオードアレイ1とCCDシフトレジスタ
3との間に設けられている転送ゲート2と同じ第2層目
のポリシリコンによって形成され、リセット電極21の
下の基板表面には、CCDシフトレジスタ3の部分と同
じように比較的薄い酸化膜(15)が形成されている。In this embodiment, a dummy shift register 30.30 is arranged outside the CCD shift registers 3, 3 via a transfer gate 20.20. As shown in FIG. 4, the electrode 21 of the transfer gate 20 (hereinafter referred to as a reset electrode) is made of the same second layer polyurethane as the transfer gate 2 provided between the photodiode array 1 and the CCD shift register 3. Made of silicon, a relatively thin oxide film (15) is formed on the substrate surface below the reset electrode 21, similar to the CCD shift register 3 portion.
また、ダミージフトレジスタ30は、第2図におけるダ
ミーチャンネル部4を構成するn型拡散層14と同じよ
、うに転送方向に連続して形成されたn型拡散層31と
、その上に薄い酸化膜(15)を介して形成された電極
32とからなる。さらにダミーシフトレジスタ30は、
転送方向に治った断面図を示す第5図のように、上記電
極33が適当な間隔をおいて形成され、その電極33間
に電位障壁用の電極32が形成されている。電位障壁用
電極32の下の基板表面には電位障壁層34が形成され
ている。この構造は、前記CODシフトレジスタ3と全
く同じであり、同一のプロセスにより形成することがで
きる。The dummy shift register 30 also includes an n-type diffusion layer 31 formed continuously in the transfer direction, similar to the n-type diffusion layer 14 constituting the dummy channel section 4 in FIG. It consists of an electrode 32 formed through an oxide film (15). Furthermore, the dummy shift register 30 is
As shown in FIG. 5, which shows a cross-sectional view in the transfer direction, the electrodes 33 are formed at appropriate intervals, and potential barrier electrodes 32 are formed between the electrodes 33. A potential barrier layer 34 is formed on the substrate surface below the potential barrier electrode 32. This structure is exactly the same as the COD shift register 3, and can be formed by the same process.
しかも、ホ1〜ダイオードを構成するn+拡散層11、
CCDシフトレジスタ3の電荷蓄積部となるn型拡散層
13およびダミーシフ1〜レジスタの電荷蓄積部となる
n型拡散層31は、例凡ば上記各電極10.12 a、
13 a、 21および32に、+12vのような同
一の電圧を印加したときに、第4図に示すように、ダミ
ーシフ1〜レジスタに向かって階段状にポテンシャルが
深くなるように濃度が決定されている。あるいは、n型
拡散層13と31の濃度を同じく形成した場合には、第
4図に示すようなボテイシャル状態を形成できるように
上記各電極10,12a、13a、21および32に適
切な電圧を印加すればよい。Moreover, the n+ diffusion layer 11 constituting the diode,
The n-type diffusion layer 13 serving as a charge storage portion of the CCD shift register 3 and the n-type diffusion layer 31 serving as a charge storage portion of the dummy shift register 1 are generally connected to each of the electrodes 10.12a,
When the same voltage, such as +12V, is applied to 13a, 21 and 32, the concentration is determined so that the potential deepens stepwise from dummy shift 1 to the resistor, as shown in Figure 4. There is. Alternatively, if the n-type diffusion layers 13 and 31 are formed with the same concentration, an appropriate voltage is applied to each of the electrodes 10, 12a, 13a, 21 and 32 so as to form a votive state as shown in FIG. Just apply it.
第6図には、半導体基板のアクティブ領域に上記のよう
なポテンシャル状態を形成可能にされたCCDホトセン
サにおいて、アクティブ領域内の残留電荷をダミーシフ
トレジスタ30に吸収させる場合に、各電極に印加すべ
き駆動パルスのタイミングの一例を示す。FIG. 6 shows the voltage applied to each electrode when the residual charge in the active region is absorbed by the dummy shift register 30 in a CCD photosensor that is capable of forming the above-mentioned potential state in the active region of the semiconductor substrate. An example of the timing of the driving pulse is shown.
同図において、φtgは、転送ゲート:2の電極12a
に印加される転送りロック、φ4.φ2は、CCDシフ
トレジスタ3の電極に印加される転送タロツクで、クロ
ックφ、とφ2は互いに逆相の関係にある。また、φr
はCCDシフトレジスタ3とダミーシフトレジスタ30
との間に設けられた転送ゲート20のリセット電極21
に印加されるリセットパルスで、このリセットパルスφ
rが第7図に拡大して示すようなタイミングで印加され
ると、最初に転送ゲート20の下に第4図に破線Aで示
すような電位障壁があったものが取り除かれて、同図に
実線で示すようなポテンシャル状態にされ、CCDシフ
トレジスタ3にあった残留電荷がダミーシフトレジスタ
30に転送される。In the figure, φtg is the electrode 12a of transfer gate 2.
Transfer lock applied to φ4. φ2 is a transfer tarlock applied to the electrode of the CCD shift register 3, and the clocks φ and φ2 are in opposite phases to each other. Also, φr
is CCD shift register 3 and dummy shift register 30
The reset electrode 21 of the transfer gate 20 provided between
This reset pulse φ is applied to
When r is applied at the timing as shown in the enlarged view of FIG. 7, the potential barrier that was initially present under the transfer gate 20 as shown by the broken line A in FIG. 4 is removed, and the potential barrier shown in FIG. The potential state shown by the solid line is made, and the residual charge in the CCD shift register 3 is transferred to the dummy shift register 30.
ダミーシフトレジスタ30に転送された電荷は、電極3
2と33に印加される第6図(4)に示すようなりロッ
クφ3.φ4によって、出力ゲートの方ヘシフ1−され
外部へ吐き出される。The charge transferred to the dummy shift register 30 is transferred to the electrode 3
2 and 33 as shown in FIG. 6(4). By φ4, the signal is shifted toward the output gate and discharged to the outside.
」二記の場合、ダミーシフトレジスタ30は、CCL)
シフトレジスタ3から転送された残留電荷のみならず、
n型拡散層31がアクティブ領域の外側から内部に入っ
て来る暗電流を吸収するので、その電荷をシフトさせて
外部へ吐き出す作用もなす。"In the case of 2, the dummy shift register 30 is CCL)
In addition to the residual charge transferred from the shift register 3,
Since the n-type diffusion layer 31 absorbs dark current entering the active region from outside, it also functions to shift the charge and discharge it to the outside.
その結果、アクティブ領域の外側から入って来る暗電流
のみならず、アクティブ領域内の残留電荷(暗電流を含
む)も除去することができ、これによって雑音成分が低
減され、SN比およびダイナミックレンジが向上される
。As a result, not only the dark current entering from outside the active area but also the residual charge (including dark current) within the active area can be removed, which reduces noise components and improves the S/N ratio and dynamic range. Improved.
上記実施例では、第6図のようなタイミングのリセット
パルスφrでCCDシフトレジスタ3内の残留電荷を取
り除くようにしているが、リセットパルスφrとクロッ
クφjg+ φ1.φ2のタイミングを適当に設定する
ことにより、第4図に示すのと全く同じポテンシャル状
態を作り出して、CCDシフトレジスタ3のみならずホ
1〜ダイオードアレイ1の部分の残留電荷を取り除くよ
うにすることもできる。In the above embodiment, the residual charge in the CCD shift register 3 is removed by the reset pulse φr having the timing as shown in FIG. 6, but the reset pulse φr and the clock φjg+φ1. By appropriately setting the timing of φ2, a potential state exactly the same as shown in FIG. 4 can be created to remove residual charges not only in the CCD shift register 3 but also in the portions from HO1 to diode array 1. You can also do it.
なお上記第4図の実施例では、裁板上に形成されるポリ
シリコン電極のみ示され、眉間絶縁膜やアルミ配線層あ
るいはパッシベーション膜等が示されていないが、これ
らは第2図に示すものと同じように形成される。In the embodiment shown in FIG. 4 above, only the polysilicon electrodes formed on the cutting board are shown, and the glabella insulating film, aluminum wiring layer, passivation film, etc. are not shown, but these are the same as those shown in FIG. is formed in the same way.
すなわち、IM目のポリシリコンからなるホhゲート電
極10とCCDシフトレジスタ3の電極13aおよびダ
ミーシフ1−レジスタ30の電極32の下には、シリコ
ン酸化膜のような絶縁膜j5が形成されている。また、
上記ポリシリコン電極の上には、同じくシリコン酸化膜
等からなる層間絶縁膜16を介して第2M目のポリシリ
コンからなる転送ゲート2と20の電極12aと21お
よびCCDシフトレジスタ3とダミーシフトレジスタ3
0の電位障壁用電極32が形成される。そして、この2
層目のポリシリコン電極上にPSG膜(リン・ケイ酸ガ
ラス膜)17を介してアルミ層18が形成される。この
アルミ層18は、ホトダイオードの開口部を形成すると
ともに配線層も兼ねている。That is, an insulating film j5 such as a silicon oxide film is formed under the IM-th gate electrode 10 made of polysilicon, the electrode 13a of the CCD shift register 3, and the electrode 32 of the dummy shift register 30. . Also,
On the polysilicon electrode, electrodes 12a and 21 of the 2Mth polysilicon transfer gates 2 and 20, a CCD shift register 3, and a dummy shift register are placed on the polysilicon electrode via an interlayer insulating film 16 also made of a silicon oxide film or the like. 3
0 potential barrier electrode 32 is formed. And this 2
An aluminum layer 18 is formed on the second polysilicon electrode with a PSG film (phosphorus silicate glass film) 17 interposed therebetween. This aluminum layer 18 forms the opening of the photodiode and also serves as a wiring layer.
アルミ層18の上には、PSG膜のような絶縁膜19が
形成され、その上にはレジスタ部およびアクティブ領域
外のような不用な部分において光を遮るための第2のア
ルミ層28が形成され、さらにその上にけファイナルパ
ッシベーション膜29が形成されている。An insulating film 19 such as a PSG film is formed on the aluminum layer 18, and a second aluminum layer 28 is formed on the insulating film 19 to block light in unnecessary parts such as the register part and outside the active area. Further, a final passivation film 29 is formed thereon.
図において、60はフィールド酸化膜、61はチャンネ
ルストッパとなるP+拡散層である。In the figure, 60 is a field oxide film, and 61 is a P+ diffusion layer serving as a channel stopper.
次に第8図は、本発明の他の実施例を示す。Next, FIG. 8 shows another embodiment of the present invention.
この実施例は、上記ダミーシフトレジスタ30における
電極32をCCDシフトレジスタ3の電極13aと同一
のポリシリコン層で形成するようにしたものである。In this embodiment, the electrode 32 in the dummy shift register 30 is formed of the same polysilicon layer as the electrode 13a of the CCD shift register 3.
第9図は、本発明の更に他の実施例を示すもの−である
。この実施例では、ダミーシフトレジスタ30を構成す
るn型拡散層31の一端を転送ゲート20の電極21の
下方まで延長されるように予め形成しておいて、その上
からボロンイオンを打ち込んで電極21の下にP生鉱散
層22と電位障壁層23とを設けである。FIG. 9 shows still another embodiment of the present invention. In this embodiment, one end of the n-type diffusion layer 31 constituting the dummy shift register 30 is formed in advance so as to extend below the electrode 21 of the transfer gate 20, and boron ions are implanted from above to form the electrode. A P raw mineral dispersion layer 22 and a potential barrier layer 23 are provided under the layer 21.
これによってこの実施例では、転送ゲート20の電極2
1に電圧が印加されない状態では、同図破線Aのように
電位障壁が存在したものが、電極21に例えば+12V
のような電圧を印加することによって、その下に同図に
実線で示すごとくポテンシャルの階段が生ずる。そのた
め、CCDシフシフレジスタ3側からダミーシフトレジ
スタ30側に向かって電荷が移動し易くなって転送効率
が第1の実施例のものよりも向上される。Accordingly, in this embodiment, the electrode 2 of the transfer gate 20
When no voltage is applied to the electrode 21, a potential barrier exists as shown by the broken line A in the figure, but the electrode 21 has a voltage of +12V, for example.
By applying a voltage like this, a potential staircase is generated below it as shown by the solid line in the same figure. Therefore, charges move easily from the CCD shift register 3 side to the dummy shift register 30 side, and the transfer efficiency is improved compared to that of the first embodiment.
[効果]
以上説明したように、ホトダイオードアレイのような光
電変換部と転送ゲートとCODシフトレジスタとからな
る1次元CCDホトセンサにおいて、CODシフトレジ
スタの外側にダミーのシフトレジスタを設けるとともに
両者の間に転送ゲートを設けてなるので、適当なりセッ
ト信号と転送りロックで動作させて、ホトダイオードか
らシフトレジスタへ電荷を転送する前にアクティブ領域
内の残留電荷(暗電流を含む)をダミーシフトレジスタ
に吸収して外部へ転送できるとともに、アクティブ領域
外から暗電流も吸収できるという作用により内因性の雑
音成分が充分に除去され、SN比およびダイナミックレ
ンジが大幅に向上されるようになるという効果がある。[Effect] As explained above, in a one-dimensional CCD photosensor consisting of a photoelectric conversion section such as a photodiode array, a transfer gate, and a COD shift register, a dummy shift register is provided outside the COD shift register, and a dummy shift register is provided between the two. Since a transfer gate is provided, it is operated with an appropriate set signal and transfer lock, and the residual charge (including dark current) in the active region is absorbed into the dummy shift register before the charge is transferred from the photodiode to the shift register. In addition to being able to absorb dark current from outside the active region, endogenous noise components are sufficiently removed, and the S/N ratio and dynamic range are significantly improved.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることは、いうまでもない。例えば、上記実施例で
は光電変換部がホトダイオードアレイで構成されている
が、CCD撮像素子アレイからなるような光電変換部で
あってもよい。Although the invention made by the present inventor has been specifically explained based on Examples above, it should be noted that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Not even. For example, in the above embodiment, the photoelectric conversion section is composed of a photodiode array, but the photoelectric conversion section may be composed of a CCD image sensor array.
[利用分野]
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である1次元ホトセンサに
適用したものについて説明したが、この発明はこのに限
定されるものでなく、2次元イメージセンサその低固体
撮像装置一般に利用できるものである。[Field of Application] In the above explanation, the invention made by the present inventor was mainly applied to a one-dimensional photo sensor, which is the field of application that formed the background of the invention, but the invention is not limited to this. A two-dimensional image sensor can be generally used as a low-level solid-state imaging device.
第1図は、1次元CCDホトセンサの一構成例を示すブ
ロック図、
第2図は、第2図における■−■線部の断面図、第3図
は、本発明を1次元CCDホトセンサに適用した場合の
一実施例を示すブロック図、第4図は、第3図における
■−■線部の断面図。
第5図は、第4図における■−V線に沿った断面図、
第6図は、上記実施例のCCDホ1−センサを動作させ
る制御信号のタイミングの一例を標すタイミングチャー
ト、
第7図は、第6図における要部の拡大説明図、第8図は
、本発明の第2の実施例を示す断面説明図
第9図は、本発明の第3の実施例を示す断面説明図であ
る。
1・・・・ホトダイオードアレイ、2・・・・転送ゲー
ト、6・・・・浮遊拡散層、7・・・・プリアンプ、l
O・・・・ホトゲート、12a・・・・転送ゲート電極
、13a・・・・シフトレジスタ電極、21・・・・リ
セット電極、32.33・・・・ダミーシフ1−レジス
タ電極。
第 5 図
第 6 図
(4胤φ■胛−−−一−−−朋■聞−−−−−−−第
7 図Fig. 1 is a block diagram showing an example of the configuration of a one-dimensional CCD photosensor, Fig. 2 is a sectional view taken along the line ■-■ in Fig. 2, and Fig. 3 is an application of the present invention to a one-dimensional CCD photosensor. FIG. 4 is a sectional view taken along the line ■-■ in FIG. 3. 5 is a sectional view taken along the line ■-V in FIG. 4; FIG. 6 is a timing chart showing an example of the timing of the control signal for operating the CCD sensor of the above embodiment; The figure is an enlarged explanatory view of the main part in Fig. 6, and Fig. 8 is an explanatory cross-sectional view showing a second embodiment of the present invention. Fig. 9 is an explanatory cross-sectional view showing a third embodiment of the present invention. It is. 1... Photodiode array, 2... Transfer gate, 6... Floating diffusion layer, 7... Preamplifier, l
O...Photogate, 12a...Transfer gate electrode, 13a...Shift register electrode, 21...Reset electrode, 32.33...Dummy shift 1-register electrode. Fig. 5 Fig. 6 (4 Seeds φ■ Seeds---1---
7 Figure
Claims (1)
において発生された信号電荷を外部へ転送するための転
送部とからなる固体撮像装置において、上記光電変換部
と転送部とが形成されたアクティブ領域の外側に、偽転
送部を設は適当な制御信号によって少なくとも上記転送
部内の残留電荷を上記偽転送部に転送して、外部へ吐き
出せるようにされてなることを特徴とする固体撮像装置
。 2、上記転送部がCCDシフトレジスタと、このCCD
シフトレジスタに光電変換部で発生した信号電荷を転送
する転送ゲートにより構成されたものにおいて、上記C
CDシフトレジスタの外側に転送ゲートとCCDシフト
レジスタとからなる偽転送部が設けられてなることを特
徴とする特許請求の範囲第1・項記載の固体撮像装置。[Claims] 1. In a solid-state imaging device comprising a photoelectric conversion section into which an optical signal is incident, and a transfer section for transferring signal charges generated in the photoelectric conversion section to the outside, the photoelectric conversion section A false transfer section is provided outside the active region in which the transfer section and the transfer section are formed, so that at least the residual charge in the transfer section can be transferred to the false transfer section and discharged to the outside by an appropriate control signal. A solid-state imaging device characterized by: 2. The transfer section includes a CCD shift register and this CCD
In a transfer gate that transfers signal charges generated in a photoelectric conversion section to a shift register, the above C
The solid-state imaging device according to claim 1, characterized in that a false transfer section consisting of a transfer gate and a CCD shift register is provided outside the CD shift register.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58226884A JPS60120555A (en) | 1983-12-02 | 1983-12-02 | Solid state image pick-up device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58226884A JPS60120555A (en) | 1983-12-02 | 1983-12-02 | Solid state image pick-up device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60120555A true JPS60120555A (en) | 1985-06-28 |
Family
ID=16852087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58226884A Pending JPS60120555A (en) | 1983-12-02 | 1983-12-02 | Solid state image pick-up device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60120555A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60144971A (en) * | 1984-01-09 | 1985-07-31 | Matsushita Electronics Corp | Semiconductor device |
US4962412A (en) * | 1987-01-29 | 1990-10-09 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus without isolation regions |
US5126815A (en) * | 1988-03-07 | 1992-06-30 | Kanegafuchi Chemical Industry Co., Ltd. | Position sensor and picture image input device |
US5326997A (en) * | 1992-06-18 | 1994-07-05 | Mitsubishi Denki Kabushiki Kaisha | Linear image sensor with shutter gates for draining excess charge |
JP2002110958A (en) * | 2000-09-28 | 2002-04-12 | Nec Kyushu Ltd | Linear sensor and its drive method |
-
1983
- 1983-12-02 JP JP58226884A patent/JPS60120555A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60144971A (en) * | 1984-01-09 | 1985-07-31 | Matsushita Electronics Corp | Semiconductor device |
US4962412A (en) * | 1987-01-29 | 1990-10-09 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus without isolation regions |
US5126815A (en) * | 1988-03-07 | 1992-06-30 | Kanegafuchi Chemical Industry Co., Ltd. | Position sensor and picture image input device |
US5326997A (en) * | 1992-06-18 | 1994-07-05 | Mitsubishi Denki Kabushiki Kaisha | Linear image sensor with shutter gates for draining excess charge |
US5483282A (en) * | 1992-06-18 | 1996-01-09 | Mitsubishi Denki Kabushiki Kaisha | Method for driving a linear image sensor |
JP2002110958A (en) * | 2000-09-28 | 2002-04-12 | Nec Kyushu Ltd | Linear sensor and its drive method |
JP4593751B2 (en) * | 2000-09-28 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | Linear sensor and driving method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0318793B2 (en) | ||
EP0908956B1 (en) | Photoelectric conversion apparatus and image sensor | |
JPH0666914B2 (en) | Solid-state imaging device | |
JP2866328B2 (en) | Solid-state imaging device | |
WO2021049140A1 (en) | Backside incident-type imaging element | |
JPS60120555A (en) | Solid state image pick-up device | |
JP2917361B2 (en) | Solid-state imaging device | |
JPH10209417A (en) | Solid-state radiation detecting device | |
JPS60120556A (en) | Solid state image pick-up device | |
JP2001127276A (en) | Semiconductor device and solid-state imaging element | |
WO2001048826A1 (en) | Semiconductor energy sensor | |
JPH0421351B2 (en) | ||
JPS6086975A (en) | Solid-state image pickup device | |
JPS63116460A (en) | Solid-state image pickup device | |
JPH02304976A (en) | Solid image-puckup element | |
JP2964488B2 (en) | Solid-state imaging device | |
JPH0480541B2 (en) | ||
JPH0415666B2 (en) | ||
JP3084108B2 (en) | Infrared solid-state image sensor | |
JP3052367B2 (en) | Solid-state imaging device | |
JPH0473348B2 (en) | ||
JPH0521779A (en) | Ccd solid image pick-up device | |
JPS62269355A (en) | Solid-state image sensing element | |
JPS61102771A (en) | Solid state image pickup sensor | |
JPS5952873A (en) | Solid state image pickup device |