JPS60106211A - 複合トランジスタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、例えばＭＯＳ　）ランジスタをアナログ回路
に用いる場合に使用して好適な複合トランジスタ装置に
関する。

背景技術とその問題点 ＭＯＳ　）ランジスタ回路を高速で動作させるためには
、ＭＯＳ　）ランジスタの実効チャンネル長”ｅｆｆは
短かければ短かい程良い。

ところが、Ｌｌｌｆｆを短くすると、チャンネル長変調
の影響を受けやすくなり、いわゆるショートチャンネル
効果によって、増幅器、バッファ回路ではｒインの低下
、電流源ではドレイン電圧に対する定電流性の悪化など
の問題がある。

例えば定電流源においては、次のよう々ショートチャン
ネル効果の影響を受ける・ すなわち第１図に示すような定電流源があった場合に、
トランジスタ町が飽和領域で動作していたとすると電流
電圧式は となる。ここでＢｅｆｆ＝μ。Ｃｏｘ　：μ０：キャリ
アのモヒリテイ、Ｃｏｘ　：単位面積当９・のｆ−）容
量、Ｗ：チャンネル幅、Ｌ：チャンネル長、Ｖｔｈ　：
閾値、λニジヨードチャンネル係数である。

今、トランジスタＭ１のドレイン電圧ＶＤがΔＶ、変化
したとすると、その時の電流の変化量ΔＩ、はとなる。

通常１）λＶ、なので ΔＩｏ幻λＩＤ・ΔＶＤ　”’　（３）従ってＭｌの小
信号出力抵抗ｒｄは となる。とこで第１図の負荷が差動対であると、入力信
号によって、差動トランジスタの出力電圧の直流レベル
が変調を受け、出力信号が歪む結果となる。

また第２図に示すような抵抗負荷の反転増幅器の場合に
は次のようになる。

丁なわち各枝路の電流の関係より １βｅｆｆ　”　（ＶＩＮ　Ｖｔｈ）２＝　Ｉｏとすル
トＬ Ｉｏ（１＋λｖｏｕｔ）　Ｕ　（ＶＤＤ−ｖ。ｔｘｔ）
である。

従って交流増幅率は ・・・（６） となる。ここでｇｍｏ　＝＝β。（ｆ’ＣＶｘＮＶｔｈ
）である。

この（６）式より入力電圧によってダインが変調を受け
ることがわかる。

このように、ＭＯＳトランジスタを高速で駆動する場合
には、ショートチャンネル効果によって信号の歪みやダ
インの変調等の問題が発生する。

発明の目的 本発明はこのような点にかんがみ、ＭＯＳ　）ランジス
タのショートチャンネル効果を補償するものである。

発明の概要 本発明は、闇値の異なる複数のトランジスタ部を有し、
上記閾値の大きいトランジスタ部のドレインと、上記閾
値の小さいトランジスタ部のソースとが互いに接続され
、上記トランジスタ部のダートが共通に接続されたこと
を特徴とする複合トランジスタ装置であって、これによ
ればＭＯＳ　）ランジスタのショートチャンネル効果が
補償される。

実施例 第３図において、エンハンスメント型のＭＯＳ）ランジ
スタ（ロ）とディプレッション型のＭＯＳ　）ランジス
タＱ１）とが直列に接続され、ダートが共通に接続され
て複合トランジスタ装置とされる。さらにディプレッシ
ョン型のトランジスタ（ハ）からエンノ１ンスメント型
のトランジスタａυの方向に電流が流される。

この複合トランジスタ装置が、エンノ１ンスメント型あ
るいはディプレッション型のＭＯＳ　）ランジスタの、
ショートチャンネル効果の問題とガる素子に置換される
。

これによってゲインの低下、リニアリティ、電流レシオ
のばらつき等チャンネル長変調に起因する悪影響をすべ
て除去できる。

すなわちトラｙ　シスＩＩ　（１１）　、　ｅｌｅ　（
７）　（Ｗ／’Ｉ−）　、を、Ｃｗ′Ｘ、）１゜（ｗ／
ｌ’ｌ、）２．とすると、 の関係がある。従って入力電圧がΔＶ□Ｎ変化したこと
で電流ΔＩＤ、ｆ−ト、ソース間電圧がΔｖ、８４．。

Δｖ０２．変化したとすると の関係がある。

一方トランジスタＱｌ）のドレイン−ソース間電圧の変
動分ΔＶＧｇ１１は である。

ことでショートチャンネル効果を無くすためには１ｊｖ
ｏ８，１＝０であればよい。すなわち＜−）＝（”−） ＬＨＬ２１　・・・（７） なる関係にあれば出力インピーダンスはωとなシ、ｒａ
＋によるリニアリティＯ劣化、ダイン低下は防止される
。

なお、トランジスタαυは飽和領域で動作しなければな
らないので第３図において ＶＡ　ｖｔｈｚ　＜　Ｖｃ　−（８） でなければならない。一方 ｖム＋　ｖＣ＝　ＶＧｆ１２１ であ漫（ｓ）　、　（９）式より の範囲でＩＤを選ぶ必要がある。ここでＶｔｈｌ　’エ
ンハンスメン）Ｗの閾値、ｖｔｈＤ：デイゾレツション
型の閾値である。

こうして、この装置によればショートチャンネル効果を
補償することができる。これによって信号の歪みやゲイ
ンの変調等の悪影響を除くことができる。

さらに第４図は素子を３段にした場合である。

この図において各トランジスタのｖｔｈをｖＤＤ側がら
Ｖｔｈｌ　１　ｖｔｈ２１　ｖｔｈ５とし、Ｗ／Ｌ　全
同一　トスルと 々る榮件であれば、ショートチャンネル効果のない構成
要素と々る。

また第５図はウェルを用いることのできるグロセスを採
用する場合である。■１．■２はウェルの電位である。

ここで の条件は基板バイアスがかかつていることからとなシ、
このα２式の範囲であればＦｇ［望の動作を行なうこと
ができる。

さらに第６図に装置の構造を示す。まずＡは基本的な構
造であってＰ型のサブストレートの中にＮ領域が３ケ所
設けられ、これらのＮ領域の間の例えば左側がエンハン
スメント型（ト）、右側がディプレッション型争）とさ
れる。さらにＮ領域の間の部分の表面はそれぞれデート
電極が設けられ、これら°が互いに接続され、この接続
点から端子Ｇ／が導出される。また左側のＮ領域から端
子Ｓ′が導出され、右側のＮ領域から端子Ｄ′が導出さ
れる。なお中央のＮ領域は左側エンハンスメント型素子
のドレイン、右側ディプレッション型素子のソースに相
当するが、これらは内部で接続されていれば良いので電
極及び端子は不要である。

さらにｆ−）電極は互いに接続されるので、Ｂに示すよ
うに左右のＮ領域の間の全面に設けてもよい。またＣＫ
示すようにピンチオフ点ｐｏを境目にして片側をエンハ
ンスメント型、反対側をディプレッション型にできるの
であれば、中央のＮ領域は無くてもよい。

なお、第７図、第８図はｖＤ対■。特性をシュミレーシ
ョンで得た図であって、従来第７図に示すようにショー
トチャンネル効果による歪が発生していたのに対し、上
述の装置によれば第８図に示すように歪が全く無くなる
。

応用例 第９図は差動アンプに応用した例を示す。

図においてトランジスタαや、（ハ）及び（６）、＠の
”ｍを同一にする。すなわち （＝）夕＜−）、　（ｉ）〜（り Ｌ１１　Ｌ２１　Ｌ１２　Ｌ２２ とすると、■、■′の電位は信号によらず一定になるの
で、トランジスタ（１１）、（ロ）によるショートチャ
ンネル効果によるｒｄは■七な多このアンプのゲインは
、はぼ となる。

第１０図はカレントミラーに応用した例を示す。

図において、■１．ｖ２．ｖ３が異なる電位であっても
Ｉ。１．Ｉｏ２．■。うけトランジスタａυ、（２）、
Ｑ罎のＷ／Ｌのみによって決定される。すなわちドレイ
ンの電位の影響を受けない、ここで各電流は第１１図は
ソースホロアに応用した例を示す。

図において の条件でトランジスタａηのソース−ドレイン電圧をで
きるだけ小さくなるように選べば、ドレイン空乏層で発
生するショット・ノイズを小さくすることができる。こ
のソースホロアのゲインはである。

発明の効果 本発明によれば、ＭＯＳトランジスタのショートチャン
ネルに効果が補償できるようになった。

【図面の簡単な説明】

第１図、第２図は従来の装置の説明のための図、第３図
は本発明の一例の構成図、第４図、第５図は他の例の構
成図、第６図は装置の構造を示す図、第７図、第８図は
その説明のための図、第９図〜第１１図は応用例の構成
図である。 αηハエンハンスメント型のＭＯＳ　）ランジスタ、Ｈ
はディプレッション屋のＭＯＳ　）ランジスタである。 第１図　第２図 第６図

Claims (1)

【特許請求の範囲】
1. 閾値の異なる複数のトランジスタ部を有し、上記閾値の
   大きいトランジスタ部のドレインと、上記閾値の小さい
   トランジスタ部のソースとが互いに接続され、上記トラ
   ンジスタ部のｆ−）が共通に接続されたことを特徴とす
   る複合トランジスタ装置。