JPS60105079A - Function generator for multi-dimensional input - Google Patents

Function generator for multi-dimensional input

Info

Publication number
JPS60105079A
JPS60105079A JP20994383A JP20994383A JPS60105079A JP S60105079 A JPS60105079 A JP S60105079A JP 20994383 A JP20994383 A JP 20994383A JP 20994383 A JP20994383 A JP 20994383A JP S60105079 A JPS60105079 A JP S60105079A
Authority
JP
Japan
Prior art keywords
input
address
signal
memory
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20994383A
Other languages
Japanese (ja)
Inventor
Makoto Morikawa
森川 眞
Shinji Aoto
青戸 伸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Densan Ltd
Original Assignee
Ebara Densan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Densan Ltd filed Critical Ebara Densan Ltd
Priority to JP20994383A priority Critical patent/JPS60105079A/en
Publication of JPS60105079A publication Critical patent/JPS60105079A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/26Arbitrary function generators

Abstract

PURPOSE:To attain the output of the multi-type function by supplying plural analog signals to convert them into digital signals, and to designate an address and converting and outputing a data inputted to the address into analog signals. CONSTITUTION:Two analog inputs are supplied from input devices 1 and 2 and then converted into digital signals by A/D converters 5 and 6 and via amplifiers 3 and 4. These digital signals X and Y undergo the arithmetic through an operator 7, and the output of this arithmetic is used as an address designating signal of a memory 8. A signal Z of data is previously supplied to the address of the memory 8. Then the signal Z is read out of the memory 8 and sent to a D/A converter 10 via a buffer register 9 to be converted into an analog signal. This analog signal is amplified by an amplifier 11 and delivered from an output device 12. For the value of Z, the value operated from input signals X and Y is previously stored to the memory 8.

Description

【発明の詳細な説明】 本発明は、多次元入力の関数発生装置に関する。[Detailed description of the invention] The present invention relates to a multidimensional input function generator.

従来、入力値から演算される出力値を出力する関数発生
装置として、1点入力に対しての出力値をめるものがあ
った。また、複数の入力に対してはコンピュータを使用
して計算するか、あるいは複雑な電気回路を組込むこと
によりアナログ計算を行うよう構成することは可能であ
った。しかし複雑な関数で表現される場合や関数式とし
て表現できないものについては装置を製作することはで
きなかった。
2. Description of the Related Art Conventionally, as a function generator that outputs an output value calculated from an input value, there has been one that calculates an output value for a single point input. In addition, it was possible to perform analog calculations for multiple inputs by using a computer or by incorporating complex electrical circuits. However, it has not been possible to manufacture devices for cases that are expressed by complex functions or that cannot be expressed as functional expressions.

本発明は、従来の上記欠点を解消し、2以上の入力値か
ら演算又は選択される出力値を得ることができ、複雑な
関数や、関数で表現できない値をも出力することのでき
る多次元入力の関数発生装置を提供することを目的とす
る。
The present invention solves the above-mentioned drawbacks of the conventional technology, and is capable of obtaining output values calculated or selected from two or more input values, and is capable of outputting complex functions and values that cannot be expressed by functions. The purpose is to provide an input function generator.

本発明は、2以上の入力値により演算又は選択される出
力値を得る多次元入力の関数発生装置において、2以上
のアナログ信号を入力し、該アナログ信号をデジタル信
号にそれぞれ変換し、得られた2以上のデジタル信号に
よりアドレスを指定し、指定されたアドレスにあらかじ
め入力されているデータを取り出し、該データをアナロ
グ信号に変換して出力することを特徴とする多次元入力
の関数発生装置である。
The present invention is a multidimensional input function generator that obtains an output value that is calculated or selected based on two or more input values. A multidimensional input function generator characterized in that an address is specified by two or more digital signals, extracts data previously input to the specified address, converts the data into an analog signal, and outputs the data. be.

次に図面により本発明の一実施例を説明する。Next, one embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例のブロック図であり、1,2
は入力器、3,4は増幅器、5,6はA/D変換器、7
は演算器、8はメモリ、9はバッファレジスタ、10は
D/A変換器、11は増幅器、12は出力器である。
FIG. 1 is a block diagram of one embodiment of the present invention.
is an input device, 3 and 4 are amplifiers, 5 and 6 are A/D converters, and 7
1 is an arithmetic unit, 8 is a memory, 9 is a buffer register, 10 is a D/A converter, 11 is an amplifier, and 12 is an output device.

而して2つのアナログ入力は入力器1および入力器2か
ら入力され、増幅器6,4によりそれぞれ増幅され、A
/D変換器5,6によりそれぞれデジタル信号に変換さ
れる。変換されたデジタル信号X、Yを演算器7で演算
し、演算器7からの信号をメモリ8のアドレス指定信号
としてメモリ8のアドレスを指定し、そのアドレスにあ
らかじめ人力されているデータの信号2を出力する。該
信号Zはバッファレジスタ9全通ってD/A変換器1゜
に送られ、アナログ信号に変換し、増幅器11で増幅さ
れ出力器12から出力される。
Two analog inputs are input from input device 1 and input device 2, and are amplified by amplifiers 6 and 4, respectively.
/D converters 5 and 6 convert them into digital signals, respectively. The converted digital signals X and Y are calculated by the calculator 7, and the signal from the calculator 7 is used as an address designation signal for the memory 8 to designate the address of the memory 8, and the data signal 2 that has been manually entered in advance at that address is Output. The signal Z passes through the entire buffer register 9 and is sent to the D/A converter 1°, where it is converted into an analog signal, amplified by the amplifier 11, and outputted from the output device 12.

例えば2つの入力の和を出力する場合には前記デジタル
信号X、Yに対し、z=x+yと々るような2の値を信
号X、Yで指定されるアドレスにあらかじめ入力してお
けばよい。
For example, when outputting the sum of two inputs, for the digital signals X and Y, a value of 2 such that z=x+y should be input in advance to the address specified by the signals X and Y. .

第1表に示すようにデジタル信号X O) 値k X1
〜XNのアドレス値とし、壕だデジタル信号Yの値をY
1〜YHのアドレス値として、これらの交点であるZX
Yの値をそのアドレスから取り出す。
As shown in Table 1, the digital signal X O) value k
~XN address value, and the digital signal Y value is Y
As the address value of 1 to YH, ZX which is the intersection of these
Get the value of Y from that address.

第 1 人 このZXYの値は、iCメモリ等に入力信号X、Yによ
り演算される値をあらかじめ記憶させておく。
1st Person This value of ZXY is calculated by storing input signals X and Y in an iC memory or the like in advance.

例えばz=x+yで表わされる関数全出方する場合には
、X=2、Y二4のときZ二6であるから、X2 rY
4により指定されるZ24の値として6を入力しておけ
ばよい。他のアドレスの値も同様にして入力しておく。
For example, when all the functions expressed by z=x+y are expressed, when X=2 and Y24, Z26, so X2 rY
It is sufficient to input 6 as the value of Z24 specified by 4. Enter values for other addresses in the same way.

また、Z−X2+Y2で表わされる関数を出力する場合
、X=3、Y−5の入力K 対し テZ=32+52=
34であるからX3とY5の交点Z3sに34の値を記
憶しておけばよい。例えばX−O〜10、Y=0〜10
の範囲の入力となる場合には、この範囲で変化するXY
の値に対する2の値を全てメモリに記憶しておけば、z
−X2+Y2で表現される出力を得ることができる。
Also, when outputting a function expressed as Z-X2+Y2, for input K of X=3 and Y-5, TeZ=32+52=
34, it is sufficient to store the value 34 at the intersection Z3s of X3 and Y5. For example, X-O~10, Y=0~10
If the input is in the range of
If all values of 2 for the value of are stored in memory, then z
An output expressed as -X2+Y2 can be obtained.

また、第2図に示すような不定期な曲線で表現される値
は関数の式としては表現し難いが、それぞれのXYの交
点の値Zxyをメモリに記憶しておくことによ多出力を
取り出すことができる。
In addition, although values expressed by irregular curves as shown in Figure 2 are difficult to express as a function equation, multiple outputs can be obtained by storing the value Zxy of each XY intersection point in memory. It can be taken out.

第3図は、本発明の回路の一例である。1,2は入力器
、5,6はA/D変換器、7a 、 7b、 7cは演
算器、8はメモリ、9はバッファレジスタ、10はD/
A変換器、11a、 11bは増幅器、12は出力器テ
4フる。
FIG. 3 is an example of a circuit according to the present invention. 1 and 2 are input devices, 5 and 6 are A/D converters, 7a, 7b, and 7c are arithmetic units, 8 is a memory, 9 is a buffer register, and 10 is a D/D converter.
A converters, 11a and 11b are amplifiers, and 12 is an output device.

而して入力器1.2からそれぞれ入力されたアナログ信
号はそれぞれ増幅されてA/D変換器5゜6に送られる
。13 、14はクロックパルス入力器であり、クロッ
クパルスがイ/バータ15.16’e経てA/D変換器
に入力される。A/D変換器5,6がら出力されるデジ
タル信号Da”Dyおヨ0: Ds〜D+s/d、ソれ
ぞれ演算器7a 、 7bに送られ、アドレス値MAo
〜Assが出力され、信号Ao−A+2がアドレス信号
としてメモリ8に入力し、信号A13〜A15はチップ
セレクト入力端子8aからメモリ8に入力する。
The analog signals inputted from the input devices 1.2 are each amplified and sent to the A/D converters 5.6. 13 and 14 are clock pulse input devices, and clock pulses are input to the A/D converter via inverters 15 and 16'e. The digital signals Da"Dy and 0: Ds~D+s/d output from the A/D converters 5 and 6 are sent to the arithmetic units 7a and 7b, respectively, and the address value MAo is
~Ass is output, the signal Ao-A+2 is input to the memory 8 as an address signal, and the signals A13 to A15 are input to the memory 8 from the chip select input terminal 8a.

メモリ8のアドレスからの出力信号Do−D?Fiハン
ファレジスタ9全通ってD/A変換器1oに入力され、
D/A変換器10によりアナログ信号に変換され、増幅
器11a 、 11bにより増幅され、出力器12がら
出力される。
Output signal Do-D from address of memory 8? The entire Fi Hanwha register 9 is inputted to the D/A converter 1o,
The signal is converted into an analog signal by the D/A converter 10, amplified by amplifiers 11a and 11b, and outputted from the output device 12.

入力するアナログ信号は4〜20mA、1〜5vの直流
等を使用する。
The analog signal to be input is 4 to 20 mA, 1 to 5 V DC, etc.

以上の実施例においては入力器を2個としたが、3個以
ヒ設けるものとしても同様に構成すればよい。
In the above embodiment, there are two input devices, but three or more input devices may be provided in the same manner.

壕だメモリ8に記憶させておくデータは関数の種類に応
じて変更すればよい。
The data stored in the memory 8 may be changed depending on the type of function.

本発明によシ複数のアナログ信号を入力することにより
請求められる関数の値を電気的なアナログ信号として出
力することができる。
According to the present invention, the value of the requested function can be output as an electrical analog signal by inputting a plurality of analog signals.

また、抜雑な関数で表現されるものや関数式として成り
立たない値の出力も可能であり、同一の構成のまま入力
データを変えることにより多種関数出力を可能とするも
のであり、笑用土大なる効果を奏する。
In addition, it is possible to output values that are expressed by crude functions or values that do not hold true as a functional formula, and it is possible to output various functions by changing the input data while keeping the same configuration. It has a certain effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロック図、第2図は出力
値の指定方法の説明図、第3図は本発明の一実施例の回
路図である。 1.2・・・入力器、6.4・・・増幅器、5,6・・
・A/D変換器、7・・・演算器、8・・メモリ、9・
、バ。 ファレジスタ、10・・・D/A変換器、11・・増幅
器、12・・出力器。 特許出願人 株式会社荏原電産 代理人弁理士 高 木 正 行 同 弁理士 千 出 捻 回 弁理士 丸 山 隆 夫
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is an explanatory diagram of a method of specifying an output value, and FIG. 3 is a circuit diagram of an embodiment of the present invention. 1.2...Input device, 6.4...Amplifier, 5,6...
・A/D converter, 7... Arithmetic unit, 8... Memory, 9...
, Ba. Far register, 10...D/A converter, 11...amplifier, 12...output device. Patent Applicant: Ebara Electric Co., Ltd. Representative Patent Attorney: Masashi Takagi Patent Attorney: Nejiro Chide Patent Attorney: Takao Maruyama

Claims (1)

【特許請求の範囲】[Claims] 1.2以上の入力値により演算又は選択される出力値を
得る多次元入力の関数発生装置において、2以上のアナ
ログ信号を入力し、該アナログ信号をデジタル信号にそ
れぞれ変換し1、得られた2以上のデジタル信号により
アドレスを指定し、指定されたアドレスにあらかじめ入
力されているデータを取り出し、該データをアナログ信
号に変換して出力することを特徴とする多次元入力の関
数発生装置。
1. In a multidimensional input function generator that obtains an output value that is calculated or selected based on two or more input values, two or more analog signals are input, and each of the analog signals is converted into a digital signal.1. A multidimensional input function generating device characterized in that an address is specified by two or more digital signals, data that has been input in advance to the specified address is extracted, the data is converted to an analog signal, and the data is output.
JP20994383A 1983-11-10 1983-11-10 Function generator for multi-dimensional input Pending JPS60105079A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20994383A JPS60105079A (en) 1983-11-10 1983-11-10 Function generator for multi-dimensional input

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20994383A JPS60105079A (en) 1983-11-10 1983-11-10 Function generator for multi-dimensional input

Publications (1)

Publication Number Publication Date
JPS60105079A true JPS60105079A (en) 1985-06-10

Family

ID=16581227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20994383A Pending JPS60105079A (en) 1983-11-10 1983-11-10 Function generator for multi-dimensional input

Country Status (1)

Country Link
JP (1) JPS60105079A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03274591A (en) * 1990-03-26 1991-12-05 Yamaha Corp Nonlinear table generating device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03274591A (en) * 1990-03-26 1991-12-05 Yamaha Corp Nonlinear table generating device
JP2643527B2 (en) * 1990-03-26 1997-08-20 ヤマハ株式会社 Music synthesizer

Similar Documents

Publication Publication Date Title
JPS60105079A (en) Function generator for multi-dimensional input
JPS57203127A (en) Selecting device of graphic data
JP2673393B2 (en) Waveform analyzer
JPH1028239A (en) Image reduction circuit
JPS581357A (en) Data transmitting system
JPH01307820A (en) Display device
JPH09312549A (en) Rate conversion circuit
JPS63307517A (en) Signal characteristic converting device
JPH0293727A (en) Signal converter
SU547792A1 (en) Device for calculating multiple integrals
JP2581995B2 (en) Analog signal automatic level adjustment circuit
JPH06175972A (en) Bus system
JPS6094692U (en) electronic musical instrument control device
JPH0562352B2 (en)
JPS5894021A (en) Generating system of analog waveform for simulation
JPH077250B2 (en) Screen display
JPS61175676A (en) Image display circuit
JPS61123878A (en) Bit map display unit
JPH10232859A (en) Signal processor and information processor
JPS6151739B2 (en)
JPS62105063A (en) Pattern generator
JPH02116897A (en) Electronic musical instrument
JPH042193U (en)
JPH0782338B2 (en) Electronic musical instrument
JPS587200A (en) Voice synthesizer