JPS60104269A - Printed circuit board inspecting device - Google Patents

Printed circuit board inspecting device

Info

Publication number
JPS60104269A
JPS60104269A JP58211491A JP21149183A JPS60104269A JP S60104269 A JPS60104269 A JP S60104269A JP 58211491 A JP58211491 A JP 58211491A JP 21149183 A JP21149183 A JP 21149183A JP S60104269 A JPS60104269 A JP S60104269A
Authority
JP
Japan
Prior art keywords
circuit
resistance
resistance value
constant voltage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58211491A
Other languages
Japanese (ja)
Inventor
Noriyoshi Abe
阿部 法義
Akira Furuki
古木 昭
Toru Uchida
徹 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Araco Co Ltd
Kyoei Sangyo KK
Original Assignee
Araco Co Ltd
Kyoei Sangyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Araco Co Ltd, Kyoei Sangyo KK filed Critical Araco Co Ltd
Priority to JP58211491A priority Critical patent/JPS60104269A/en
Publication of JPS60104269A publication Critical patent/JPS60104269A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

PURPOSE:To decide exactly quality, disconnection, short-circuit and degraded insulation of a printed circuit board by comparing a resistance value read in a storing circuit with a resistance value of a circuit pattern. CONSTITUTION:Relay scan parts 211-2216 are controlled through a CPU25 and the circuit pattern of a printed circuit board is scanned successively. Subsequently, in accordance with the pattern, a mode is selected, and in a high resistance measuring mode, the voltage from a high constant-voltage source is applied to the pattern through a voltage generating and measuring part 20, its resistance value is measured, and in a low resistance meanuring mode, a current from a constant-current source of the measuring part 20 is supplied and a low resistance measurement is executed. The result of measurement of them is compared with the corresponding value of a non-defective unit stored in an RAM18 or a magnetic tape device, and the quality decision is executed through a CPU25. The decision of quality, disconnection, short-circuit and degraded insulation of the printed circuit board can be executed exactly by the decision based on a resistance value without reference to a conducting or non-conducting state of this pattern.

Description

【発明の詳細な説明】 (a) 発明の属する技術分野 本発明は、プリント配線板検査装置に関し、詳しくは、
プリント配線板上の任意のターミナル領域2点間の接続
関係を順次検査していく検査装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (a) Technical field to which the invention pertains The present invention relates to a printed wiring board inspection device.
This invention relates to an inspection device that sequentially inspects the connection relationship between two arbitrary terminal areas on a printed wiring board.

(b) 従来の技術 プリント配線板検査機は、周知の如く、個々のプリント
配線板毎にそのプリント配線板上の任意のターミナル領
域2点間相互の電気的接続関係、つまり、導通状態にあ
るか絶縁状態にあるかを検査し、正常な電気的接続関係
にないものを識別する機能を有するものである。
(b) Conventional technology Printed wiring board inspection machines, as is well known, conduct electrical connection between two arbitrary terminal areas on each printed wiring board, that is, a conductive state. It has the function of inspecting whether the electrical connections are in an insulated state and identifying those that are not in a normal electrical connection.

この検査方法としては、従来、伺等が別の方法により検
査されて良品であると確認されたプリント配線板の電気
的接続関係についての検査データを標準とし、この良品
のプリント配線板の回路パターンを読込んで標準検査デ
ータとしてメモリに記憶させておき、被検査プリント配
線板の検査データを前記標準検査テ゛−夕と比較検査す
る方法が提案され、実用化されている。
Conventionally, this inspection method has been based on inspection data regarding the electrical connections of a printed wiring board that has been inspected by another method and confirmed to be good, and the circuit pattern of this good printed wiring board is used as the standard. A method has been proposed and put into practical use in which the test data of a printed wiring board to be inspected is compared with the standard test data by reading the test data and storing it in a memory as standard test data.

しかるに、上記従来の方法では良品のプリント配線板か
ら回路パターンデータを読込む場合、導通、非導通の1
7きい値は固定されているもの、あるいは段階的に可変
できるものがあるが、メモリに記憶される場合には単に
1”、”0” のデータとして記憶されるから、任意の
ターミナル領域2点間が導通しているの°か非導通かの
状態しか判らず、ターミナル領域2点間の絶縁抵抗がど
のくらいなのかちるいは抵抗値がどの程度の範囲内にあ
るのか判らないという欠点があった。
However, in the conventional method described above, when reading circuit pattern data from a good printed wiring board, one of the conductive and non-conductive
7Threshold values are either fixed or can be changed in stages, but when stored in memory, they are simply stored as 1" and 0" data, so any two points in the terminal area can be set. There was a drawback that it was only possible to determine whether there was conduction or non-conduction between the terminals, and it was not possible to determine the insulation resistance between two points in the terminal area or the range of the resistance value. .

(C) 発明の目的 本発明は従来の上記事情に鑑みてなされたもので!りり
、従って本発明の目的は、プリント配線板のデータを読
込む場合に単なる回路パターンの導通、非2s通ではな
く、抵抗値そのものを読込んで記憶し且つ抵抗値で比較
することによって、上記欠点を解消し、プリント配線板
の良品、断線、短鮎、絶縁不良の判定を的確に実行でき
る新規な検査装置を提供することにある。
(C) Purpose of the Invention The present invention has been made in view of the above-mentioned conventional circumstances! Therefore, an object of the present invention is to solve the above-mentioned drawbacks by reading and storing the resistance value itself, and comparing the resistance values, rather than just the conduction or non-conduction of the circuit pattern when reading data from a printed wiring board. It is an object of the present invention to provide a new inspection device that can accurately determine whether a printed wiring board is good, disconnected, short-circuited, or has poor insulation.

(d) 発明の構成 上記目的を達成する為に、本発明に係るブリ゛ント配線
板検査装置は、高定電圧を発生する高定電圧発生回路と
、定電流を発生する定電流発生回路と、前記高定電圧発
生回路から出方される高定電圧又は前記定電流発生回路
から出力される定電流のいずれかを選択してリレースキ
ャン部に切替え接続する測定モード切替回路と、前記リ
レースキャン部及び測定モード切替回路を介して得られ
る被測定抵抗値データをディジタル信号に変換するA/
Dコンバータ回路と、前記高定電圧発生回路を使用する
高抵抗測定モード時に出方されるすべての定電圧値に対
応する被測定抵抗値テ゛−夕のレベルを一定にして前記
A/1)コンバータ回路に入力させる電圧検出回路と、
前記〜巾コンバータ回路から出力される前記M測定抵抗
値デ′−夕とマスクデータとを抵抗値比較、検査する中
央処理装置と、該中央処理装置からのデータをデコード
し各回路を制御する制御回路とを具備して構成される。
(d) Structure of the Invention In order to achieve the above object, the printed wiring board inspection device according to the present invention includes a high constant voltage generation circuit that generates a high constant voltage, and a constant current generation circuit that generates a constant current. , a measurement mode switching circuit that selects either the high constant voltage outputted from the high constant voltage generation circuit or the constant current outputted from the constant current generation circuit and switches and connects the selected one to the relay scan unit; and the relay scan unit. A
The A/1) converter maintains a constant level of the resistance value to be measured corresponding to all the constant voltage values output during the high resistance measurement mode using the D converter circuit and the high constant voltage generating circuit. A voltage detection circuit that is input to the circuit,
a central processing unit that compares and inspects the M measured resistance value data output from the width converter circuit and mask data; and a control unit that decodes the data from the central processing unit and controls each circuit. and a circuit.

(e) 発明の実施例 次に、本発明を良く理解する為に、本発明をその好まし
い一実施例について図面を参照しながら具体的に説明し
よう。
(e) Embodiments of the Invention Next, in order to better understand the present invention, a preferred embodiment of the present invention will be specifically described with reference to the drawings.

第1図は本発明に係るプリント配線板検査装置の一実施
例を示ず概FI?I楢成図である。図において、参照番
号11はキー及び表示器(KEY&1)ISP)を示し
、該キー及び表示器11は、各モードの設定、マスクデ
ータ(良品のプリント配線板の回路パターンデータ)の
編集等のキー人力とそれらのモニタ表示、検査結果等の
表示機能を有する012はキー及び表示器11を制御す
るキー及び表示制御器(I(hjY&DIsPCUNT
λ13け上記マスクデータ、検査結果等の印字を行うプ
リンタ(PRINTER)、11;jプリンタ13を制
御T ルフIJ ンタfUIJ H器(PRINTER
C(JNT )、15はマスクデータを記1急するカセ
ット磁気テープ(CMT’) 、161d カセ7 )
 ?in気テープ15をfliu御するカセツ) 6B
気テープ制御器(CMT CUNT) をそれぞれ示す
。17t;tプログラム及び変換定数等を格納するRO
M (リードオンリメモリ)、18は上記マスタデータ
等を記憶するRAM(ランダムアクセスメモリ)、19
はランプ及びスイッチをそれぞれ示す。
FIG. 1 does not show an embodiment of the printed wiring board inspection apparatus according to the present invention. This is a diagram of I. In the figure, reference number 11 indicates a key and display (KEY&1) ISP), and the key and display 11 are keys for setting each mode, editing mask data (circuit pattern data of a non-defective printed wiring board), etc. The key and display controller (I(hjY&DIsPCUNT
λ13 is a printer (PRINTER) that prints the above mask data, inspection results, etc.;
C (JNT), 15 is a cassette magnetic tape (CMT') for recording mask data, 161d cassette 7)
? 6B
CUNT controller (CMT CUNT) is shown respectively. 17t; RO for storing programs, conversion constants, etc.
M (read-only memory), 18 is a RAM (random access memory) for storing the above-mentioned master data, etc., 19
indicate a lamp and a switch, respectively.

20は本発明の要部である電圧発生抵抗測定部、211
〜211gハlJレーヌキャン部、22はピンボード部
、23は電装ボックスをそれぞれ示す。
20 is a voltage generation resistance measuring section which is the main part of the present invention; 211
~211g HalJ Reine can section, 22 indicates a pin board section, and 23 indicates an electrical box.

240〜2422はCPUバス、25は上記各郡全体を
制御するCPU (中央処理装置ii)をそれぞれ示す
240 to 2422 are CPU buses, and 25 is a CPU (central processing unit ii) that controls each of the above groups.

第2図は本発明の要部である電圧発生抵抗測定部20の
具体的なブロック構成例を示す図である。
FIG. 2 is a diagram showing a specific example of the block configuration of the voltage generating resistance measuring section 20, which is the main part of the present invention.

図において、電圧発生抵抗測定部20の一実施例は、後
述の各回路202〜206.20eを制御する制御回路
201、高定電圧発生回路202、定電流発生回路20
3、A/1)コンバータ回路204、測定モード切替回
路206及び電圧検出回路206を含み構成され4高定
電圧発生回路202は、主として高抵抗、絶縁抵抗を測
定する場合に使用され、1)C12V−DCI■■、2
50V 、 500 Vを発生し、小型になる様に、例
えば、25KHzの高周波スイッチング方式の定電圧回
路によ!II Ja成されることが望ましい。各出力電
圧は制御回路201により制御される。
In the figure, one embodiment of the voltage generation resistance measuring section 20 includes a control circuit 201 that controls each circuit 202 to 206.20e, which will be described later, a high constant voltage generation circuit 202, and a constant current generation circuit 20.
3. A/1) The high constant voltage generation circuit 202, which is configured to include a converter circuit 204, a measurement mode switching circuit 206, and a voltage detection circuit 206, is mainly used when measuring high resistance and insulation resistance, and 1) C12V. -DCI ■■, 2
Generates 50V or 500V and uses a constant voltage circuit with high frequency switching of 25KHz, for example, to make it compact! II Ja is desirable. Each output voltage is controlled by a control circuit 201.

定電流発生回路203は、主として低抵抗の測定に使用
され、被測定抵抗に1例えば、1.96/、IA〜19
゜6帖の定電流を流ず機能を有している。各出力電流は
制御回路201により制御される。
The constant current generating circuit 203 is mainly used to measure low resistance, and the resistance to be measured is 1, for example, 1.96/, IA~19.
It has the function of not flowing a constant current of 6 liters. Each output current is controlled by a control circuit 201.

〜Φコンバータ回路204は、チャネルCHI 、CH
2に入力されたアナログ信号を例えば8ビツトのディジ
タル信号圧変換する機能を有し、制御回路201により
制御される。
~Φ converter circuit 204 has channels CHI, CH
The control circuit 201 has a function of converting an analog signal inputted into the circuit 201 into, for example, an 8-bit digital signal pressure, and is controlled by a control circuit 201.

測定モード切替回路20墨は、制御回路201にょル制
御されて、被測定抵抗を高定電圧測定モード圧するか又
は低定電流測定モードにするかを切替える機能を有して
いる。
The measurement mode switching circuit 20 is controlled by the control circuit 201 and has a function of switching the resistance to be measured between a high constant voltage measurement mode and a low constant current measurement mode.

電圧検出回路20gは、高定電圧測定モードの場合に使
用されるものであシ、制御回路201によυft1tl
 Hサit、高定なりIJE DCloOV 、 25
0V 、500 V ノいずれの場合圧おいても〜Φコ
ンバータ回路204に入力される電圧を一定にする役目
をする。
The voltage detection circuit 20g is used in the high constant voltage measurement mode.
H site, Takasada Nari IJE DCloOV, 25
It serves to keep the voltage input to the Φ converter circuit 204 constant regardless of whether the voltage is 0 V or 500 V.

リレースキャン部211〜2118は、被測定抵抗の測
定箇所を選択する機能を有する。
The relay scanning units 211 to 2118 have a function of selecting a measurement location of the resistance to be measured.

ピンボード部22はプローブビンを被測定抵抗に電気的
に接触させる機能を有する。
The pinboard section 22 has the function of bringing the probe bin into electrical contact with the resistance to be measured.

次に動作について説明する。良品のプリント配線板につ
いての回路パターンデータ、即ち、マスタデータはカセ
ット磁気テープ装置15又はR,AM 18に格納され
ているものとする。
Next, the operation will be explained. It is assumed that circuit pattern data, ie, master data, regarding a good quality printed wiring board is stored in the cassette magnetic tape device 15 or the R, AM 18.

(イ)、高定電圧、高抵抗測定モード(測定範囲IMΩ
〜100MΩ) CPUバス24・上に送られたデータは制御回路201
にてデコードされ、そのデコード出力によシ高定電圧発
生回路20:がON”されて高定電圧発生回路20茸か
らCPU25よシ指定された高電圧が出力される。制御
回路201からの測定モード切替信号にて測定モード切
替回路208の接点■、■が選択され、高定電圧発生回
路20鵞から高電圧がリレースキャン部21に印加され
る。リレースキャン部21では、ピンボード部22に付
けられた被測定抵抗の測定個所が選択される。被測定抵
抗に高電圧を印加する事によシ流れ出る電流を電圧検出
回路201 Kて被測定抵抗に比例した電圧を発生させ
、その電圧は〜ωコンバータ回路204のチャネルCH
2に入力されて測定抵抗値としてディジタル変換処理さ
れる。A/Dコンバータ回路204から出力された被測
定抵抗値データ(則えば8ビツト)はCI)Uバス24
0に出力され、 CPU25 においてカセット磁気テ
ープ装置)i15又は几AM18に格納されているマス
タデータと比較処理される。本発明における比較処理は
抵抗値そのものの比較であることを特徴としている。
(a), high constant voltage, high resistance measurement mode (measuring range IMΩ
~100MΩ) Data sent onto the CPU bus 24 is sent to the control circuit 201
The decoded output turns on the high constant voltage generation circuit 20, and the high voltage specified by the CPU 25 is output from the high constant voltage generation circuit 20.Measurement from the control circuit 201 Contacts ■ and ■ of the measurement mode switching circuit 208 are selected by the mode switching signal, and high voltage is applied from the high constant voltage generation circuit 20 to the relay scanning section 21. In the relay scanning section 21, the pin board section 22 is The measuring point of the resistor to be measured is selected.By applying a high voltage to the resistor to be measured, the flowing current is passed through the voltage detection circuit 201K to generate a voltage proportional to the resistor to be measured, and the voltage is ~ Channel CH of ω converter circuit 204
2 and undergoes digital conversion processing as a measured resistance value. The measured resistance value data (usually 8 bits) output from the A/D converter circuit 204 is transferred to the CI) U bus 24.
0, and is compared with the master data stored in the cassette magnetic tape device i15 or AM18 in the CPU 25. The comparison process in the present invention is characterized in that it is a comparison of resistance values themselves.

←)、定電流低抵抗測定モード(測定範囲lOΩ〜2゜
5MΩ) CP[Jバス240上に送られたデータは制御回路20
1にてデコードされ、そのデコード出力により定電流発
生回路201 Fi″ON”さ亡られて定電流発生回路
208からCPU25より指定された定電流が出力され
る。制御回路201よりの測定モード切替信号にて測定
モード切替回路205の接点■、■が選択され、定電流
発生回路20sから定電流がリレースキャン部21に印
加される。リレースキャン部21ではピンボード部22
に付けられた被測定抵抗の測定個所が選択される。被測
定抵抗に前記定電流を流すことにより被測定抵抗両端に
発生する電圧はんΦコンバータ回路204のチャネルC
)(1に入力されて測定抵抗値としてディジタル変換処
理される。〜Φコンバータ回路204においてディジタ
ル信号に変換された被測定抵抗値データ(例えば8ビツ
ト)はCPUパス24Gに出力され、前記0)と同様に
比較検査される。
←), constant current low resistance measurement mode (measuring range 10Ω~2°5MΩ) The data sent on the CP[J bus 240 is the control circuit 20
1, the constant current generating circuit 201 is turned off by the decoded output, and the constant current specified by the CPU 25 is output from the constant current generating circuit 208. Contacts (1) and (2) of the measurement mode switching circuit 205 are selected by the measurement mode switching signal from the control circuit 201, and a constant current is applied to the relay scanning section 21 from the constant current generation circuit 20s. In the relay scan section 21, the pin board section 22
The measurement location of the resistor to be measured attached to is selected. Channel C of the Φ converter circuit 204 shows the voltage generated across the resistor to be measured by passing the constant current through the resistor to be measured.
) (1 and is digitally converted as a measured resistance value. ~Measurement resistance value data (for example, 8 bits) converted into a digital signal in the Φ converter circuit 204 is output to the CPU path 24G, and the resistance value data (e.g., 0) Comparative tests are carried out in the same way.

第3図は本発明の動作フローの一例を示すフローチャー
トである。
FIG. 3 is a flowchart showing an example of the operation flow of the present invention.

(f) 発明の効果 本発明は以上の如く構成され、作用するものであシ1本
発明によれば以下の効果が発生する。
(f) Effects of the Invention The present invention is constructed and operates as described above.1 According to the present invention, the following effects occur.

先づ、良品のプリント配線板からの接続情報読込みは、
単に、しきい値を境にした1”HQ PIではなく、抵
抗値そのものが読込まれて記憶され。
First, to read connection information from a good printed wiring board,
The resistance value itself is read and stored, not just the 1" HQ PI bordering on the threshold value.

検査も同様に単に1”、′0”の情報ではなく、被検査
プリント配線板のターミナル領域間の抵抗値そのものが
読込まれて予め記憶されたマスタデータ値と比較して検
査される。従って、良品、断線。
Similarly, in the inspection, instead of simply information of 1'' and '0'', the resistance value itself between the terminal areas of the printed wiring board to be inspected is read and compared with a pre-stored master data value for inspection. Therefore, it is a good product, but the wire is broken.

短絡、絶縁不良の判定、絶縁抵抗の測定が的確に行うこ
とができると共に、検査後に不良と判定した個所の抵抗
値を表示器あるいはプリンタにて直読することができる
It is possible to accurately determine short circuits and insulation defects, and measure insulation resistance, and also to directly read resistance values at locations determined to be defective after inspection on a display or printer.

また、良品のプリント配線板からの抵抗値に対してグラ
ス、マイナスの幅をもたせる事ができ。
In addition, it is possible to provide a negative range for the resistance value from a good printed wiring board.

従って、良品に対する誤差の指定をすることが可能とな
る。
Therefore, it is possible to specify the error for non-defective products.

また、上記抵抗値として読込み、検査等も行なえるが、
同時に全体のしきい値も決めることができる。例えば次
の通シである。
In addition, the above resistance value can be read and inspected, but
At the same time, the overall threshold value can also be determined. For example, the following passage:

断線のしきい値 ioΩ〜1001(017段階短絡の
しきい値 10KQ〜IMΩ 9段階絶縁抵抗のしきい
値 IMΩ〜100MΩ 9段階更にまた。絶縁抵抗検
査の場合に、100V、250■、500■等の如く、
印加電圧を選択することができる。
Threshold value for disconnection: ioΩ~1001 (017 stages Short circuit threshold value: 10KQ~IMΩ 9 stages: Insulation resistance threshold value: IMΩ~100MΩ: 9 stages and further. In the case of insulation resistance inspection, 100V, 250■, 500■, etc.) Like,
The applied voltage can be selected.

【図面の簡単な説明】[Brief explanation of the drawing]

f41図は本発明の一実施例を示すブロック構成図、第
2図は本発明の要部である電圧発生抵抗測定部の具体例
を示すブロック構成図、第3図は本発明の動作フローを
示すフローチャートである。 11・・・キー及び表示器、12・・・キー及び表示制
御器、13・@−プリンタ、14Φ・・プリンタ制御器
、15・・−カセット磁気テープ、1611・・カセッ
ト磁気テープ制御器%17・轡、 ROM 、 18・
・・几AM、 19・・・ランプ及びスイッチ%20・
・・電圧発生抵抗測定部、20I・・・制御回路、20
茸・・・高定電圧発生回路、203・・一定電流発生回
路、204・・・〜勺コンバータ回路、205・O・測
定モード切替回路、208−・・電圧検出回路。 211〜2116・・9リレ一スキヤン部、22・・・
ビンボード部 23 @ II m電装ボックス、 2
4 、246〜241!・・−CPUパス、25・・・
CPU 特許出願人 協栄産業株式会社 代 理 人 弁理士 熊谷雄太部
Figure f41 is a block configuration diagram showing one embodiment of the present invention, Figure 2 is a block configuration diagram showing a specific example of the voltage generation resistance measuring section which is the main part of the present invention, and Figure 3 is a block diagram showing the operation flow of the present invention. FIG. 11...Key and display, 12...Key and display controller, 13.@-Printer, 14Φ...Printer controller, 15...-Cassette magnetic tape, 1611...Cassette magnetic tape controller%17・轡、ROM、18・
・・几AM、19・・・Lamps and switches%20・
...Voltage generation resistance measuring section, 20I...Control circuit, 20
Mushroom: High constant voltage generation circuit, 203: Constant current generation circuit, 204: - Converter circuit, 205: O: Measurement mode switching circuit, 208: Voltage detection circuit. 211-2116...9 replay scan section, 22...
Bin board section 23 @ II m electrical box, 2
4, 246-241! ...-CPU path, 25...
CPU Patent applicant Kyoei Sangyo Co., Ltd. Agent Patent attorney Yutabe Kumagai

Claims (1)

【特許請求の範囲】[Claims] 高定電圧を発生する高定電圧発生回路と、定電流を発生
する定電流発生回路と、前記高定電圧発生回路から出力
される高定電圧又は前記定電流発生回路から出力される
定電流のいずれかを選択してリレースキャン部に切替え
接続する測定モード切替回路と、前記リレースキャン部
及び測定モード切替回路を介して得られる被測定抵抗値
データをディジタル信号に変換するA/Dコンバータ回
路と、前記高定電圧発生回路を使用する高抵抗測定モー
ド時に出力されるすべての定電圧値に対応する被測定抵
抗色データのレベルを一定にして前記A/1)コンバー
タ回路に入力させる′電圧検出回路と、前記N小コンバ
ータ回路から出力される前記被測定抵抗値データとマス
クデータとを抵抗値比較、検査する中央処理装置と、該
中央処理装置からのデータをデコードし各回路を制御す
る制御回路とを具備することを特徴としたプリント配線
板検査装置0
A high constant voltage generation circuit that generates a high constant voltage, a constant current generation circuit that generates a constant current, and a high constant voltage output from the high constant voltage generation circuit or a constant current output from the constant current generation circuit. a measurement mode switching circuit that selects one of them and connects it to the relay scanning section; and an A/D converter circuit that converts the resistance value data to be measured obtained through the relay scanning section and the measurement mode switching circuit into a digital signal. , Voltage detection in which the level of the resistance color data to be measured corresponding to all the constant voltage values outputted during the high resistance measurement mode using the high constant voltage generating circuit is kept constant and input to the converter circuit (A/1). a circuit, a central processing unit that compares and inspects the resistance value data to be measured and mask data output from the N small converter circuit, and a control unit that decodes the data from the central processing unit and controls each circuit. Printed wiring board inspection device 0 characterized by comprising a circuit
JP58211491A 1983-11-10 1983-11-10 Printed circuit board inspecting device Pending JPS60104269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58211491A JPS60104269A (en) 1983-11-10 1983-11-10 Printed circuit board inspecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58211491A JPS60104269A (en) 1983-11-10 1983-11-10 Printed circuit board inspecting device

Publications (1)

Publication Number Publication Date
JPS60104269A true JPS60104269A (en) 1985-06-08

Family

ID=16606827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58211491A Pending JPS60104269A (en) 1983-11-10 1983-11-10 Printed circuit board inspecting device

Country Status (1)

Country Link
JP (1) JPS60104269A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61104387U (en) * 1984-12-14 1986-07-02
JP2008164416A (en) * 2006-12-28 2008-07-17 Nidec-Read Corp Substrate inspection method and device
JP2021058829A (en) * 2019-10-04 2021-04-15 日本製鉄株式会社 Evaluation method for electrophoretic coating property of weld joint, electrophoretic coating property evaluation device for weld joint, and method of manufacturing weld joint

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61104387U (en) * 1984-12-14 1986-07-02
JPH0422307Y2 (en) * 1984-12-14 1992-05-21
JP2008164416A (en) * 2006-12-28 2008-07-17 Nidec-Read Corp Substrate inspection method and device
JP2021058829A (en) * 2019-10-04 2021-04-15 日本製鉄株式会社 Evaluation method for electrophoretic coating property of weld joint, electrophoretic coating property evaluation device for weld joint, and method of manufacturing weld joint

Similar Documents

Publication Publication Date Title
US4053830A (en) Armature winding termination continuity tester and method
US6300771B1 (en) Electrical inspection device for detecting a latent defect
JPS60104269A (en) Printed circuit board inspecting device
US3976939A (en) Conductor identification in multiconductor cables
JP4259692B2 (en) Circuit board inspection equipment
JPS5817377A (en) Continuity testing device for flat cable
JPH10153634A (en) Self-diagnosis device for speaker output
JPS6145785B2 (en)
JPH07174813A (en) Element testing method
JPH09243693A (en) Leakage current measuring method and device of condenser
JP3612841B2 (en) 4-wire resistance measuring method and apparatus
US3577070A (en) Methods of and systems for performing testing of conductors for defective insulation and continuity
JPH03154879A (en) Substrate inspecting device
JP2868354B2 (en) Continuity test equipment
JPS6239708B2 (en)
JPH0334165Y2 (en)
JPS61234375A (en) Method and apparatus of inspecting printed circuit board
JP2658464B2 (en) Wiring inspection device for connection cables
JPH0562701B2 (en)
JPS60143787A (en) Testing method of operational amplifier
JP2013104799A (en) Inspection equipment, inspection method, inspection program, and program recording medium
JPH10339756A (en) Method for inspecting short-circuiting between pins and lsi-testing device using it
JPH0110616Y2 (en)
JPH0541419A (en) Estimation method of test equipment
JPS638432B2 (en)