JPS60103811A - Current mirror - Google Patents

Current mirror

Info

Publication number
JPS60103811A
JPS60103811A JP58210809A JP21080983A JPS60103811A JP S60103811 A JPS60103811 A JP S60103811A JP 58210809 A JP58210809 A JP 58210809A JP 21080983 A JP21080983 A JP 21080983A JP S60103811 A JPS60103811 A JP S60103811A
Authority
JP
Japan
Prior art keywords
circuit
current mirror
transistor
input
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58210809A
Other languages
Japanese (ja)
Inventor
Seiichi Ueda
上田 誠一
Masumi Kasahara
真澄 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58210809A priority Critical patent/JPS60103811A/en
Publication of JPS60103811A publication Critical patent/JPS60103811A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To attain current mirror operation with excellent frequency characteristic by providing a signal transmission circuit comprising a differential amplifier and an emitter follower or the like between the input circuit and the output circuit of a current mirror circuit consisting of an L-PNP transistor (TR). CONSTITUTION:An input signal Vin is fed to a base of a TRQ11 via a terminal No.1. The input current Iin proportional to the input signal Vin flows to the L- PNP TRQ12 and the TRQ11 from a current +Vcc fed to a terminal No.2. A voltage VBEQ12 proportional to the Iin is produced across the Q12 as a load and a voltage +Vcc-VBEQ12 is applied to a non-inverting input terminal (+) of an operational amplifier 1 as a signal transmission circuit of high input impedance. On the other hand, since an output signal of the operational amplifier 1 is fed back negatively by 100% to the inverting input terminal, the operational amplifier 1 acts like a low output impedance voltage follower having the voltage gain 1. The provision of the said operational amplifier 1 prevents an AC impedance of the TRQ12 from giving effect on the base circuit of the TRQ12.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、カレントミラーに関し、特にラテラルPNP
 トランジスタを用いたカレントミラーに関する。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a current mirror, and particularly to a lateral PNP
Related to current mirrors using transistors.

〔背景技術〕[Background technology]

カレントミラーは、各種電子機器に多用されているもの
であり、その回路構成は多種類に及んでいる。第1図、
第2図、第3図の回路は公知のカレントミラーQ2.Q
3を利用したものである。
Current mirrors are widely used in various electronic devices, and there are many types of circuit configurations. Figure 1,
The circuits shown in FIGS. 2 and 3 are based on a known current mirror Q2. Q
3.

ここで本発明の新規な特徴をわかりやすくするために、
こわらの回路の動作および緒特性について説明する。
Here, in order to make the novel features of the present invention easier to understand,
The operation and characteristics of the stiff circuit will be explained.

第1図に示す回路において、1番端子を介して入力信号
Vin が供給されると、トランジスタQllQ2に入
力側電流Iinが流れる。すると、トランジスタQ2に
■BE が生じトランジスタQ3が動作し、トランジス
タQs、負荷RLに出力側電流Iootが流れる。なお
、PNP )ランジスタQ2+Q、は、半導体基体内に
形成さFしたラテラルPNPトランジスタ(以下におい
てL−PNP)ランジスタという)である。
In the circuit shown in FIG. 1, when an input signal Vin is supplied through the No. 1 terminal, an input side current Iin flows through the transistor QllQ2. Then, ■BE occurs in the transistor Q2, the transistor Q3 operates, and the output side current Ioot flows through the transistor Qs and the load RL. Note that the PNP transistor Q2+Q is a lateral PNP transistor (hereinafter referred to as an L-PNP transistor) formed within a semiconductor substrate.

前記カレントミラー回路において、トランジスタQ2.
Q11のエミッタ接地電流利得をhFEQ2 。
In the current mirror circuit, transistor Q2.
The common emitter current gain of Q11 is hFEQ2.

hFF、Q3とすわばカレントミラー比Cを出算すると
となることがわかっfc。
If we calculate the current mirror ratio C using hFF and Q3, we find that it becomes fc.

ここで、低周波領域においてhFEQ2二hFEQ3 
”30とすると 2 となりまた、高周波においてhFゆQ2 ” hFEQ
3 =6とすると C=−=0.75 ・・・・・・・・・・・・・・・・
・・・・・・・・・・・ (31となることがわかる。
Here, in the low frequency region, hFEQ2 and hFEQ3
``30 becomes 2, and at high frequency hFYQ2'' hFEQ
If 3 = 6, then C = - = 0.75 ・・・・・・・・・・・・・・・
・・・・・・・・・・・・ (You can see that it is 31.

更に、前記カレントミラー回路の動作下限′亀諒電圧V
ccmin をめると、 ” 0m’ n” ”CEQI I aa t l +
■BEQ2°−°−゛(Jで決定されることがわかる。
Furthermore, the operation lower limit voltage V of the current mirror circuit is
When you set ccmin, "0m'n""CEQI I aa t l +
■BEQ2°−°−゛(It can be seen that it is determined by J.

そして、前記カレントミラー回路の周波数特性は、カッ
トオフ周波数が8MH2程度であることが本発明者の実
験により明らかとされた。(第1図(B)参照) 第2図に示す回路については、入力信号Vinが供給さ
れることにより、L−PNPトランジスタQ2.Q3の
ベース電、流がL−PNP)ランジスタQ、[流れる。
The inventor's experiments revealed that the frequency characteristic of the current mirror circuit has a cutoff frequency of about 8 MH2. (See FIG. 1(B)) Regarding the circuit shown in FIG. 2, when the input signal Vin is supplied, the L-PNP transistor Q2. The base current of Q3, current is L-PNP) transistor Q, [flows.

そして、L−PNP)ランジスタQ、のベースおよびト
ランジスタQ2のコレクタからトランジスタQ、にコレ
クタ電流が供給される。従って、入力電流Iinが流る
ことにより、出力電流Iootが流ハる。
A collector current is supplied to the transistor Q from the base of the L-PNP transistor Q and the collector of the transistor Q2. Therefore, as the input current Iin flows, the output current Ioot flows.

このカレントミラー回路におけるカレントミラー比Cを
計算すると、 hFEQ3 よりBより FEQ3 C=□ ・・・・・・・・・(5) hFKQ2 +□ hFEQ4+1 となることがわかる。
When calculating the current mirror ratio C in this current mirror circuit, it can be seen that from hFEQ3, from B, FEQ3 C=□ (5) hFKQ2 +□ hFEQ4+1.

低周波hFF、Q□、Q3.Q4=30のとき、カレン
トミラー比Cは0.9978となり、高周波hF□2.
 Q3゜、4=6のときCは0.9545となることが
わかる。
Low frequency hFF, Q□, Q3. When Q4=30, the current mirror ratio C is 0.9978, and the high frequency hF□2.
It can be seen that when Q3°, 4=6, C becomes 0.9545.

また、動作下限電圧Vccminは、 vo””” ”” ■+−EQI l5atl +vB
EQ4 +VBEQ2=VCEQ1f88tl +2V
BE・・・・−(61(”” BEQ4 ” vBEQ
2 ”” vBgとする)で決定されることがわかる。
In addition, the operating lower limit voltage Vccmin is vo””” ”” ■+-EQI l5atl +vB
EQ4 +VBEQ2=VCEQ1f88tl +2V
BE...-(61(""BEQ4"vBEQ
2 "" vBg).

更に、周波数特性についてみると、トランジスタQ、の
コレクタ負荷は2個のL−PNP)ランジスタQ2.Q
4 となり、これらがL−PNPトランジスタであるた
め高周波領域で位相遅tが大となり、第2図(n)[示
す如く、9MH2附近で周波数特性にピーキングが表わ
わることが本発明者の実験により明らかとされた。従っ
て、入力信号Vinが9MH2の周波数になると、前記
位相遅わの大きなL−PNP)ランジスタで構Dkされ
る帰還ループにより、第2図(Blに示すようなピーク
があられれ、このために発振現象が表われやすくなるこ
とも判明した。
Furthermore, looking at the frequency characteristics, the collector load of transistor Q is two L-PNP) transistors Q2. Q
4, and since these are L-PNP transistors, the phase delay t becomes large in the high frequency region, and as shown in Fig. 2(n), the inventor's experiments show that a peaking appears in the frequency characteristics near 9MH2. It was made clear by Therefore, when the input signal Vin reaches a frequency of 9MH2, a peak as shown in FIG. It was also found that the phenomenon was more likely to occur.

また、第3図に示す回路中のトランジスタQ21Qs、
Qs の部分はウィルソン形カレントミラー回路として
周知のものである。カレントミラー比Cを計算すると テ決定されることがわかる。低周波においてhFEQ2
. Q3. Q5 ””0とすると、カレントミラー比
Cは0.9979であり、高周波においてhゆPNP=
6とするとカレントミラー比(Jjo、96となること
がわかる。また、動作下限゛電源重圧Vccminは前
記(6)式と同様Kしてめられ、 Vccmin =: VCEQI fsat ) + 
2 VBEとなる・更に、周波数特性についてみると、
トランジスタQ、のコレクタ負荷がL−PNPトランジ
スタQ2 、Qs 、Qe と3個のL−PNP)ラン
ジスタになる。この場合は、3個のL−PNP)ランジ
スタの位相遅iKより、カットオフ周波数25MH2附
近で第311MI(Blに示す如きピーキング特性が表
われることが本発明者の実1*により明らかにされな。
In addition, the transistor Q21Qs in the circuit shown in FIG.
The portion Qs is a well-known Wilson type current mirror circuit. It can be seen that when the current mirror ratio C is calculated, TE is determined. hFEQ2 at low frequencies
.. Q3. If Q5 is 0, the current mirror ratio C is 0.9979, and at high frequency hYPNP=
6, it can be seen that the current mirror ratio (Jjo, 96) is obtained. Also, the lower operating limit 'power supply load Vccmin' is determined by K as in the above equation (6), Vccmin =: VCEQI fsat ) +
2 VBE.Furthermore, looking at the frequency characteristics,
The collector load of transistor Q is three L-PNP transistors Q2, Qs, Qe and three L-PNP transistors. In this case, it has not been clarified by the inventor's actual work 1* that due to the phase delay iK of the three L-PNP) transistors, a peaking characteristic as shown in the 311th MI (Bl) appears near the cutoff frequency of 25MH2. .

そして、入力信号Vinの周波数が25MH2附近にな
ると発振現象が表わハやすいことも判明した。
It has also been found that the oscillation phenomenon tends to occur when the frequency of the input signal Vin is around 25 MH2.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、カレントミラー比を比較的大きな値と
し、かつ発振の危険性がなく、さらに低電、圧電源によ
る駆動をも行うことができる新規なカレントミラー回路
を提供することにある、本発明の前記ならびにその他の
目的と新規な特徴は、本明細書の記述および添付図面か
ら明らかになるであろう。
An object of the present invention is to provide a novel current mirror circuit that has a relatively large current mirror ratio, has no risk of oscillation, and can also be driven by a low voltage, piezoelectric power source. The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば下Hビのとおりである。
Among the inventions disclosed in this application, a brief summary of typical inventions is as follows.

すなわち、入力側及び出力側にラテラルPNPトランジ
スタを用いたカレントミラー回路において、入力側と出
力側との間の信号伝達回路として差動増幅器、NPN 
)ランジスタで構成されたエミッタフォロワ回路等を設
け、入力側及び出方側に用いらFL六二つのラテラルP
NP)ランジスタの間をこの信号伝達回路で分離するこ
とにより、前記1−た本発明の目的を達成するものであ
る。
That is, in a current mirror circuit using lateral PNP transistors on the input side and output side, a differential amplifier, an NPN transistor is used as a signal transmission circuit between the input side and the output side.
) An emitter follower circuit etc. consisting of a transistor is provided, and FL6 and two lateral P are used on the input side and the output side.
By isolating the NP transistors using this signal transmission circuit, the object of the present invention described in item 1 can be achieved.

〔実施例−1〕 以下、第4図(At (B)を参照して本発明によるカ
レントミラーな用いた回路の第1の実施例を述べる。
[Embodiment 1] Hereinafter, a first embodiment of a circuit using a current mirror according to the present invention will be described with reference to FIG. 4 (At(B)).

以下回路動作をおいながら技術内容を説明する。The technical content will be explained below along with the circuit operation.

入力信号vinは、1番端子を介1でトランジスタQ1
1のベースに供給される。2番端子に供給さ第1る+V
cc 電流から、L−PNPトランジスタQI2.トラ
ンジスタQ、、 K入力信号Vinに比例した入力電流
Iinが流ねる。負荷としてのQ、□の両端間にはIi
n K比例し”BEQ12が生じ、+vcc’BEiQ
□2の電圧が高入力インピーダンスの信号伝達回路とし
ての演算増幅器1の非反転入力端子(+)に印加される
。一方、演算増幅器lの出力信号がその反転入力端子に
100%負帰還情ハるため、演算増幅器1は車圧利得1
の低出力インピーダンスボルテージフォロワとして動作
する。
The input signal vin is connected to the transistor Q1 through the terminal 1.
1 base. The first +V supplied to the second terminal
From the cc current, the L-PNP transistor QI2. An input current Iin proportional to the input signal Vin flows through the transistors Q, , K. Q as a load, Ii between both ends of □
n K is proportional to "BEQ12", +vcc'BEiQ
A voltage of □2 is applied to the non-inverting input terminal (+) of the operational amplifier 1 as a signal transmission circuit with high input impedance. On the other hand, since the output signal of operational amplifier l has 100% negative feedback at its inverting input terminal, operational amplifier l has a vehicle pressure gain of 1.
operates as a low output impedance voltage follower.

演算増幅器1は、カレントミラーの入力端トランジスタ
であるL−PNP)ランジスタQI2のベースと、その
出力側トランジスタであるL−PNPトランジスタQ+
sのベースとをアイソレートするために設けられている
。高入力インピーダンスである上に低出力インピーダン
スの演算増幅器lを設けることにより、L−PNPhラ
ンジスタQI3の交流インピーダンスが、L−PNP)
ランジスタQ12のベース回路に実質的にいがなる影響
も与えることはなくなる。そして、演算増幅器1の非反
転入力端子(+)に供給さハた入力電圧に対応した出力
相、圧VOが低出力インピーダンスで得らハる。出力電
圧Void、L−PNPトランジスタQI3’)ベース
に供給され、これを駆動スル。
Operational amplifier 1 consists of the base of L-PNP transistor QI2, which is the input end transistor of the current mirror, and the L-PNP transistor Q+, which is its output transistor.
It is provided to isolate the base of the s. By providing an operational amplifier l with high input impedance and low output impedance, the AC impedance of L-PNPh transistor QI3 becomes L-PNP)
There is also no effect on the base circuit of transistor Q12. Then, an output phase, voltage VO, corresponding to the input voltage supplied to the non-inverting input terminal (+) of the operational amplifier 1 can be obtained with low output impedance. The output voltage Void is supplied to the base of the L-PNP transistor QI3' and drives it.

この結果、 Vcc電源からI、−PNP)ランジスタ
Q+3、負荷RLを出力電流Iootが流わる。
As a result, an output current Ioot flows from the Vcc power supply to the I, -PNP) transistor Q+3 and the load RL.

負荷RL電圧降下により、出力電圧Vootが得られる
The output voltage Voot is obtained by the load RL voltage drop.

ここで、第4図の実施例のカレントミラー比Cをめると
、 11n hFEQ12 +1 で決定される。低周波において、両hFEが30のとき
c −LQ−= 0.9677を得る。また、筒周1 波において両hFEが6のとき、 c =−L−= o、s 5714となり、高い値が6
+1 得られることが明らかである。
Here, when the current mirror ratio C of the embodiment shown in FIG. 4 is calculated, it is determined as 11n hFEQ12 +1. At low frequencies, when both hFEs are 30, we obtain c-LQ-=0.9677. Also, when both hFEs are 6 in one wave of cylinder circumference, c = -L- = o, s 5714, and the high value is 6
It is clear that +1 can be obtained.

更に、動作下限電圧Vccminをめると、Vccmi
n = ”CF:Qll(sat) +yBEQ12°
°゛°“α2となり低軍源爾圧で駆動できることが明ら
かである。
Furthermore, if the lower operating limit voltage Vccmin is decreased, Vccmi
n=”CF:Qll(sat)+yBEQ12°
It is clear that it becomes α2 and can be driven with low power source pressure.

更に、注目すべ@は周波数特性が詠めて良好になること
である。
Furthermore, what you should pay attention to is that the frequency characteristics are very good.

すなわち、L−PNP)ランジスタQ+2 + Q10
は何れも位相遅れを有する。しかし、両トランジスタノ
ヘース間が演算増幅器IVcよってアイソレートさねて
いるため、大きな位相遅わを有する帰還ループが構成さ
れない。この結果、第4図(B)に示す如く、高周波部
分(例えば15MH2〜20MH2附近)においてピー
キング特性が表わねず、極めて良好な周波数特性となる
。従って、ノル波数特性をフラットするためのピーキン
グ回路等を設けることなく、発振現象の発生を防止し得
る。
That is, L-PNP) transistor Q+2 + Q10
Both have a phase lag. However, since the transistors are isolated by the operational amplifier IVc, a feedback loop with a large phase delay is not formed. As a result, as shown in FIG. 4(B), no peaking characteristics appear in the high frequency portion (for example, around 15 MH2 to 20 MH2), resulting in extremely good frequency characteristics. Therefore, the oscillation phenomenon can be prevented from occurring without providing a peaking circuit or the like for flattening the Norr wave number characteristics.

〔実施例−2〕 次に、第5図を参照し、て、本発明のカレントミラーを
用いた回路の第2の実施例を述べる。なお、前記第1の
実施例と同一の回路動作をなす部品には同一の符号を付
し、その説明を省略する。
[Embodiment 2] Next, a second embodiment of a circuit using a current mirror of the present invention will be described with reference to FIG. Note that components that perform the same circuit operations as those in the first embodiment are designated by the same reference numerals, and their explanations will be omitted.

本実施例においては、前記演視増幅器1として、バイホ
ーラトランジスタQ21 + Q22で構成さ」また差
動対が設けられている。この実施例ではトランジスタQ
□のベースは演算増幅器1の非反転入力端子(+)とし
て、トランジスタQl!2のベースは反転入力端子←)
として、トランジスタQ22のコレクタは出刃端子とし
て動き、出力端子と反転入力端子とは直結されているた
め同様に演算増幅器1はボルテージフォロワーとして動
作する。
In this embodiment, the performance amplifier 1 is constituted by biholer transistors Q21 + Q22, and a differential pair is provided. In this example, transistor Q
The base of □ serves as the non-inverting input terminal (+) of operational amplifier 1, and the transistor Ql! The base of 2 is an inverted input terminal ←)
As a result, the collector of the transistor Q22 operates as a cutting terminal, and since the output terminal and the inverting input terminal are directly connected, the operational amplifier 1 similarly operates as a voltage follower.

従って第5図の実施例VCおけるカレントミラー回路は
、入力側とはアイソレートされた状態で出力側が駆動さ
れ、前記第4図の第1の実施例で述べた如き効果が得ら
れる。
Therefore, in the current mirror circuit in the embodiment VC of FIG. 5, the output side is driven while being isolated from the input side, and the effect as described in the first embodiment of FIG. 4 can be obtained.

〔実施例−3〕 次に、第6図を参照して、本発明を適用したカレントミ
ラー回路の第3の実施例を述べる。なお、本実施例と前
記第1及び第2の実施例との相違点は、演算増幅器1,
2に代えて、トランジスタQ23で構成さt1oe高入
方インピーダンス、低出方インピーダンスのエミッタ7
オロワを設けた点にある。
[Embodiment 3] Next, a third embodiment of a current mirror circuit to which the present invention is applied will be described with reference to FIG. The difference between this embodiment and the first and second embodiments is that the operational amplifier 1,
2, the emitter 7 consists of a transistor Q23 with high input impedance and low output impedance.
The reason lies in the fact that it has an orowa.

入力信号Vinを供給することにより、前記同様に入力
側電流finが流ねる。従って、ダイオード接続のトラ
ンジスタQ230両端にIinに比例した電圧降下が生
じる。
By supplying the input signal Vin, the input side current fin flows in the same manner as described above. Therefore, a voltage drop proportional to Iin occurs across diode-connected transistor Q230.

また、L−PNP)ランジスタQI3のベースにはトラ
ンジスタQ3.の両端子電圧がエミッタフォロワトラン
ジスタQ23のベース・エミンタ接合を介して供給され
る。そして、+Vcc 電源からターイオード接続され
たトランジスタQ24、L−PNPトランジスタQI3
、負荷PLK入カ側亀流電流n K比例した出力電流I
oot が流れる。負荷RLの電圧降下により、出力電
圧Vootが得られる。
Furthermore, the base of the L-PNP transistor QI3 is connected to the transistor Q3. is supplied through the base-eminter junction of emitter follower transistor Q23. Then, a transistor Q24 and an L-PNP transistor QI3 are connected as a diode from the +Vcc power supply.
, load PLK input side turtle current n K proportional output current I
oot is played. The output voltage Voot is obtained by the voltage drop of the load RL.

なお、トランジスタQ24は、トランジスタQ2Bと同
一のNPN トランジスタである。従って、トランジス
タQ23 w Q24を同一の集積回路チップ内で製造
した場合、トランジスタQ23 + Q24の種々の電
気的特性のバラツキ、温度変化は互いに等しくなり、ト
ランジスタQ23のカレントミラー比Cに及ぼす影響は
トランジスタQ24のそfi[よって相殺されることが
できる。
Note that transistor Q24 is the same NPN transistor as transistor Q2B. Therefore, if the transistors Q23 w Q24 are manufactured in the same integrated circuit chip, the variations in various electrical characteristics and temperature changes of the transistors Q23 + Q24 will be equal to each other, and the influence on the current mirror ratio C of the transistor Q23 will be the same as that of the transistors. Sofi of Q24 can be canceled out.

そして、本実施例に示すカレントミラー回路においても
、前記第1及び第2の実施例で述べた場合と同様の効果
が得られる。
Also in the current mirror circuit shown in this embodiment, the same effects as those described in the first and second embodiments can be obtained.

〔実施例−4〕 次に、第7図を参照して、本発明を適用したカレントミ
ラー回路の第4の実施例を述べる。なお、本実施例は、
前記第1の実施例で述べたカレントミラー回路に抵抗R
8、コンデンサCI+によるピーキング回路を設け、周
波数帯域幅を調整し得るように構成したものである。
[Embodiment 4] Next, a fourth embodiment of a current mirror circuit to which the present invention is applied will be described with reference to FIG. Note that in this example,
A resistor R is added to the current mirror circuit described in the first embodiment.
8. A peaking circuit using a capacitor CI+ is provided, and the frequency bandwidth can be adjusted.

入力信号Minが供給さハることにより、入力側電流I
inが流わ、演算増幅器1の前記回路動作によりL−P
NPトランジスタQ13が駆動源ゎる。
By supplying the input signal Min, the input side current I
in flows, and due to the circuit operation of operational amplifier 1, L-P
The NP transistor Q13 is the driving source.

そして、抵抗R3とコンデンサーの並列回路、L−PN
PトランジスタQI3を介して出力側電流Iootが流
れ、前記同様に出方電圧Vootが得られる。この際、
高周波の入力信号に対(1,て抵抗R3+コンデンサC
1の並列回路のインピータンスは実質的にコンデンサc
1の小さなインピーダンスで決定される。従って、トラ
ンジスタQ13の高周波におけるエミッタ接地電圧利得
が大きくなり、高周波においてピーキング特性を得るこ
とができる。
And the parallel circuit of resistor R3 and capacitor, L-PN
The output side current Ioot flows through the P transistor QI3, and the output voltage Voot is obtained in the same manner as described above. On this occasion,
For high frequency input signal (1, resistor R3 + capacitor C
The impedance of the parallel circuit of 1 is essentially the capacitor c
determined by a small impedance of 1. Therefore, the common emitter voltage gain of the transistor Q13 at high frequencies increases, and peaking characteristics at high frequencies can be obtained.

このようなピーキング特性を除いては、前記第1の実施
例と同一の効果が得られる。
Except for such peaking characteristics, the same effects as in the first embodiment can be obtained.

〔効果〕〔effect〕

(II L−PNP)ランジスタで構成さFLftカレ
ントミラー回路の入力側回路と出方側回路との間に、差
動増幅器、エミッタフォロワ等の信号伝達回路を設ける
ことにより、良好な周波数特性のカレントミラー動作を
行う、という効果が得られる。
(II L-PNP) By providing a signal transmission circuit such as a differential amplifier or an emitter follower between the input side circuit and the output side circuit of the FLft current mirror circuit composed of transistors, a current with good frequency characteristics can be achieved. The effect of performing a mirror operation can be obtained.

(2)動作下限電源電圧が、入力側トランジスタのコレ
クターエミッタ間電圧V。E(satlとダイオード接
続さt′Iたトランジスタのベース・エミッタ間の順方
向型、圧■、との和の電圧で決定さ第1るため、低電源
電圧で安定したカレントミラー動作を行う、という効果
が得られる。
(2) The operating lower limit power supply voltage is the collector-emitter voltage V of the input transistor. Since the voltage is determined by the sum of E(satl and the forward type voltage between the base and emitter of the diode-connected transistor t'I, the current mirror operation is stable at a low power supply voltage. This effect can be obtained.

〔利用分野〕[Application field]

以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるカレントミラー回
路に適用した場合について説明したが、それに限定され
るものではない。
In the above description, the invention made by the present inventor was mainly applied to a current mirror circuit, which is the background field of application, but the invention is not limited thereto.

周波数特性が良好であるので低電源電圧を使用するビデ
オ機器用半導体集積回路に利用することができる。
Since the frequency characteristics are good, it can be used in semiconductor integrated circuits for video equipment that use low power supply voltages.

また、低電源電圧を使用するボータプルテープレコーダ
の如き、各種オーディオ機器に利用することができる。
Further, it can be used in various audio equipment such as a double tape recorder that uses a low power supply voltage.

本発明のカレントミラーのトランジスタQ12゜QCs
はラテラルPNPK限定さ瀬るものではなく。
Current mirror transistor Q12゜QCs of the present invention
is not limited to lateral PNPK.

位相遅れの大きなトランジスタについても適用すること
ができる。
It can also be applied to transistors with a large phase lag.

【図面の簡単な説明】[Brief explanation of drawings]

第11K(A)は公知カレントミラーを利用した回路の
回路図を示し、 第1図(81け同上の周波数特性図を示し、第2図(A
)Fi公知カレントミラーを利用り、た回路図を示し、 第2図(B)は同上の周波数特性図を示し、第3図(A
)は公知カレントミラーを利用した回路の回路図を示し
、 第3図(B)は同上の周波数特性図を示し、第4図(A
)は本発明カレントミラーを利用した回路の第1の実施
例を示す回路図を示し、第4り1(B)は同上の周波数
特性図を示し、第5図は本発明の第2の実施例を示す回
路図であり、 第6図は本発明の第3の実施例を示す回路図であり、 第7図は本発明の第4の実施例を示す回路図である。 QH+ QCs + QCs + Q21 + Q22
 + Q23 ”’ トランジスタ、1・・・差動増幅
器、2・・・演算増幅器、Vin・・・入力信号 Ii
n・・・入力側電流、Ioot・・・出力側電流、VO
ot・・・出力電圧、R1+ R2+ R3”’抵抗、
C4・・・コンデンサ、C8,・・・定電カ(―回路、
RL・・・負荷抵抗、”Vcc・・電IM電圧、IC・
・・半導体集積回路。 代理人 弁理士 高 橋 明 夫 −“h、 第 1 図 第 2 図 (A ) (B) 1( 1f・7 / (g) (8ノ グHnxr YMMl 手続補正書(方式) 2 事件の表示 昭和58年特許願第 210809 号発明の名称 カレントミラー 補正をする者 トイ′Iとの1耶 特許出願人 名 I+」、(510) lコ式会J、I 口 立 製
 作 所代 理 人 補正の対象 図 面 第 2 図 俵CA) C− (8) nnt
11K(A) shows a circuit diagram of a circuit using a known current mirror, FIG.
) shows a circuit diagram using a known Fi current mirror, FIG. 2(B) shows a frequency characteristic diagram of the same as above, and FIG.
) shows a circuit diagram of a circuit using a known current mirror, FIG. 3 (B) shows a frequency characteristic diagram of the same as above, and FIG. 4 (A
) shows a circuit diagram showing the first embodiment of the circuit using the current mirror of the present invention, No. 4 1(B) shows a frequency characteristic diagram of the same, and FIG. 5 shows the circuit diagram of the second embodiment of the present invention. FIG. 6 is a circuit diagram showing a third embodiment of the present invention, and FIG. 7 is a circuit diagram showing a fourth embodiment of the present invention. QH+ QCs + QCs + Q21 + Q22
+ Q23 ''' Transistor, 1... Differential amplifier, 2... Operational amplifier, Vin... Input signal Ii
n...Input side current, Ioot...Output side current, VO
ot...output voltage, R1+ R2+ R3"'resistance,
C4... Capacitor, C8,... Constant voltage (-circuit,
RL...Load resistance, Vcc...Electric IM voltage, IC...
...Semiconductor integrated circuit. Agent Patent Attorney Akio Takahashi - “h, Fig. 1 Fig. 2 (A) (B) 1 (1f.7 / (g) (8 Nog Hnxr YMMl Procedural amendment (method) 2 Display of the case 1982 Patent application No. 210809 Name of the invention Person who performs current mirror correction Toy 'I and I' Patent applicant name I+' (510) Figure 2 bale CA) C- (8) nnt

Claims (1)

【特許請求の範囲】 1、 カレントミラーの入力側回路を構成する入力トラ
ンジスタのペースと、カレントミラーの出力側回路を構
成する出力トランジスタのベースとの間に、高入力イン
ピーダンスの信号伝達回路を設けたことを特徴とするカ
レントミラー。 2、前記信号伝達回路がボルテージフォロワで構成され
ていることを特徴とする特許請求の範囲第1項に記載の
カレントミラー。 3、前記信号伝達回路がNPN トランジスタで構成さ
れたエミッタフォロワであることを特徴とする特許請求
の範囲第1項に記載のカレントミラー吋尊・
[Claims] 1. A signal transmission circuit with high input impedance is provided between the pace of an input transistor constituting the input side circuit of the current mirror and the base of the output transistor constituting the output side circuit of the current mirror. A current mirror that is characterized by: 2. The current mirror according to claim 1, wherein the signal transmission circuit is comprised of a voltage follower. 3. The current mirror according to claim 1, wherein the signal transmission circuit is an emitter follower composed of an NPN transistor.
JP58210809A 1983-11-11 1983-11-11 Current mirror Pending JPS60103811A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58210809A JPS60103811A (en) 1983-11-11 1983-11-11 Current mirror

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58210809A JPS60103811A (en) 1983-11-11 1983-11-11 Current mirror

Publications (1)

Publication Number Publication Date
JPS60103811A true JPS60103811A (en) 1985-06-08

Family

ID=16595488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58210809A Pending JPS60103811A (en) 1983-11-11 1983-11-11 Current mirror

Country Status (1)

Country Link
JP (1) JPS60103811A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193908A (en) * 1987-10-05 1989-04-12 Rohm Co Ltd Direct-coupled amplifier
JPH0296411A (en) * 1988-09-30 1990-04-09 Matsushita Electric Ind Co Ltd Current mirror circuit
JPH02164115A (en) * 1988-12-19 1990-06-25 Fujitsu Ltd Current mirror circuit
US4975662A (en) * 1988-10-13 1990-12-04 Seiko Epson Corporation Voltage controlled oscillator (VCO) circuit with enhanced frequency selection range

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193908A (en) * 1987-10-05 1989-04-12 Rohm Co Ltd Direct-coupled amplifier
JPH0296411A (en) * 1988-09-30 1990-04-09 Matsushita Electric Ind Co Ltd Current mirror circuit
JP2586601B2 (en) * 1988-09-30 1997-03-05 松下電器産業株式会社 Current mirror circuit
US4975662A (en) * 1988-10-13 1990-12-04 Seiko Epson Corporation Voltage controlled oscillator (VCO) circuit with enhanced frequency selection range
JPH02164115A (en) * 1988-12-19 1990-06-25 Fujitsu Ltd Current mirror circuit

Similar Documents

Publication Publication Date Title
JPS6354006A (en) Current mirror circuit
JPH0322723B2 (en)
JPS59211306A (en) Integrated circuit output stage
JPS60103811A (en) Current mirror
JPH0682308B2 (en) Current source circuit layout
JPS5953563B2 (en) Constant current source circuit device
JPH0527282B2 (en)
JP3107590B2 (en) Current polarity conversion circuit
JP2875364B2 (en) Gain control circuit
JPS6130448B2 (en)
JPS61144907A (en) Semiconductor circuit device
JPS62254218A (en) Constant current circuit
JPH0332094Y2 (en)
JPS6259926B2 (en)
JPS60114917A (en) Constant voltage circuit
JPH0151207B2 (en)
JP3671519B2 (en) Current supply circuit
JP3509167B2 (en) Current mirror device
JPS62234406A (en) Power amplifier circuit
JPS5995713A (en) Voltage follower
JPH06236219A (en) Constant current circuit
JPS6125254B2 (en)
JPH0544042B2 (en)
JPS6238009A (en) Differential amplifier
JPS6254313A (en) Constant voltage circuit