JPS60103396A - Data writing unit for display memory - Google Patents

Data writing unit for display memory

Info

Publication number
JPS60103396A
JPS60103396A JP58210869A JP21086983A JPS60103396A JP S60103396 A JPS60103396 A JP S60103396A JP 58210869 A JP58210869 A JP 58210869A JP 21086983 A JP21086983 A JP 21086983A JP S60103396 A JPS60103396 A JP S60103396A
Authority
JP
Japan
Prior art keywords
color
display memory
register
information
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58210869A
Other languages
Japanese (ja)
Inventor
裕之 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58210869A priority Critical patent/JPS60103396A/en
Publication of JPS60103396A publication Critical patent/JPS60103396A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野J 本発明(」表示メモリーに対するデータ潜き込み¥二面
にl’jシ、ll¥に独立したRlG、B3系列の表4
にメモリーに同時に〕〜−−タをillき】Δむのに好
適な表示メモリーに対ずろデータ1Mき込み装置KI8
11!するものである。
[Detailed Description of the Invention] [Field of Application of the Invention J This Invention ('Data infiltration into display memory\L'j on two sides, RlG and B3 series independent on ll\Table 4
KI8 is a device for reading 1M of data into a display memory suitable for displaying data at the same time in the memory.
11! It is something to do.

〔茸類」 パーソナルコンビーータに〕商用されたH示メモリーに
対するデータ11)き込み装置4 id: 、 独立し
たR2O,B5系列の表示メモリーに同時にデータを円
き込むために、輝度II%報を与える8ピントの輝度(
i’t ylJlツレ2フ個と1色1111報を与2る
8ビツトの色情報レジスタ3イ周を用すでいる。
[Mushrooms] Data for the commercially available H display memory for personal computer beaters 11) Loading device 4 id: In order to simultaneously load data into the independent R2O and B5 series display memories, the luminance II% information is used. 8-focus brightness (
It uses two 8-bit color information registers that provide 2 bits of data and 1111 bits of information for each color.

この色情報を与える3個の色レジスタはそれぞれ独立し
たR、G、Bの表示メモl/−に対応しており、1ビツ
トの色レジスタ3個で置@換えることも可能である。
The three color registers that provide this color information correspond to independent R, G, and B display memories, and can be replaced with three 1-bit color registers.

第1図r、ll: 、 色情報を与える色レジスタを1
ピットイi’f成としたときの、従来の表示メモリーに
対するデータ書き込み装置の、1色分IC対応する11
岨烙’ll’J成を示すブロック図である。
Figure 1 r, ll: , 1 color register giving color information
11 corresponding to one color IC of the data writing device for the conventional display memory when pit I'f is configured.
FIG.

第1図において、MPU1idデータバス2を介して、
独立したR、G、B3系列の3個の色1/ジスタフと谷
系列共通1個のハ11度II′J報レジスタ(以下、ビ
ットマスクレジスタと称す)8とに接続され、また、ア
ドレスバス3を介してアドレスバス゛ −ダ4と独立し
7ヒR,G、B5系列の、青水メモリー10(図示例は
R系列のみを7J(す)の各ヒツトに接読されている。
In FIG. 1, via the MPU1id data bus 2,
It is connected to three color 1/distaffs of independent R, G, and B three series and one C11 degree II'J information register (hereinafter referred to as a bit mask register) 8 common to the valley series, and also connected to an address bus. The blue water memory 10 (in the illustrated example, only the R series is read out to each of the 7Js) independently of the address busder 4 via the address bus 3.

ト記アドレスデコーダ4 /dr i’3iJfi+4
の色レジスタ7とビットマスクl/ラスタ8および該ビ
ットマスクレジスタの各ビットに対応して設けられたナ
ントゲート9の一方の入力1!!Iに接h;さシフ、て
bる。
Address decoder 4 /dr i'3iJfi+4
color register 7 and bit mask l/raster 8, and one input 1! of the Nante gate 9 provided corresponding to each bit of the bit mask register. ! Touch I;

上記各色レジスタ7は対応するイ(ン1<メモリー10
に接続され、また、ナンドゲ−1・9の出力も表示メモ
リー10に接続されている。
Each of the color registers 7 above corresponds to the corresponding input (in 1 < memory 10
The outputs of the Nando games 1 and 9 are also connected to the display memory 10.

従来の表示メモリーに対するデータ↑ITき込み装置は
上記の構成からなるもので、以下、MPU1が表示画面
を書き換えみために表示メモリー10にデータを書き込
む手順を説明する。
The conventional data↑IT writing device for display memory has the above-mentioned configuration, and the procedure for the MPU 1 to write data to the display memory 10 in order to rewrite the display screen will be explained below.

4ずMPU1は2色レジスタ7とビットマスクレジスタ
8に色m fIIと輝度情報を与えるため釦。
4. The MPU 1 presses the button to give the color mfII and brightness information to the two-color register 7 and the bit mask register 8.

それぞれのアドレスをアドレスバス6上に出力する。ア
ドレスデコーダ41−Jニアドレスバス3からこのアド
レスをとル込み、デコードして色レジスタ選択(i号1
1とビットマスクレジスタ選択信号5を発生する。
Each address is output onto the address bus 6. Address decoder 41-J takes in this address from the near address bus 3, decodes it, and selects a color register (No.
1 and a bit mask register selection signal 5 are generated.

これと同時に、MPU1は1色4W報と輝度fW報をデ
ータバス2上に出力するので1色情報と輝度i+Y報は
色レジスタ7とビットマスクレジスタ8にそれぞれ占き
込1れる。
At the same time, the MPU 1 outputs the 1-color 4W information and the luminance fW information onto the data bus 2, so the 1-color information and the luminance i+Y information are loaded into the color register 7 and the bit mask register 8, respectively.

次にMPU1は、R,G、B3系列の表示メモ+7−1
0のうち、舎きた一系列のメモリーのアドレスをアドレ
スバス3上に出力する。アドレスデコーダ4//′iこ
のアドレスをデコードして表示メモリー選択信号6をナ
ントゲート9に対して出力する。
Next, MPU1 displays R, G, B3 series display memo +7-1
Outputs the address of the memory of one series of 0 among the stored memory onto the address bus 3. Address decoder 4//'i decodes this address and outputs display memory selection signal 6 to Nant gate 9.

これと同時に2表示メモリー10にも、MPU1からア
ドレスが与えられ1色レジスタ7の内容つ捷り色情報が
表示メモIJ−1(lに:l:き1Δ寸1する。
At the same time, an address is also given to the 2nd display memory 10 from the MPU 1, and the content of the 1st color register 7 is transferred to the display memo IJ-1 (l: l: 1 Δ size 1).

これが従来の表71でメモリーに撮・1イーるデータ)
!1き込み装置イにおける表7JZメモリー・\のデー
タi!:き込みの手j酊である。
This is the conventional table 71 data stored in memory)
! Table 7 JZ memory \ data i in 1 loading device i! : It's a drunkenness.

ところが、この手++1trの従来・j←11″′1″
で01↓ビットマスクレジスタ8に1!1@込まれfc
 j’向CCi+1+l・)に、につて。
However, this method ++1tr conventional j←11″′1″
So 01↓1!1@ is put in bit mask register 8 and fc
Regarding j' direction CCi+1+l・).

表4<メモ1J−10内の1ノくイト中のピッ1.2選
ダぐするので、MPU1がデータ111き込みのために
アクセスする1バイトのメモリーに対ハSするイ貫、手
/」;画面−上の8個のビットにおりて1色の色指定1
−かできないため9画面上ツCら一片ない1・°ントに
対応する表示メモリーのビットには以前のデータが(八
つ斗でも保存される。
Table 4< Since the bits 1 and 2 in the 1-byte memory in Memo 1J-10 are selected, the number of bits and pieces corresponding to the 1-byte memory that MPU 1 accesses to read data 111 is as follows: ”; Screen - Specify one color in the upper 8 bits 1
- Because it cannot be changed, the previous data is saved in the display memory bit corresponding to the 1st point that is missing from the top of the 9th screen.

従って Jjl在表示している画If+i 7’−0別
の角1−因画面を表示したい場合、いったん1111の
両面を全7514消さないと、新しくへi面面のみの表
示11イク11f能であ−)た。
Therefore, if you want to display a different corner 1-factor screen that is currently displayed on Jjl, if you do not erase all 7514 of both sides of 1111, you will not be able to newly display only the i side. −).

〔発明の目的〕[Purpose of the invention]

本発明は前述の欠点を除去するためになされたものであ
り、その目的U前の画面を全部消すと騒う〕14程を通
ることなしに、1回の表示メモリーへのデータ町き込み
で新しA両面を表示できる表示メモリーに対するデータ
書き込みHitを提供することにある。
The present invention was made in order to eliminate the above-mentioned drawbacks, and its purpose is to write data into the display memory in one go without going through about 14 steps. To provide a data write hit to a display memory capable of displaying both sides of a new A.

〔)’6”A の41EC要、j 前記の1」的を達成するために、木尾明はビットマスク
レジスタに黒色を含めた輝度情報を与え。
[) 41EC of '6''A, j In order to achieve the above-mentioned goal 1'', Akira Kio gave luminance information including black to the bit mask register.

この輝度情報と色情報との論理積を表示メモリーに供給
することによシ、この表示メモリーに黒色と他の1色を
同時に書き込むようにした点に特徴がある。
The present invention is characterized in that black and one other color are simultaneously written into the display memory by supplying the logical product of the luminance information and the color information to the display memory.

〔箔切の実施例) 以下2本発明の表示メモリーに対するデータ書き込み装
置の1実施例を、前記用1図と同一部分に同一符号を付
した第2図のブロック図について説明する。
[Embodiment of Foil Cutting] An embodiment of the data writing device for a display memory according to the present invention will be described below with reference to the block diagram of FIG. 2, in which the same parts as in FIG. 1 are given the same reference numerals.

第2図において1色レジスタ7とデータバス2をアンド
ゲート12の入力fllllに接続L−gr?アンドゲ
ートの出力側を表示メモリー10の入力1111に接続
する。その他出 前記第1図と同一のR?成である。
In FIG. 2, one color register 7 and data bus 2 are connected to input fllll of AND gate 12 L-gr? The output side of the AND gate is connected to the input 1111 of the display memory 10. Other output Same R as in Figure 1 above? It is complete.

本発明の実施例は上記の措成からなるもQ)で。An embodiment of the invention consists of the above-mentioned components.

以下、第3図の表示情報図を久照り、なからその作用を
説す]する。色レジスタ7への色1’l’l’ ”)I
J ” fi:2定は61■記第1図のf並来装置曲り
であ2)力(,1づ一、 l−マスクレジスタ8へは単
に輝度1r7 +I4をi’1き込むり) −r I:
1な(、!f、%色を含めた庁度11″r報を111き
1Δむ。
The display information diagram of FIG. 3 will be briefly described below, and its operation will be explained first. Color 1'l'l''')I to color register 7
J ” fi: 2 constant is 61■ In the f parallel device bending in Figure 1, 2) Force (, 1 by 1, simply input the luminance 1r7 + I4 into the l-mask register 8 by i'1) - r I:
1 (,!f, %The office power 11''r information including color is 111 and 1Δ is.

すなわち、ix 3 ryl (a)に示り、fO,1
: ’) f′r、、fjfp色(黒およびマゼンタ)
のドツトを青水L7グ辷いl、j臀り色情報I:1同1
ツ1(b)とする。4′た。輝度’l l’l’すIJ
 kl’、 +本来(弓 、11い図(c)のように、
”On 1111 GO”であるが、黒色も輝四情報と
みなし、に+’i果としてビットマスクl/ジメタ8へ
、1)き込むデータ/rJ同図(d)に示す−t011
11110 ”とする。
That is, as shown in ix 3 ryl (a), fO,1
: ') f'r,, fjfp colors (black and magenta)
Slide the dot in blue water L7, l, j Butt color information I:1
1(b). 4'. Brightness 'l l'l' IJ
kl', + originally (bow, as in Figure 11 (c),
"On 1111 GO", but black is also considered as bright information, and it is added to bit mask l/jimeta 8 as +'i result.
11110”.

−tと’t’、77F’y’ 〜I−12に、につて輝
11V、 1ilf +1415と色レジスタ7とのデ
ータの論理積同図(l−)を収ったものを表示メモリー
10へ141き込めば、MPU1がアクセスする1バイ
トの表示メモリーへ1色の他に黒色を書くことが可能と
なる。
-t and 't', 77F'y' ~ I-12, the logical product of the data of 11V, 1ilf +1415, and color register 7 (l-) is stored in the display memory 10. 141, it becomes possible to write black in addition to one color to the 1-byte display memory accessed by MPU1.

それ故に1画面を全部消すど込う過程を通らずに同図(
f’)に示す新しい画面(マゼンタ)を表示することが
できる。
Therefore, without going through the process of erasing all of one screen, the same figure (
A new screen (magenta) shown in f') can be displayed.

第3図は上記の作用を理解しやすいよう(で表わしたも
ので、1更宜的に望む色で光らせた層ドツトに対応する
表示メモリーのビットには/111Iを書き、黒くした
層ドツトに対応する表示メモリーのビットにけ” o 
″を11・き、前の両面を残した層ドツトに対応する表
示メモリーのビットには何も書かないということにしで
ある。
Figure 3 is shown to make it easier to understand the above-mentioned effect. 1. For convenience, write /111I in the display memory bit corresponding to the layer dot illuminated with the desired color, and write /111I in the layer dot that is black. Corresponding display memory bits” o
'' is set to 11, and it is decided that nothing will be written to the bits of the display memory corresponding to the layer dots that left both sides of the previous layer.

〔発明の効果〕〔Effect of the invention〕

以」二の説明から明らかなように1本発明によれば2表
示メモリーに黒色と他の1色を同時に)1+き込むこと
ができるので、一度前の画面を消してからη「シl/1
画面を書くという手順が不要で、たとえばある領域内を
同じ色でぬりつふし、領域外は黒くするという表示の処
理速度を上げるのに効果がある。
As is clear from the following explanation, according to the present invention, it is possible to input black and one other color into the display memory at the same time, so once the previous screen is erased, 1
It eliminates the need to draw on the screen, and is effective in speeding up display processing, such as filling a certain area with the same color and leaving the outside of the area black.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図1従来の1ピット色レジスタを用−た表示メモリ
ーに対するデータr’!’き込み装置の回路借成を示す
ブロック図、第2図は不発HJ]による1ビット色レジ
スタを用−た表示メモリーに対するデータ111゛き込
み装置dの回路17’i成を示すブロック1礼第3図は
その回路動作態1力のための表ンJ<If’i郭図であ
る。 1・・・・・・MPU 2・・・・・・ノ“−タバス3
・・・・・・アドレスバス 4・・・・・アドレステコ
ーダ5・・・・・・ビットマスク1/ジスタ;g 、+
t′1Iqti−号6・・・・・・l、:不メモリー系
列異択ffTけ7・・囲包レジスタ 8・・・・・ビットマスクレジスタ 9・・・・・・ナンドケート 10・・・・・・、+3
71、メモリ11・・・・・・色1/ジスタ選択信゛号
児 1 図 〈 く 歯 、2 図 10″1 第 3 図
FIG. 1 Data r'! for display memory using conventional 1-pit color register! A block diagram showing the circuit borrowing of the loading device, Figure 2 shows the data 111 for the display memory using a 1-bit color register by the unfired HJ. FIG. 3 is a contour diagram of the table J<If'i for the circuit operating state 1. 1・・・・・・MPU 2・・・・・・ノ“-TABUS 3
...Address bus 4 ...Address decoder 5 ...Bit mask 1/gister; g, +
t'1Iqti-No. 6...l,: Non-memory series different selection ffT ke7... Enclosing register 8... Bit mask register 9... Nandoket 10... ..., +3
71, Memory 11...Color 1/ Register selection signal 1 Fig. 10''1 Fig. 3

Claims (1)

【特許請求の範囲】 +l)MPUから色情報が辱えらil、7)独ヅしたR
lG、B3系列の色レジスタと、MPUから輝度11′
f報がツ乏らノ1.るj’I’度情報レジ7し/lと+
 !’I!J iil l M P Uからノjえられ
たアドレスをデコー 1−l−2て隠しジスタフ意択イ
11号に輝度情報ガt 、+t< 1rer号、1−を
発生J−るア1゛レスデコータ゛と、これ二がの3チ:
4パ111号7バJ11勺三さノしたとき前記各巳1.
/ジスタと輝1.(t (i’を報しンスクとから色情
報と)1軍度伯f1aがtj(き込楕1+、る独\ン゛
したR、G。 B3系列の表示メモリーとからなる。イ1む」てメ]ニ
リーに幻−J−るデータ「11き内み装置:’f VC
おし)で、前NL:: J’lt度(11報レジスタに
黒色を含めf(輝度悄、7fl tビ与斤るようにする
々ともに、該ル1(度情報(!−,+)iJri+2色
’Ii’f i’l・)との論理積を前記表示メモリー
K /Ji、給する。[舘11j1イj111旬1路を
1役け、この表示メモ+77、ζ黒色と41−!Iの1
色を同11.17にlfき込むようにしたことをl+y
r’改々する表示メモリーに対するデータ、+1°き込
み装置。 (2)色レジスタとして1ピツトレジスタを用−ること
を!1′f徴とする特許請求の範Ml]4fl)項部n
ikの表示メモリーに対するデータ汀き込み装置。
[Claims] +l) Color information is stolen from the MPU, 7) Unique R
1G, B3 series color register and brightness 11' from MPU
No f-reports are available 1. Information register 7/l and +
! 'I! Decode the address given from J il MPU 1-l-2 and select the hidden distaff option A 11 with luminance information t, +t<1rer, 1- is generated J-1 address Decoder and these two three pieces:
4 Pa 111 No. 7 Ba J11 勺三さノ When each of the above 1.
/Jista and Akira 1. (T (color information from the screen that reports i') 1 military power f1a consists of tj (Kikomi oval 1+, R, G, and B3 series display memory. ``] Nilly's illusion-J-ru data ``11 Inner device:'f VC
Including black in the previous NL::J'lt degree (11 information register, f The logical product of iJri+2 colors 'Ii'f i'l・) is supplied to the display memory K/Ji. 1 of I
l + y that the color was set to lf in 11.17
r'Data for changing display memory, +1° reading device. (2) Use a 1-pit register as a color register! 1'f Claims Ml] 4fl) Section n
Data loading device for ik's display memory.
JP58210869A 1983-11-11 1983-11-11 Data writing unit for display memory Pending JPS60103396A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58210869A JPS60103396A (en) 1983-11-11 1983-11-11 Data writing unit for display memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58210869A JPS60103396A (en) 1983-11-11 1983-11-11 Data writing unit for display memory

Publications (1)

Publication Number Publication Date
JPS60103396A true JPS60103396A (en) 1985-06-07

Family

ID=16596445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58210869A Pending JPS60103396A (en) 1983-11-11 1983-11-11 Data writing unit for display memory

Country Status (1)

Country Link
JP (1) JPS60103396A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204352A (en) * 1992-08-10 1993-08-13 Casio Comput Co Ltd Color display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204352A (en) * 1992-08-10 1993-08-13 Casio Comput Co Ltd Color display device

Similar Documents

Publication Publication Date Title
JPS63201792A (en) Video display adaptor
KR860002872A (en) Image memory peripherals
JPH0375873B2 (en)
JPS61235988A (en) Graphic display unit
JPS6061790A (en) Display control system
JPH02250132A (en) Dynamic video randam access memory
EP0093954A2 (en) Image display memory unit
JPS5843035A (en) Storage display device
JPS58189690A (en) Image display
JPS60103396A (en) Data writing unit for display memory
JPS5919993A (en) Character display circuit
JPS62280795A (en) Image display control circuit
JPS6123194A (en) Display with selective display decoration mechanism
JPH0651751A (en) Image display device
JPS60205584A (en) Color graphic display unit
JPS58187995A (en) Image display
JPS6141186A (en) Simultaneous color data writing apparatus
JPS61118792A (en) Display unit
JPH0728990A (en) Graphic memory access circuit
JPH04340633A (en) Picture memory erase method
JPS5958473A (en) Image display preference control circuit
JPS63178320A (en) Multiwindow display device
JPH01279291A (en) Display control circuit
JPS6259992A (en) Display controller
JPS61223892A (en) Memory control system