JPS6010118Y2 - preset receiver - Google Patents

preset receiver

Info

Publication number
JPS6010118Y2
JPS6010118Y2 JP11595278U JP11595278U JPS6010118Y2 JP S6010118 Y2 JPS6010118 Y2 JP S6010118Y2 JP 11595278 U JP11595278 U JP 11595278U JP 11595278 U JP11595278 U JP 11595278U JP S6010118 Y2 JPS6010118 Y2 JP S6010118Y2
Authority
JP
Japan
Prior art keywords
sweep
key
preset
storage device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11595278U
Other languages
Japanese (ja)
Other versions
JPS5531398U (en
Inventor
育亮 鷲見
Original Assignee
三洋電機株式会社
鳥取三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社, 鳥取三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP11595278U priority Critical patent/JPS6010118Y2/en
Publication of JPS5531398U publication Critical patent/JPS5531398U/ja
Application granted granted Critical
Publication of JPS6010118Y2 publication Critical patent/JPS6010118Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Superheterodyne Receivers (AREA)

Description

【考案の詳細な説明】 本考案は記憶装置を具備したプリセット受信機に関し、
特に記憶装置への書込みを制御するメモリーキーの新規
な解除装置に関する。
[Detailed description of the invention] The present invention relates to a preset receiver equipped with a storage device.
In particular, the present invention relates to a novel release device for a memory key that controls writing to a storage device.

最近ディジタル技術の進歩に伴ない、ラジオ受信機をP
LLンセサイザーで構威し、ディジタル的に同調を行な
い受信周波数をディジタル表示すると共に、記憶装置を
具備し受信局を電子的に記憶することが行なわれている
Recently, with the advancement of digital technology, radio receivers have become
The system uses a LL synthesizer to perform digital tuning and digitally display the receiving frequency, and is also equipped with a storage device to electronically store the receiving station.

そして斯様なプリセット受信機として第1図に示すよう
な構成のものが実施されている。
As such a preset receiver, one having a configuration as shown in FIG. 1 has been implemented.

即ちPLLンセサイザー等で構成され、掃引パルス発生
器1よりの掃引パルスを計数することにまり掃引動作を
行なうディジタルチューナ一部2と、該チューナ一部2
よりの受信周波数出力が加えられた表示器3と、受信局
データを記憶する記憶装置4で構威され、メモリーキー
5とプリセットキー6、6.6により記憶装置4への書
込み及び読み出しを制御するよう構威されている。
That is, a digital tuner part 2 which is composed of a PLL synthesizer or the like and performs a sweeping operation by counting the sweep pulses from the sweep pulse generator 1;
It consists of a display 3 to which received frequency output is added, and a storage device 4 for storing reception station data, and writing and reading to and from the storage device 4 are controlled by a memory key 5 and preset keys 6, 6.6. is being configured to do so.

ところで一般にメモリーキー5はタッチキー等のロック
のないスイッチが用いられ、キー操作が行なわれてから
定期間経過すると自動的にメモリー状態が解除されるよ
うに、例えばフリップフロップ7のリセット端子に遅延
回路8が接続されメモリーキー5の操作でセット状態に
なった後所定期間経過するとフリップフロップ7をリセ
ットするよう構威される。
By the way, the memory key 5 is generally a non-locking switch such as a touch key, and a delay is applied to the reset terminal of the flip-flop 7, for example, so that the memory state is automatically released after a certain period of time has passed since the key was operated. After the circuit 8 is connected and the memory key 5 is operated to enter the set state, the flip-flop 7 is reset after a predetermined period of time has elapsed.

したがって記憶装置4に書込む場合には、メモリーキー
5を操作してから所定期間内に何れかのプリセットキー
6を操作しなければ記憶できないものである。
Therefore, when writing to the storage device 4, the data cannot be stored unless any preset key 6 is operated within a predetermined period after the memory key 5 is operated.

即ちプリセットキー6を操作する度にメモリーキー5を
操作しなければなら操作が煩しいものであった。
That is, each time the preset key 6 is operated, the memory key 5 must be operated, making the operation cumbersome.

従って本考案はこの点に鑑みなされたもので、メモリー
状態の解除を掃引操作の終了の検出で行なうよう構威し
、1度のメモリー操作だけで全てのプリセットが行なえ
えるよう構成したことを特徴とするプリセット受信機を
提供するものである。
Therefore, the present invention was developed in view of this point, and features a structure in which the memory state is cleared by detecting the end of the sweep operation, and all presets can be performed with just one memory operation. The present invention provides a preset receiver.

以下本考案の実施例を第2図と共に説明する。An embodiment of the present invention will be described below with reference to FIG.

尚第1図と同−構成要素については同一図番で示し説明
は省略する。
Components that are the same as those in FIG. 1 are designated by the same reference numbers and their explanations will be omitted.

9は掃引パルス発生器1とチューナ一部2間に接続され
たANDゲートで、他方の入力には受信信号Sの検出で
所定期間出力が“L”レベルになリANDゲート9を閉
じる受信検出回路10が接続されている。
Reference numeral 9 denotes an AND gate connected between the sweep pulse generator 1 and the tuner part 2, and the other input is a reception detection signal which, upon detection of the reception signal S, outputs a "L" level for a predetermined period and closes the AND gate 9. A circuit 10 is connected.

即ち受信されると所定期間その局を受信し所定期間経過
後は再び掃引を開始する所謂一時停止機能として作用す
る。
That is, when the station is received, the station is received for a predetermined period of time, and after the predetermined period of time, the sweep is started again, which functions as a so-called temporary stop function.

11は掃引パルス発生器1のパルス発生の停止を検出し
、検出後所定期間経過してリセットパルスを発する掃引
停止検出回路で、出力がフリップフロップ7のリセット
端子に接続されている。
Reference numeral 11 denotes a sweep stop detection circuit which detects the stop of pulse generation by the sweep pulse generator 1 and issues a reset pulse after a predetermined period of time after detection, and whose output is connected to the reset terminal of the flip-flop 7.

尚掃引パルス発生回路1はUPキー12DOWNキー1
3の操作でパルス発生を開始し、5TOPキー14の操
作で停止するよう構成されている。
In addition, the sweep pulse generation circuit 1 is operated by pressing the UP key 12 and the DOWN key 1.
Pulse generation is started by operating 3 and stopped by operating TOP key 14.

次に斯る構成よりなる本考案のプリセット動作につき説
明する。
Next, the preset operation of the present invention having such a configuration will be explained.

この時先ずメモリーキー5を操作すると、フリップフロ
ップ7がセットされ書込み信号Wの発生で記憶装置はメ
モリー状態に設定される。
At this time, when the memory key 5 is first operated, the flip-flop 7 is set, and upon generation of the write signal W, the storage device is set to the memory state.

そこで例えばUP子キー2を操作すると、掃引パルス発
生器1から掃引パルスが発生され、チューナ一部2によ
り最高受信周波数方向に掃引が開始される。
For example, when the UP key 2 is operated, a sweep pulse is generated from the sweep pulse generator 1, and the tuner part 2 starts sweeping in the direction of the highest received frequency.

その途中で受信されると受信検出信号Sにより受信検出
回路10の出力が“L“レベルとなりANDゲート9が
閉じられることになり、その局の受信を所定期間継続す
る。
If a station is received in the middle, the output of the reception detection circuit 10 becomes "L" level due to the reception detection signal S, and the AND gate 9 is closed, and reception of that station is continued for a predetermined period.

この時その局のプリセットを希望する場合、例えプリセ
ットキーP1を操作すれば、プリセットキーP1でアド
レス指定−された記憶装置の番地にこの局の受信周波数
データが書込まれる。
At this time, if it is desired to preset that station, for example, by operating the preset key P1, the received frequency data of this station will be written to the address of the storage device addressed by the preset key P1.

そこで受信検出回路10定った所定期間経過すると、再
びANDゲート9が開かれ最高周波数への掃引が再開さ
れ、受信局があれば一時停止する。
Then, after a predetermined period of time has elapsed in the reception detection circuit 10, the AND gate 9 is opened again and the sweep to the highest frequency is resumed, and if there is a receiving station, it is temporarily stopped.

その間前述と同様にしてプリセットキー6の操作で記憶
装置に希望局をプリセットすることができる。
During this time, the desired station can be preset in the storage device by operating the preset key 6 in the same manner as described above.

プリセットを終了したところでs’ropキー14を操
作して掃引パルス発生器1のパルス発生を停止すれば、
停止から所定期間経過すると掃引停止検出回路11より
リセットパルスが発生され、フリップフロップ7がリセ
ットたれメモリー状態は自動的に解除される。
When the preset is completed, if the s'rop key 14 is operated to stop the pulse generation of the sweep pulse generator 1,
When a predetermined period of time has elapsed since the stop, the sweep stop detection circuit 11 generates a reset pulse, the flip-flop 7 is reset, and the sagging memory state is automatically released.

メモリー状態解除機はプリセットキー6の操作で記憶装
置4の指定されたアドレスからチューナ一部2へ受信周
波数データが読み出さプリセット選局が行なわれる。
In the memory state canceling machine, by operating the preset key 6, received frequency data is read out from a designated address in the storage device 4 to the tuner part 2, and preset tuning is performed.

上述の如く本考案のプリセット受信機は、掃引パルスの
発生している間はメモリー状態が解除されない為、実質
的掃引動作の停止でメモリー状態を解除することが簡単
な構成で実現し得、1度のプリセットキーの操作で全て
のプリセットキーにプリセットを行うことができ、プリ
セット操作が容易となるもので極めて実用的である。
As mentioned above, in the preset receiver of the present invention, since the memory state is not released while the sweep pulse is being generated, it is possible to release the memory state by substantially stopping the sweep operation with a simple configuration. All preset keys can be preset by operating the preset keys once, making presetting operations easy and extremely practical.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のプリセット受信機を示す図、第2図は本
考案に係るプリセット受信機を示す図である。 1・・・・・・掃引パルス発生器、2・・・・・・ディ
ジタルチューナ一部、3・・・・・・表示部、4・・・
・・・記憶装置、5・・・・・・メモリーキー 6・・
・・・・プリセットキー 10受信検出回路、11・・
・・・・掃引停止検出回路。
FIG. 1 is a diagram showing a conventional preset receiver, and FIG. 2 is a diagram showing a preset receiver according to the present invention. 1...Sweep pulse generator, 2...Part of digital tuner, 3...Display section, 4...
...Storage device, 5...Memory key 6...
...Preset key 10 reception detection circuit, 11...
...Sweep stop detection circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 掃引パルスを発生する掃引パルス発生回路と、この掃引
パルス発生回路の掃引パルスを計数することにより掃引
動作を行なうディジタルチューナ一部と、メモリキーの
操作でメモリー状態に設され、且つ前記ディジタルチュ
ーナ一部の受信局データを、プリセットキーの指定アド
レスに記憶する記憶装置と、メモリーキーの操作を記憶
し、前記記憶装置をメモリー状態に設定する信号を与え
るフリップ・フロップと、前記掃引パルス発生回路のパ
ルス発生の停止を検出して前記フリップ・フロップをリ
セットする掃引停止検出回路とを具備したプリセット受
信機。
A sweep pulse generation circuit that generates sweep pulses, a part of a digital tuner that performs a sweep operation by counting the sweep pulses of this sweep pulse generation circuit, and a part of the digital tuner that is set in a memory state by operating a memory key. a storage device for storing receiving station data of the section at a specified address of the preset key; a flip-flop for storing the operation of the memory key and providing a signal for setting the storage device in a memory state; and a sweep pulse generating circuit. A preset receiver comprising a sweep stop detection circuit that detects the stop of pulse generation and resets the flip-flop.
JP11595278U 1978-08-22 1978-08-22 preset receiver Expired JPS6010118Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11595278U JPS6010118Y2 (en) 1978-08-22 1978-08-22 preset receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11595278U JPS6010118Y2 (en) 1978-08-22 1978-08-22 preset receiver

Publications (2)

Publication Number Publication Date
JPS5531398U JPS5531398U (en) 1980-02-29
JPS6010118Y2 true JPS6010118Y2 (en) 1985-04-08

Family

ID=29068051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11595278U Expired JPS6010118Y2 (en) 1978-08-22 1978-08-22 preset receiver

Country Status (1)

Country Link
JP (1) JPS6010118Y2 (en)

Also Published As

Publication number Publication date
JPS5531398U (en) 1980-02-29

Similar Documents

Publication Publication Date Title
JPS5810015B2 (en) Senkiyokusouchi
JPS6010118Y2 (en) preset receiver
US4267603A (en) Memory control circuit
JPS5811131B2 (en) Senkiyokusouchi
JPS6320187Y2 (en)
JPS6130772B2 (en)
JPS6016115Y2 (en) preset receiver
JPS5919468Y2 (en) Receiving machine
JPS5446415A (en) Automatic channel selector
JPH02131612A (en) Electronic tuner
JPS6355625U (en)
JPS628591Y2 (en)
JPS6012349Y2 (en) preset receiver
JPH0659019B2 (en) Synthesizer-Receiver
JPH0246110Y2 (en)
JPS587721Y2 (en) synthesizer receiver
JPS5558617A (en) Automatic channel selection unit
JPH0611650Y2 (en) Preset receiver
JPS5826690B2 (en) Channel selection device
JPS6338582Y2 (en)
JPS59111340U (en) power control circuit
JPS57174988A (en) Television receiver
JPS5940325B2 (en) Pulse width adjustment device
JPH0439737U (en)
JPS61203714A (en) Automatic storage device for electronic channel selection