JPS599765A - Timing control circuit of auxiliary storage device - Google Patents
Timing control circuit of auxiliary storage deviceInfo
- Publication number
- JPS599765A JPS599765A JP57117680A JP11768082A JPS599765A JP S599765 A JPS599765 A JP S599765A JP 57117680 A JP57117680 A JP 57117680A JP 11768082 A JP11768082 A JP 11768082A JP S599765 A JPS599765 A JP S599765A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- auxiliary storage
- command data
- counter
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
【発明の技術分骨】
本発明は、補助記憶装置のタイミング制御回路の改良に
関する。
（発明の技術的背景〕
磁気ディスク装置や磁気ドラム装置のような補助記憶装
置を制御する為のタイミング制御回路は。
従来第１図に示すように、カウンタ１と組合せＩＬ４１
路２とから成っていた。カウンタ１は、補助記憶装置か
ら供給されるタロツクパルスをカウントする。このカウ
ンタ１の出方値によって、例えば、制御部はヘッドが記
録媒体面上のどの位置にあるかを知ることができる。そ
して、カウンタｌの出力値は組合せ回路２に供給される
。組合せ回路２は、記憶装置の制御部に対し、この制御
部が行なうべき各種の動作を開始させる為の夫々の信号
を。
入力されたカウント値に応じて供給する。このようにし
て、記憶装置の制御部は、所定の動作の開始タイミング
を得ていた。
（背景技術の問題点〕
しかし、上述した回路に用いる組合せ回路は、複雑であ
り、この組合せ回路を作成するには多くのゲートを必要
とした。従って、この組合せ回路の信頼性にも問題があ
った。
〔発明の目的〕
本発明は、上記問題点に鑑みなされたもので、記憶装置
の制御部が行なう各種動作の開始タイミングを、簡単に
かつ正確に得ることができるタイミング制御回路を提供
することを目的とする。
（発明の概要）
本発明は、補助記憶装置から出力される基準位置を示す
信号によ勺クリアされ、補助記憶装置から情報単位毎に
出力されるクロック信号のパルスをカウントするカウン
タと、このカウンタが出力するカウント値によりアドレ
シングされ、制御部に対する各種コマンドデータが格納
されたＦＲＯＭと、このＦＲＯＭから出力されたコマン
ドデータをラッチし、夫々対応する信号線を介して前記
制御部へ出力するレジスタとから、補助記憶装置のタイ
ミング制御回路を作成した。
（発明の実施例〉
以下、図面を参照して、本発明の一実施例を詳しく説明
する。
第２図は、本実施例を説明する為のブロック図である。
図中３はカラｙ／４ｄＰＲＯＭ、５Ｆｉ、レジスタであ
る。カウンタ３は、補助記憶装置、例えば磁気ディスク
装置１ｍ気ドラム装置等、がら供給されるクロックパル
スをカウントし、カウント値を出力する。尚、このカウ
ンタ３は、回転する記録媒体が基準位置となったときに
出力される信号により、リセットされるようになってい
る。
ＦＲＯＭ４ｕ、カウンタ３から供給されるカウント値に
よってアドレシングされ、夫々のアドレスには、制御部
（図示せず）が行なう種々の動作の開始を促すコマンド
データが格納されている。
表
上記表に、ＦＲＯＭ４の内容の一例を示す。
左欄はビット番号を示し、右欄は制御部が行なう種々の
動作を示す。右欄に記載した各語の説明をすると次のよ
うになる。
「ＷＩ’？、ＩＴＥ ＤＡＴＡ ＲＨＱＵＥＳＴＪ
ｆ−Ｊ、上位装置１例えば、ホストコンピュータに対し
て、補助記憶装置に送るべきデータを要求することを示
す。
「８ＹＮＣＪは、補助記憶装置に対して田胃柁・バイト
」を送出することを示す。
［Ｄ Ａ Ｔ ＡＪけ、補助記憶装置に対して、上位装
置、例えばホストコンピュータから供給されるデータを
書込むことを示す。
［ＣＲＣＪは、補助記憶装置に対して、ｌ’−ＣＲＣ・
バイト」を送出することを示す。
「ＷＲＩＴＥ ８ＴＡＲＴＪは、補助記憶装置に対し
て、書き込み動作を開始することを示す。
［几ＦｉＡＤ ８ＴＡ几Ｔ」は、補助記憶装置からの
読み出し動作を開始することを示す。
［ｇＮＤＪは、読み出し、又は書き込み動作を終了する
ことを示す。
１−ＰＡＲＩＴＹＪｄ、上記０〜６ビツトのパリティ・
チェックビットである。
レジスタ５は、Ｐ）ＬＯＭ４から供給されたデータをラ
ッチし、このデータをビット単位に分け。
夫々対応する信号線を介し、カウンタ３に供給されるク
ロックパルスと同じパルスに応じて、制御部へ出力する
回路である。
以上説明した構成に基づき、次に、本実施例の動作を説
明する。
まず、回転する記録媒体が基準位置となった時点で、所
定のパルスがカラ／り３に入力される。
このパルスとしては、例えばインデックスパルス又はセ
レクタパルス等を用いる。そして、カウンタ３のカウン
ト値がクリアされる。次に、カウンタ３は、情報単位毎
に、記憶装置から供給されるクロックパルスをカウント
する。ここで、情報単位毎とけ、例えばバイト単位、ビ
ット単位毎という意味である。カウンタ３は、カウント
を続行し、その都度、カウント値を２１０Ｍ４に出力す
る。
Ｐ）ＬＯＭ４は、供給されたカウント値によってアトレ
シングされ、そのアドレスに格納されているコマンドデ
ータをレジスタ５に出力する。そして。
レジスタ５は、供給されたコマンドデータをラッチし、
このコマンドデータをビット単位に、夫々に対応した接
続線を介しで、制御部へ出力する。
例えば、ＦＲＯＭ４の第ｎ番地のアドレスに、コマンド
データｒ０００００００１Ｊが格納されているとする。
この場合、ＰＲＯ八（４は、カウンタ３から供給される
カウント値がｎのとき、この第ｎ番地に格納しているコ
マンドデータＩＤ０ＯＯＯＯＯ１ｊをレジスタ５へ出力
する。レジスタ５は、このコマンドデータをラッチする
と、補助記憶装置から出力されるクロックパルスに応じ
、制御部に対し、［−Ｗｌ（ＩＴＥ ＤＡＴＡ Ｂ
ＥＱＵＥ８’ｌ’Ｊの動作を促す信号を出力する。又、
例えば、Ｐ几ＯＭ４の第ｍ番地のアドレスに、コマンド
データ１’−００００１０Ｑ ｏ」が格納されていると
する。
この場合、ＦＲＯＭ４は、カウンタ３から供給されるカ
ウント値がｍのとき、この第ｍ番地に格納しているコマ
ンドデータｒ００００１０００Ｊをレジスタ５へ出力す
る。レジスタ５は、このコマンドデータをラッチすると
、補助記憶装置から出力されるクロックパルス忙応じ、
制御部に対し、補助記憶装置にＣＲ，Ｃ・バイトを送出
する動作を促す信号を出力する。同様に［７て、このタ
イミング制御回路は、補助記憶装置から出力されるクロ
ックパルスのパルス数に応じて、制御部が行なう他の各
種の動作を促す信号を出力することができる。又、本実
施例によれば、Ｐ）ＬＯＭ４の中に、パリティピットを
設けたので、誤りの少ないタイミング制御を行なうこと
ができる。
〔発明の効果〕
以上説明したように、本発明によれば、補助舵ｆ！１装
置の制御部が行なうべき動作のタイミングを制御するタ
イミング制御回路を簡単な回路で作成することができる
。又、このような回路によれば、信頼性の高いタイミン
グ制御を行なうことができる。DETAILED DESCRIPTION OF THE INVENTION TECHNICAL BACKGROUND OF THE INVENTION The present invention relates to an improvement in a timing control circuit for an auxiliary storage device. (Technical Background of the Invention) A timing control circuit for controlling an auxiliary storage device such as a magnetic disk device or a magnetic drum device is conventionally known as a timing control circuit for controlling an auxiliary storage device such as a magnetic disk device or a magnetic drum device.As shown in FIG.
It consisted of road 2. Counter 1 counts tarok pulses supplied from the auxiliary memory. Based on the output value of the counter 1, for example, the control section can know where the head is located on the surface of the recording medium. The output value of the counter l is then supplied to the combinational circuit 2. The combinational circuit 2 sends signals to the control section of the storage device to start various operations to be performed by the control section. Supplied according to the input count value. In this way, the control section of the storage device obtains the start timing of a predetermined operation. (Problems with the Background Art) However, the combinational circuit used in the above-mentioned circuit is complex and requires many gates to create this combinational circuit.Therefore, there is also a problem with the reliability of this combinational circuit. [Object of the Invention] The present invention has been made in view of the above problems, and provides a timing control circuit that can easily and accurately obtain the start timings of various operations performed by a control unit of a storage device. (Summary of the Invention) The present invention is designed to clear pulses of a clock signal output from the auxiliary storage device for each information unit, which is cleared by a signal indicating a reference position output from the auxiliary storage device. A counter for counting, a FROM which is addressed by the count value outputted by this counter and stores various command data for the control unit, and a FROM which latches the command data outputted from this FROM and sends the command data to the above-mentioned data via the respective corresponding signal lines. A timing control circuit for an auxiliary storage device was created from a register that outputs to a control unit. (Embodiment of the Invention) An embodiment of the present invention will be described in detail below with reference to the drawings. This is a block diagram for explaining this embodiment. In the figure, 3 is a blank y/4dPROM, 5Fi, and a register. The counter 3 is supplied with an auxiliary storage device, such as a magnetic disk device, 1m drum device, etc. Counts clock pulses and outputs the count value.This counter 3 is reset by a signal output when the rotating recording medium reaches the reference position.FROM4u, counter 3 Each address stores command data that prompts the start of various operations performed by a control unit (not shown).The table above shows an example of the contents of FROM4. The left column shows the bit number, and the right column shows various operations performed by the control unit.The explanation of each word written in the right column is as follows. "WI'?, ITE DATA RHQUESTJ"
f-J, host device 1 For example, indicates that a request is made to the host computer for data to be sent to the auxiliary storage device. ``8YNCJ'' indicates that ``Tagasumi Baito'' is to be sent to the auxiliary storage device. [DATA AJ indicates that data supplied from a host device, such as a host computer, is written to the auxiliary storage device. [CRCJ is l'-CRC/
Indicates that "byte" is to be sent. "WRITE 8TARTJ" indicates to start a write operation to the auxiliary storage device. "FiAD 8TAT" indicates to start a read operation from the auxiliary storage device. [gNDJ indicates the end of the read or write operation. 1-PARITYJd, parity of the above 0 to 6 bits
This is a check bit. Register 5 latches the data supplied from P)LOM4 and divides this data into bit units. These circuits output signals to the control unit in response to the same clock pulses supplied to the counter 3 via corresponding signal lines. Based on the configuration described above, the operation of this embodiment will now be described. First, when the rotating recording medium reaches the reference position, a predetermined pulse is input to the color/printer 3. As this pulse, for example, an index pulse or a selector pulse is used. Then, the count value of counter 3 is cleared. Next, the counter 3 counts clock pulses supplied from the storage device for each information unit. Here, it means in units of information, for example, in units of bytes or units of bits. Counter 3 continues counting and outputs the count value to 210M4 each time. P) The LOM 4 is addressed by the supplied count value and outputs the command data stored at the address to the register 5. and. Register 5 latches the supplied command data,
This command data is output bit by bit to the control unit via the corresponding connection line. For example, assume that command data r00000001J is stored at the nth address of FROM4. In this case, when the count value supplied from the counter 3 is n, PRO8(4) outputs the command data ID0OOOOOO1j stored at this nth address to the register 5.The register 5 latches this command data. Then, in response to the clock pulse output from the auxiliary storage device, the control section receives [-Wl(ITE DATA B
Outputs a signal prompting the operation of EQUE8'l'J. or,
For example, assume that command data 1'-000010Q o'' is stored at the m-th address of P-OM4. In this case, when the count value supplied from the counter 3 is m, the FROM 4 outputs the command data r00001000J stored at the m-th address to the register 5. When the register 5 latches this command data, the register 5 outputs a clock pulse output from the auxiliary storage device.
A signal is output to the control unit to prompt the operation to send CR, C, and bytes to the auxiliary storage device. Similarly [7], this timing control circuit can output a signal prompting various other operations performed by the control section depending on the number of clock pulses output from the auxiliary storage device. Further, according to this embodiment, since a parity pit is provided in the P) LOM 4, timing control with fewer errors can be performed. [Effects of the Invention] As explained above, according to the present invention, the auxiliary rudder f! A timing control circuit that controls the timing of operations to be performed by the control section of one device can be created with a simple circuit. Further, with such a circuit, highly reliable timing control can be performed.
Claims (1)
クリアされ、前記補助記憶装置から情報単位毎に出力さ
れるクロック１４号のパルスヲカウントするカラ／りと
、 該カウンタが出力するカウント値によシアトレシングさ
れ、制御部に対する各種コマンドデータが格納されたＦ
ＲＯＭと、 該Ｐｉｔ、ＯＭから出力されたコマンドデータをラッチ
し、前記クロック信号によシ、夫々対応する信号線を介
して前記制御部へ出力するレジスタとから成る補助記憶
装置のタイミング制御回路。[Scope of Claims] A counter that is cleared by a signal indicating a reference position outputted from an auxiliary storage device and counts pulses of a clock No. 14 outputted from the auxiliary storage device for each information unit; F in which various command data for the control unit is stored based on the count value to be output.
A timing control circuit for an auxiliary storage device comprising a ROM, and a register that latches command data output from the Pit and OM and outputs it to the control section via corresponding signal lines in accordance with the clock signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117680A JPS599765A (en) | 1982-07-08 | 1982-07-08 | Timing control circuit of auxiliary storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117680A JPS599765A (en) | 1982-07-08 | 1982-07-08 | Timing control circuit of auxiliary storage device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS599765A true JPS599765A (en) | 1984-01-19 |
Family
ID=14717622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57117680A Pending JPS599765A (en) | 1982-07-08 | 1982-07-08 | Timing control circuit of auxiliary storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599765A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0162454A2 (en) * | 1984-05-25 | 1985-11-27 | Honeywell Bull Inc. | Single revolution disk sector formatter |
| JPH09319457A (en) * | 1996-05-28 | 1997-12-12 | Saitama Nippon Denki Kk | Timing signal generation circuit |
| JP2005011129A (en) * | 2003-06-20 | 2005-01-13 | Fujitsu Ltd | Interface circuit, electronic device and medium storage device |
| US6934674B1 (en) | 1999-09-24 | 2005-08-23 | Mentor Graphics Corporation | Clock generation and distribution in an emulation system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58175035A (en) * | 1982-04-06 | 1983-10-14 | Fuji Xerox Co Ltd | Timing generation circuit |
-
1982
- 1982-07-08 JP JP57117680A patent/JPS599765A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58175035A (en) * | 1982-04-06 | 1983-10-14 | Fuji Xerox Co Ltd | Timing generation circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0162454A2 (en) * | 1984-05-25 | 1985-11-27 | Honeywell Bull Inc. | Single revolution disk sector formatter |
| JPH09319457A (en) * | 1996-05-28 | 1997-12-12 | Saitama Nippon Denki Kk | Timing signal generation circuit |
| US6934674B1 (en) | 1999-09-24 | 2005-08-23 | Mentor Graphics Corporation | Clock generation and distribution in an emulation system |
| JP2005011129A (en) * | 2003-06-20 | 2005-01-13 | Fujitsu Ltd | Interface circuit, electronic device and medium storage device |
| JP4495924B2 (en) * | 2003-06-20 | 2010-07-07 | 東芝ストレージデバイス株式会社 | Interface circuit, electronic device, and medium storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3209330A (en) | Data processing apparatus including an alpha-numeric shift register | |
| JPS5830611B2 (en) | Data guide | |
| US5127088A (en) | Disk control apparatus | |
| SE438747B (en) | FIELD DETECTION DEVICE FOR A DYNAMIC MEMORY | |
| JPH01129322A (en) | Fifo buffer controller | |
| US3899968A (en) | Print media identification code | |
| US4527273A (en) | Magnetic disc device | |
| JPS599765A (en) | Timing control circuit of auxiliary storage device | |
| EP0121097A2 (en) | Identification field scan apparatus in a multiple transducer data storage device | |
| US3331053A (en) | Format control for disk recording | |
| US5911031A (en) | IC card memory for recording and reproducing audio and/or video data concurrently or separately and a control method thereof | |
| US3344403A (en) | File selection system | |
| US3581285A (en) | Keyboard to memory peripheral device | |
| US4584619A (en) | Programmable servo pattern generator | |
| JPH0135425B2 (en) | ||
| JPS60181855A (en) | Function monitor for memory | |
| JPH0721700A (en) | Memory system for correcting error | |
| JPS61156427A (en) | Controller for magnetic disk device | |
| SU1660050A1 (en) | Device for checking data stored on a magnetic medium | |
| US5542092A (en) | Method and system for setting bus addresses in order to resolve or prevent bus address conflicts between interface cards of a personal computer | |
| SU487417A1 (en) | Memory device | |
| JPS6047634B2 (en) | Read data correction device | |
| SU769640A1 (en) | Device for checking read-only storage | |
| SU849250A1 (en) | Device for checking and correcting information | |
| SU1571593A1 (en) | Device for checking digital units |