JPS5995731A - Thyristor valve - Google Patents

Thyristor valve

Info

Publication number
JPS5995731A
JPS5995731A JP20707582A JP20707582A JPS5995731A JP S5995731 A JPS5995731 A JP S5995731A JP 20707582 A JP20707582 A JP 20707582A JP 20707582 A JP20707582 A JP 20707582A JP S5995731 A JPS5995731 A JP S5995731A
Authority
JP
Japan
Prior art keywords
voltage
gate
circuit
power supply
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20707582A
Other languages
Japanese (ja)
Inventor
Nobuo Sashida
佐志田 伸夫
Toshio Nakatani
中谷 俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20707582A priority Critical patent/JPS5995731A/en
Publication of JPS5995731A publication Critical patent/JPS5995731A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage

Abstract

PURPOSE:To prevent a thyristor from being destroyed by a too small gate pulse, by monitoring a gate circuit power supply voltage, and stopping a gate pulse when the power supply voltage of the gate circuit is not sufficiently charged. CONSTITUTION:A voltage divider 20 is set so as to turn on an AND logical circuit 21 when there exists an output of an operational amplifier 19 in response to a voltage being a prescribed value or over of a capacitor 6. When the voltage of an AC power supply is reduced and the charging voltage of the capacitor 6 is decreased, an output voltage of the amplifier 19 is reduced accordingly and the circuit 21 is not turned on, then a signal applied to a trigger signal input terminal 12 does not reach a transistor 13 and no current flows from the gate circuit 3.

Description

【発明の詳細な説明】 この発明は、直流送電用交直変換器などに使用されるサ
イリスクパルプにおいて、各サイリスタのゲートにゲー
ト電流を供給するためのゲート回18に関するもので、
特にサイリスタ電圧からゲート電流を供給するための電
源を得るようなゲート回j!に適用されるものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a gate circuit 18 for supplying gate current to the gate of each thyristor in thyrisk pulp used in AC/DC converters for DC power transmission, etc.
In particular, gate circuits that obtain power for supplying gate current from the thyristor voltage! This applies to

この種のサイリスクパルプは、サイリスク単体の耐圧よ
シも非常に電圧が高い回路に使用される為、第1図に示
すように多数個の直列接続されたサイリスクと、分圧回
路、ゲート回路等から構成されている。
This type of Silisk pulp is used in circuits with a much higher voltage than the withstand voltage of Silisk alone, so as shown in Figure 1, a large number of Silisks are connected in series, a voltage divider circuit, and a gate circuit. It is composed of etc.

第1図において、(1)はサイリスタ、(2)は分圧回
路、(3)はゲート回路である。
In FIG. 1, (1) is a thyristor, (2) is a voltage dividing circuit, and (3) is a gate circuit.

ところで、1丈イリスタバルプ中の全サイリス夕は、1
つの点弧信号に対して一斉に動作しなければならないの
で、各サイリスタ(1)のゲート電流は同時に供給され
る必要がある。一方、各サイリスク(1)は接続された
高電位にあり、しかも各サイリスタ<1)の電位ハシ市
なっているので、各ツ゛イリスタのゲート回路(3)は
互いに絶縁されていなければならない。このような条件
を満すために、電気的な絶縁物である光ファイバを用い
て、光信号でゲート信号を伝送することが、従来から行
なわれている。ところが、光ファイバを伝わる尤エネル
ギーだけでは、サイリスクのゲート電流を流すエネルギ
ーを送ることはできないので、ゲート回路の電源は各サ
イリスクの電位で、分圧回路(2)から作られる。この
ような回路の1例(!−第2図に示す。
By the way, the total number of sires in the 1-jo Iristabulp is 1
The gate currents of each thyristor (1) need to be supplied at the same time, since they must operate in unison for the two ignition signals. On the other hand, since each of the thyristors (1) connected thereto is at a high potential and the potential of each thyristor <1) is the same, the gate circuits (3) of each thyristor must be insulated from each other. In order to satisfy such conditions, it has been conventionally practiced to transmit gate signals as optical signals using optical fibers, which are electrical insulators. However, the potential energy transmitted through the optical fiber alone cannot send the energy that causes the gate current of the thyrisk to flow, so the power source for the gate circuit is generated from the voltage divider circuit (2) at the potential of each thyrisk. An example of such a circuit (!--shown in FIG. 2).

第2図において、(1)はサイリスク、(2)はコンデ
ンサ及び抵抗器よりなる分圧回路、(3)はゲート回路
、(4)は光信号を受光するとオンするフォトトランジ
スタ、(5)は抵抗器、(6)はゲート電源が充電され
るコンデンサ、(7)はダイオード、(8)はツェナー
ダイオード、(10は光ファイバ、αυは点弧回路、@
は点弧信号入力端子、Qはトランジスタ、0.41は発
光ダイオードである。
In Figure 2, (1) is Cyrisk, (2) is a voltage dividing circuit consisting of a capacitor and resistor, (3) is a gate circuit, (4) is a phototransistor that turns on when receiving an optical signal, and (5) is Resistor, (6) is the capacitor charged by the gate power supply, (7) is the diode, (8) is the Zener diode, (10 is the optical fiber, αυ is the ignition circuit, @
is an ignition signal input terminal, Q is a transistor, and 0.41 is a light emitting diode.

以下、第2図に基き従来のゲート回路の動作を説明する
。サイリスク(1)に印加される電圧により、分圧回路
(2)を通してコンデンサ(6)に電流が流れ、ゲート
回路(3)の電源になる。コンデンサ(6)の充電電圧
はツェナーダイオード(8)により制限される電圧Vz
 iで上昇する。サイリスク(1)に印加される電圧の
一例を第3図aに示す。これは、変換器がコンバータ運
転している時の波形である。この状態で点弧信号入力端
子(2)に点弧信号が入力されると、トランジスタα葎
がオンして、発光ダイオードαaに電流が流れ、光信号
を発する。この光信号が光ファイバ00全通してフォト
トランジスタ(4)に与えられると、フォトトランジス
タ(4)がオンしてコンデンサ(6)に充電されていた
電荷が抵抗器(5)とサイリスク(1)のゲートを通じ
て放電され、サイリスク(1)にゲート電流が流れる。
The operation of the conventional gate circuit will be explained below based on FIG. The voltage applied to the SIRISK (1) causes current to flow through the voltage divider circuit (2) to the capacitor (6), which becomes the power source for the gate circuit (3). The charging voltage of the capacitor (6) is limited by the Zener diode (8) Vz
It rises with i. An example of the voltage applied to Cyrisk (1) is shown in Figure 3a. This is the waveform when the converter is in converter operation. When an ignition signal is input to the ignition signal input terminal (2) in this state, the transistor αa is turned on, current flows through the light emitting diode αa, and a light signal is emitted. When this optical signal is applied to the phototransistor (4) through the entire optical fiber 00, the phototransistor (4) turns on and the charge stored in the capacitor (6) is transferred to the resistor (5) and the cyrisk (1). is discharged through the gate of , and a gate current flows through the cyrisk (1).

サイリスクのゲート電流は第3図すのタイミングで与え
られる。この時のコンデンサ(6)の充電電圧、即ちゲ
ート回路電源電圧波形は第3図Cに示すようになる。ゲ
ート電流が流れると充電電圧が放電していき、サイリス
クがオフしてサイリスクに電圧か印加されると、充電電
圧がツェナー制限電圧Vzまで上昇する。
The gate current of Cyrisk is given at the timing shown in Figure 3. At this time, the charging voltage of the capacitor (6), that is, the waveform of the gate circuit power supply voltage is as shown in FIG. 3C. When the gate current flows, the charging voltage is discharged, and when the thyrisk is turned off and a voltage is applied to the thyrisk, the charging voltage rises to the Zener limit voltage Vz.

ところで、変換器が正常な運転をしている時は上記のよ
うな運転をするが、例えば変換器が接続されている交流
系統で事故がおきた場合等では、サイリスクに印加され
る電圧が通常の運転よりもかなり低くなる事が考えられ
る。この場合、コンデン−!/−(6)を充電する電流
も小さくなり、極端な場合には、ツェナー制限電圧まで
充電できなくなる半合か発生する。ところが従来のゲー
ト回路では、ブイリスク電圧に係わらず、光信号が与、
tられるとゲート電流を流そうとするので、不充分なゲ
ート回路電源電圧により、サイリスクに定格グー1〜電
流以下の過小ゲートパルスを流すことに々す、クージオ
ン過程でサイリスクを破壊するという大きな不都合が生
じることがあった。
By the way, when the converter is operating normally, it operates as described above, but if an accident occurs in the AC system to which the converter is connected, for example, the voltage applied to the SI risk may It is conceivable that it will be considerably lower than when driving. In this case, Condens! The current for charging /-(6) also becomes small, and in extreme cases, a half-full charge occurs where charging to the Zener limit voltage is no longer possible. However, in conventional gate circuits, the optical signal is not applied regardless of the buoy risk voltage.
When the gate current is turned on, the gate current tries to flow, so if the gate circuit power supply voltage is insufficient, a too small gate pulse of less than the rated current will be applied to the sirisk, which is a big disadvantage of destroying the sirisk in the cursion process. sometimes occurred.

又、サイリスクの電流が小さくて断続するような場合、
サイリスクの点弧すべき期間中に順電圧が検出されると
ゲート電流を流すという制御は通常行なわれるが、コン
デンサ(6)に充電された電荷以上に何回もゲート電流
を流そうとすれば、上記と同様に、過小パルスになりサ
イリスク破壊に至ることがあった。
Also, if the current of Cyrisk is small and intermittent,
Normally, control is performed to flow the gate current when a forward voltage is detected during the period when the Cyrisk should be fired, but if you try to flow the gate current more times than the charge charged in the capacitor (6), , as above, the pulse may be too small, leading to destruction of the cyrisk.

この発明は、以上のような従来のゲート回路の欠点を除
去し、ゲート回路電源電圧を監視して、ゲート回路電源
電圧が充分に充電されていない時にはゲートパルスを停
止させることにより、サイリスクか過小ゲートパルスで
破壊させることを未然に防止することを目的としている
The present invention eliminates the drawbacks of the conventional gate circuit as described above, monitors the gate circuit power supply voltage, and stops the gate pulse when the gate circuit power supply voltage is not sufficiently charged, thereby reducing the risk of si-risk or under-charging. The purpose is to prevent damage caused by gate pulses.

この発明の一実施例を第4図について説明する。An embodiment of the invention will be described with reference to FIG.

なお、図中同一符号を付した部分は、同−又は相当部分
を示す。
In addition, parts with the same reference numerals in the drawings indicate the same or equivalent parts.

第4図において、αQは発光ダイオードQ5で、抵抗器
uす全通してコンデンサ(6)の両端に接続されている
。a″7)Iよ一端か発光ダイオードαGに面した光フ
ァイバ、o樽は光ファイバαηの他端に面した受光ダイ
オードで、上記光ファイバαηにより発光グイオ−ドu
Oと受光ダイオード9句が光学的に結合されている。四
は受光ダイオード(ト)の光電流を増幅する演算増幅器
、(21)はアンド論理回路で、その一方の入力は分圧
器(イ)を通じて、演算増幅器0.1の出力に接ん”5
され、他方の入力は点弧信号入力端子@に接続され、出
力はトランジスタCL3のペースに接続されている。
In FIG. 4, αQ is a light emitting diode Q5, which is connected to both ends of the capacitor (6) through the resistor u. a''7) One end of I is an optical fiber facing the light emitting diode αG, and o is the light receiving diode facing the other end of the optical fiber αη.
O and nine light-receiving diodes are optically coupled. 4 is an operational amplifier that amplifies the photocurrent of the photodetector diode (G), and (21) is an AND logic circuit, one input of which is connected to the output of the operational amplifier 0.1 through a voltage divider (A).
The other input is connected to the ignition signal input terminal @, and the output is connected to the pace of transistor CL3.

今、変換器が正常な動作をしていてサイリスクバルブに
正規の電圧が印加されているとすると、ゲート回路(3
)のコンチン? (6)もツェナーダイオード(8)の
制限電圧に充電されている。発光ダイオードQQけコン
デンサ(6)の充電電圧に応じた光信号を発生し、その
光信号は光ファイバ叩を介して受光ダイオードα匂で電
流に変換されるので、演算増幅器0りは、コンデンサ(
6)の充電電圧に応じた電圧を出力する。ここで、分圧
器に)の設定を、コンデンサ(6)の所定以上の電圧に
応じた演算増幅器Q1の出力があった時にアンド論理回
路■υをオンするように設定しておけば、点弧信号入力
端子(6)に加えられる信号はコンデンサ(6)が所定
の電圧に充電されているという条件でトランジスタUa
に達し、発光ダイオードa<を発光させ、ゲート回路(
3)がゲート電流を流してサイリスク(1)を点弧させ
る。
Now, assuming that the converter is operating normally and the normal voltage is being applied to the thyrisk valve, the gate circuit (3
) of Conchin? (6) is also charged to the limited voltage of Zener diode (8). The light emitting diode (QQ) generates an optical signal corresponding to the charging voltage of the capacitor (6), and the optical signal is converted into a current by the light receiving diode (α) via the optical fiber.
6) Outputs a voltage according to the charging voltage. Here, if the settings of the voltage divider () are set so that the AND logic circuit The signal applied to the signal input terminal (6) is applied to the transistor Ua on the condition that the capacitor (6) is charged to a predetermined voltage.
is reached, the light emitting diode a< is made to emit light, and the gate circuit (
3) causes the gate current to flow and ignites the cyrisk (1).

ここで、例えばサイリスクパルプか接続されている交流
電源が電圧低下し、コンデンサ(6)の充電電圧が低下
したとする。すると、演算増11m器(1ツの出力電圧
もそれに応じて低下し、アンド論理回路c1.υもオン
されないため、点弧信号入力端子(6)に加えられる信
号はトランジスタα@に達せず、従ってゲート回路(3
)がゲート電流を流すこともない。
Here, for example, assume that the voltage of the AC power supply to which Cyrisk Pulp is connected decreases, and the charging voltage of the capacitor (6) decreases. Then, the output voltage of the arithmetic amplifier 11m (1) decreases accordingly, and the AND logic circuit c1.υ is not turned on, so the signal applied to the ignition signal input terminal (6) does not reach the transistor α@, Therefore, the gate circuit (3
) does not cause gate current to flow.

即ちこの発明によれば、ゲート回路電源電圧が低下した
時には、点弧信号を停止しゲート電流を流さないように
することで、過小ゲートパルスによりツーイリスクが破
壊されることを、未然に防止することができる。
That is, according to the present invention, when the gate circuit power supply voltage drops, the ignition signal is stopped and the gate current is not allowed to flow, thereby preventing the tool risk from being destroyed due to an insufficient gate pulse. I can do it.

更に、この発明の別の実施例を第5図について説明する
Further, another embodiment of the invention will be described with reference to FIG.

第5図において、四は分圧抵抗を通じてサイリスク(1
)K並列に接続された発光ダイオード、(イ)は光ファ
イバ、(ハ)は受光ダイオード、四は演算増幅器、(7
)はゲート回路模擬回路、@はコンデンサ、に)はトラ
ンジスタ、四はサイリスクのゲートを模擬するダイオー
ドである。
In Figure 5, 4 is the si risk (1
) K light emitting diodes connected in parallel, (A) optical fiber, (C) light receiving diode, 4 operational amplifier, (7
) is a gate circuit simulation circuit, @ is a capacitor, ) is a transistor, and 4 is a diode that simulates the gate of Cyrisk.

発光ダイオード(イ)はブイリスク(1)に印加される
電圧に応じた光信号を出力する。その光信号は、光ファ
イバに)を通じて受光ダイオード(ハ)に送られ、演算
増幅器に)によシ再び電圧信号に変換される。
The light emitting diode (a) outputs an optical signal according to the voltage applied to the builisk (1). The optical signal is sent to a light receiving diode (c) through an optical fiber (), and is converted back into a voltage signal by an operational amplifier ().

ゲート回路模擬回路(ハ)は分圧回路(2)及びゲート
回路(3)の憲政を、電圧比に応じて模擬している。又
、トランジスタ脅とダイオード四はフォトトランジスタ
(4)とサイリスク(1)のゲート部分を模擬してお、
 リ、コンデンサ(財)には、あらゆる時点でコンチン
+j(6)の電圧と相似の電圧が出力されるようになっ
ている。その出力′dt圧は、第4図の例と同様に分圧
器(イ)を通して点弧回路αυのアンド論理回路■υの
一人力に接続されている。
The gate circuit simulation circuit (c) simulates the constitution of the voltage dividing circuit (2) and the gate circuit (3) according to the voltage ratio. In addition, the transistor and diode 4 simulate the gates of the phototransistor (4) and the transistor (1).
A voltage similar to the voltage of Contin+j (6) is output to the capacitor at all times. The output 'dt pressure is connected to the output of the AND logic circuit ■υ of the ignition circuit αυ through the voltage divider (A), as in the example of FIG.

今、変換器が正常な動作をして、コンデンサ(6)のゲ
ートMl源電圧が正規に充電されているとすると、コン
デンザニリの電圧もそれに応じて充電される。分圧器に
)をコンデンサ翰の電圧が所定以上になった時にアンド
論理回路01)がオンするように設定しておけば、前記
の例と同様にゲート回路(3)がゲート電流を流し、サ
イリスク(1)を点弧させる。
Now, assuming that the converter is operating normally and the gate Ml source voltage of the capacitor (6) is being charged normally, the voltage of the capacitor (6) is also being charged accordingly. If the voltage divider () is set so that the AND logic circuit (01) turns on when the voltage on the capacitor wire exceeds a predetermined value, the gate circuit (3) will cause the gate current to flow as in the previous example, and the (1) is ignited.

ここで再びサイリスクパルプが接続されている交流電源
が電圧低下し、コンデンサ(6)の充電電圧も低下した
とすると、ゲート回路模擬回路(ハ)のコンデンサ(ロ
)の充電電圧もそれに応じて低下する。
Here again, if the voltage of the AC power supply to which the Cyrisk Pulp is connected drops and the charging voltage of the capacitor (6) also drops, the charging voltage of the capacitor (b) of the gate circuit simulation circuit (c) will also change accordingly. descend.

従ってアンド論理回路■Vがオンしなくなり、第4図の
例と同様にゲート回路(3)がゲート電流を流さないよ
うになる。
Therefore, the AND logic circuit (IV) is no longer turned on, and as in the example of FIG. 4, the gate circuit (3) no longer allows gate current to flow.

即ち、第5図の例ではゲート回路電源電圧を模擬するこ
とで過小ゲートパルスがサイリスクに流れないようにし
て、サイリスクの破壊を防止する。
That is, in the example shown in FIG. 5, by simulating the gate circuit power supply voltage, an excessively small gate pulse is prevented from flowing into the sirisk, thereby preventing destruction of the sirisk.

なお、Oη、c13の光ファイバtまサイリスクパルプ
の部品を増し大形化を招くが、実際には発光ダイオード
四(4)、光ファイバ(17) q 、受光ダイオード
0樽脅、演算増幅器(,1g1(7)によるような電圧
監視系は、通常サイリスクバルブには設置されているの
で、第5図の例ではゲート回路模擬回路@及びアンド論
理回路竪υを付加するだけでよい。
In addition, although the optical fiber t of Oη and c13 increases the size of the parts, it actually increases the size of the optical fiber (4), optical fiber (17), light receiving diode (0), and operational amplifier ( , 1g1 (7) is usually installed in a silice valve, so in the example of FIG. 5, it is only necessary to add a gate circuit simulating circuit @ and an AND logic circuit υ.

以上のように、この発明によれば、サイリスクパルプの
ゲート回路電妃を監視し、又は模擬して、ゲート回路電
源電圧か低下した時に過小ゲートパルスでサイリスクか
破壊されることを防止したので、信頼性の高いツ゛イリ
スクパルプを得られる効果がある。
As described above, according to the present invention, the gate circuit voltage of the cylisk pulp is monitored or simulated to prevent the cylisk from being destroyed by an insufficient gate pulse when the gate circuit power supply voltage drops. This has the effect of producing highly reliable twillisk pulp.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はサイリスクパルプの構成を示す回路図、第2図
は従来のサイリスクパルプのサイリスク1素子分の詳細
な回路図、第3図は動作を説明する波形図、第4図はこ
の発明の一実施例によるサイリスクパルプのサイリスタ
1素子分の詳細な回路図、第5図はこの発明の別の実施
例によるサ−(’Jスクバルプのサイリスタ1素子分の
詳細な回路図である。 図において、(1)・・・サイリスク、(2)・・・分
圧回路、(3)・・・ゲート回路、(4)・・フォトト
ランジスタ、(5)・・・抵抗器、(6)・・・コンデ
ンサ、(7)・・・ダイオード、(8)・・・ツェナー
ダイオード、四す(ハ)・・・光ファイバ、αυ・・・
点弧回路、(6)・・・点弧信号入力端子、α4・・・
トランジスタ、す4 us n・・・発光ダイオード、
QQ・・・抵抗器、(至)(財)・・受光ダイオード、
uI四・・・演算増幅器、(4)・・・分圧器、Qυ・
アンド論理回路、(イ)・・ゲート回路模擬回路、e7
′)・・コンデンサ、(ハ)・・トランジスタ、(イ)
・・ダイオード。 なお図中同一符号は同−或は相当する部分を示す。 代理人 葛野信− 第1図 第31/1 L−J   1ワ1 特許庁長官殿 1、事件の表示枠L’la昭57−207075 P)
2、発明の名称 サイリスクバルブ 3、補正をする者 代表者片山仁へ部 6、補正の対象 明約書の発明の詳細な説明のイ市 6、 補正の内容 (1)明細書の第4頁第7行に「ダロオード」とあるの
を「ダイオード」と訂正する。 (2)同第7頁第16行〜第17行に「コンデンサ(6
)の所定以上の電圧」とあるのを「例えばツェナーダイ
オード(8)の制限電圧に等しいコンデンサ(6)の所
定の7と圧以上の電圧」と訂正する。 (3)同第7頁第20行に「所定の」とあるのを「上記
所定の」と訂正する。 以上
Figure 1 is a circuit diagram showing the configuration of Cyrisk pulp, Figure 2 is a detailed circuit diagram of one element of Cyrisk of conventional Cyrisk pulp, Figure 3 is a waveform diagram explaining the operation, and Figure 4 is this FIG. 5 is a detailed circuit diagram of one thyristor element of thyristor pulp according to an embodiment of the present invention. FIG. 5 is a detailed circuit diagram of one thyristor element of thyristor pulp according to another embodiment of the invention. In the figure, (1)...Sirisk, (2)...Voltage divider circuit, (3)...Gate circuit, (4)...Phototransistor, (5)...Resistor, (6 )...Capacitor, (7)...Diode, (8)...Zener diode, C...Optical fiber, αυ...
Ignition circuit, (6)... Ignition signal input terminal, α4...
Transistor, 4 us n... light emitting diode,
QQ...Resistor, (To) (Foundation)...Light receiving diode,
uI4...Operation amplifier, (4)...Voltage divider, Qυ・
AND logic circuit, (a)...gate circuit simulation circuit, e7
′)...Capacitor, (C)...Transistor, (A)
··diode. Note that the same reference numerals in the figures indicate the same or corresponding parts. Agent Makoto Kuzuno - Figure 1, Figure 31/1 L-J 1 Wa 1 Commissioner of the Japan Patent Office 1, case display frame L'la 1983-207075 P)
2. Title of the invention: Sairisk Valve 3. Representative Hitoshi Katayama of the person making the amendment Part 6: Detailed explanation of the invention in the statement subject to the amendment 6. Contents of the amendment (1) Section 4 of the description In the 7th line of the page, the word ``daroode'' is corrected to ``diode.'' (2) On page 7, lines 16 and 17, “Capacitor (6
) is corrected to read ``a voltage greater than a predetermined voltage of the capacitor (6), which is equal to the limiting voltage of the Zener diode (8), for example.'' (3) On page 7, line 20, the word "predetermined" is corrected to "the above predetermined". that's all

Claims (1)

【特許請求の範囲】 (1ンサイリスクに印加される電圧によってそのサイリ
スクのゲート電流を流すための電源を得るように構成さ
れたブイリスクパルプにおいて、サイリスクのゲート回
路電源あるいpよそれに相当する電圧を監視する装置と
、この監視装置による電源電圧が所定値以下のとき上記
サイリスタに対する点弧信号を停止する装置とを備えて
なるサイリスクパルプ。 (2ン監視装置はゲート電源の両端に接続され電源電圧
を光信号に変換する装置と、上記光信号を伝送する装置
と、伝送された光信号を電圧に変換する装置とで構成さ
れてなる特許請求の範囲第1項記載のサイリスクパルプ
。 (3)監視装置はサイリスクの両端に接続され一丈イリ
スクに印加される電圧を光信号に変換する装置と、上記
光信号を伝送する装置と、伝送された光信号を電圧に変
換する装置と、サイリスクのダート回路を模擬する装置
と、この模擬装置に上記電圧変換装置からの電圧を印加
する装置上で構成されてなる特許請求の範囲第1項記載
のサイリスクパルプっ
[Claims] (1) In a builisk pulp configured to obtain a power source for flowing a gate current of the sirisk by a voltage applied to the sirisk, the gate circuit power supply of the sirisk or a voltage corresponding to and a device that stops the firing signal to the thyristor when the power supply voltage from this monitoring device is below a predetermined value. (The two-in monitoring device is connected to both ends of the gate power supply. The cyrisk pulp according to claim 1, comprising a device for converting a power supply voltage into an optical signal, a device for transmitting the optical signal, and a device for converting the transmitted optical signal into a voltage. (3) The monitoring device includes a device that is connected to both ends of the cyrisk and converts the voltage applied to the cyrisk into an optical signal, a device that transmits the optical signal, and a device that converts the transmitted optical signal into a voltage. , a device for simulating a dirt circuit of Cyrisk, and a device for applying voltage from the voltage conversion device to the simulating device.
JP20707582A 1982-11-24 1982-11-24 Thyristor valve Pending JPS5995731A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20707582A JPS5995731A (en) 1982-11-24 1982-11-24 Thyristor valve

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20707582A JPS5995731A (en) 1982-11-24 1982-11-24 Thyristor valve

Publications (1)

Publication Number Publication Date
JPS5995731A true JPS5995731A (en) 1984-06-01

Family

ID=16533783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20707582A Pending JPS5995731A (en) 1982-11-24 1982-11-24 Thyristor valve

Country Status (1)

Country Link
JP (1) JPS5995731A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199429A (en) * 1987-10-09 1989-04-18 Nichicon Corp Dc high tension power supply device
JPH03109749U (en) * 1990-02-28 1991-11-11

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5631824A (en) * 1979-08-22 1981-03-31 Kubota Ltd Midget truck

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5631824A (en) * 1979-08-22 1981-03-31 Kubota Ltd Midget truck

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199429A (en) * 1987-10-09 1989-04-18 Nichicon Corp Dc high tension power supply device
JPH03109749U (en) * 1990-02-28 1991-11-11

Similar Documents

Publication Publication Date Title
US4491830A (en) Fire alarm system
US5155673A (en) Thyristor converter protection method and apparatus
JPS5843993B2 (en) Control circuit for high voltage thyristor rectifier
US4365164A (en) Vital contact isolation circuit
JPS5995731A (en) Thyristor valve
US3962624A (en) Thyristor rectifier
JPS5944809B2 (en) Photoelectric switch
JPS58154367A (en) Optical gate signal generator for thyristor converter
US4621314A (en) Thyristor converter control apparatus including differentiation arrangement to prevent abnormal operation
SU1596452A1 (en) Multiple-input logic element
US4675542A (en) Circuit arrangement for monitoring a thyristor
CN209419919U (en) LED backlight differential pressure security circuit
SU1201821A2 (en) Stabilized voltage converter with protection
SU984039A1 (en) Voltage-to-code converter
JPS6337578B2 (en)
SU629585A2 (en) Arrangement for power transformer differential protection
JPH01215116A (en) Dv/dt protection circuit for optical thyristor bulb
JPS60213219A (en) Method of protecting thyristor converter
SU1257740A1 (en) Device for protecting thyristor voltage inverter
JPS5911268B2 (en) thyristor conversion device
SU1585860A1 (en) Method of protecting static converters
JPH025273B2 (en)
SU1394361A1 (en) Device for controlling thyristor converter with protection
JP2000031528A (en) Photocoupler
JPH0374134A (en) Failure monitoring circuit of thyristor converter