JPS5992696A - Compound electronic switching device - Google Patents

Compound electronic switching device

Info

Publication number
JPS5992696A
JPS5992696A JP20182982A JP20182982A JPS5992696A JP S5992696 A JPS5992696 A JP S5992696A JP 20182982 A JP20182982 A JP 20182982A JP 20182982 A JP20182982 A JP 20182982A JP S5992696 A JPS5992696 A JP S5992696A
Authority
JP
Japan
Prior art keywords
circuit
signal
channel
pcm
time division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20182982A
Other languages
Japanese (ja)
Inventor
Hideaki Matsushita
松下 秀明
Kiyoshi Asano
清 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP20182982A priority Critical patent/JPS5992696A/en
Publication of JPS5992696A publication Critical patent/JPS5992696A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing

Abstract

PURPOSE:To perform communication between different code systems by specifying a high transfer speed to deal with the difference in signal system automatically through an added circuit when switching operation is carried out while a multiplex circuit with a different analog/digital converting circuit is connected. CONSTITUTION:A PCM sound circuit 103 has a specific pattern *1 inserted into the 1st channel and pieces PCM sound information inserted into the 2nd - the 24th channels. On the other hand, a circuit 107 matched with 24 PCM channels by DELTAM encoding has a specific pattern *2 inserted into the 1st channel. Those circuits are identified by kind identifying circuits 108 and 109. Then, a control circuit 112 receives an identified signal and decides how the signal bit of data on a circuit (highway) is to be fetched. A gate circuit 118 is controlled by a control signal 113; the signal bits of the 24 PCM systems are supplied to a signal transmitting and receiving circuit 121 and signal bits of the DELTAM encoding system are supplied to a signal transmitting and receiving circuit 122. The outputs of the signal transmitting and receiving circuits 121 and 122 are supplied to a switching control circuit 123.

Description

【発明の詳細な説明】 本発明は音声、データなどの複合電子交換装置に関し、
電子交換機において複数の符月形式のディジタル信号を
扱うことができるように拡張性をもたせようとするもの
である。
[Detailed Description of the Invention] The present invention relates to a composite electronic switching device for voice, data, etc.
The purpose is to provide expandability so that an electronic exchange can handle digital signals in multiple sign formats.

現在、はとんどのディジタル電話交換方式はPCM符号
形式で構成されている。このため異なるディジタル符号
化技術9例えばΔM方式などで構成されているシステム
との連接は不可能である。しかしながら音声などのアナ
ログ信号に限らず、データなどのディジタル信号として
混在化してきているシステムをも総合的に扱う交換機が
必要になってきており1本発明はその一構成例を提供す
るものである。
Currently, most digital telephone switching systems are implemented in PCM code format. For this reason, it is impossible to connect systems configured using different digital encoding techniques 9, such as the ΔM method. However, there is a growing need for a switching system that comprehensively handles not only analog signals such as voice, but also systems that are becoming mixed with digital signals such as data, and the present invention provides an example of such a configuration. .

本発明では、 PCM音声信号(64Kb/s )を基
本とし、 64Kb/sを1チヤネルとする時分割多重
交換方式をペースとする。そしてこの1チャネル当り6
4Kb/sのディジタル回線を24チャネル時分割多重
化した1、544Mb/s伝送路(以下、ハイウェイと
呼ぶ)を複数回線収容して時分割多重交換を行なう。な
おPCM以外の符号化方式。
The present invention is based on a PCM audio signal (64 Kb/s) and uses a time division multiplexing system with 64 Kb/s as one channel. And this 6 per channel
Time division multiplexing is performed by accommodating a plurality of 1,544 Mb/s transmission lines (hereinafter referred to as highways) in which 24 channels of 4 Kb/s digital lines are time division multiplexed. Note that this is an encoding method other than PCM.

例えばΔM符号化信号の場合は、1チヤネル64Kb/
sの容量のうち32Kb/sを信号として使い。
For example, in the case of a ΔM encoded signal, one channel is 64Kb/
32Kb/s of the capacity of s is used as a signal.

情報ビットの過剰分はブランクとして情報速度を合わせ
ることにより通話路の共用をはかるようにする。またハ
イウェイの収容ルートを任意とするため、ハイウェイ上
の特定のチャネルをその区別のために特定パターンとし
て使用する。
Excess information bits are left blank and the information speeds are matched so that the communication path can be shared. Furthermore, since the highway accommodating route is arbitrary, a specific channel on the highway is used as a specific pattern to distinguish between them.

ただし、これは初期設定など開設の時だけで良く、その
後は通常チャネルとして使用できる。
However, this only needs to be done at the time of initial setup, etc., and after that, it can be used as a normal channel.

ハイウェイ上の特定チャネルの特定パターンによりハイ
ウェイ種別を識別し、該当信号回路へ導くことにより信
号送受信を行なう。また異なる種別のハイウェイ相互の
通信の場合は、交換機内に設けられた符号変換回路l・
ランクにより変換を行なうようにして相互の通信が可能
なように構成する。
The highway type is identified based on the specific pattern of the specific channel on the highway, and signals are transmitted and received by guiding the signal to the corresponding signal circuit. In addition, in the case of mutual communication between different types of highways, a code conversion circuit l/
The configuration is such that mutual communication is possible by performing conversion based on rank.

次に本発明の実施例について図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.

第1図に本発明の一実施構成例を示す。FIG. 1 shows an example of an embodiment of the present invention.

100は電話機、1旧は電話加入者線、102は24チ
ヤネル用のPCM端局装置を示す。103はPCM24
チヤネルの1.544Mb/sディジタル回線を示す。
100 is a telephone set, 1 old is a telephone subscriber line, and 102 is a 24-channel PCM terminal equipment. 103 is PCM24
Channel 1.544 Mb/s digital line is shown.

第2図は1.544Mb/s PCM伝送路上のフレー
ムフォーマットを示し、1チヤネル64Kb/sで8ビ
ツトで構成される。時分割交換は64Kb/s1チヤネ
ル対応で行なわれる。
FIG. 2 shows a frame format on a 1.544 Mb/s PCM transmission line, and one channel is 64 Kb/s and consists of 8 bits. Time division exchange is performed for 64 Kb/s 1 channel.

104はPCM方式以外の符号変換方式の端末装置であ
り1本実施例の説明では便宜上、ΔM方式32Kb/s
/チャネル×11多重の多重化回路を想定している。す
なわち第6図(a)又は第6図(b)に示すような32
Kb/s X 11チヤネル(352Kb/s )の多
重化回路を想定している。105はこの多重化伝送路を
示している。106は伝送路105を複数本収容し、更
Vc1チャネル当りの伝送速度を64Kb/sK変換す
るディジタル端局装置を示す。
104 is a terminal device using a code conversion method other than the PCM method;
/ channel x 11 multiplexing circuit is assumed. That is, 32 as shown in FIG. 6(a) or FIG. 6(b).
A multiplex circuit of Kb/s x 11 channels (352 Kb/s) is assumed. Reference numeral 105 indicates this multiplex transmission path. Reference numeral 106 denotes a digital terminal equipment that accommodates a plurality of transmission lines 105 and further converts the transmission rate per Vc1 channel to 64 Kb/sK.

107はΔM符号化方式352Kb/s回線を2回線分
107 is a 352Kb/s line using the ΔM encoding method for two lines.

即ち11(多重)X2=22加入者分のデータをPCM
 24チヤネルの第2チヤネル〜第23チヤネル(22
チャネル分)に多重化して伝送する伝送路を示す。
In other words, data for 11 (multiplex) x 2 = 22 subscribers is PCM
2nd channel to 23rd channel of 24 channels (22
This shows the transmission path for multiplexing and transmitting signals (for each channel).

第3図(c)はその時分割多重された図を示す。FIG. 3(c) shows the time division multiplexed diagram.

この場合64Kb/s 1チヤネルの内容として半分。In this case, 64Kb/s is half the content of one channel.

即ち32Kb/s分の情報しか伝送していない。第6図
(C)中、*印で示す残シのビットは信号ビット用とし
て使用するが過剰分はブランクとする。
That is, only 32 Kb/s of information is transmitted. In FIG. 6(C), the remaining bits marked with * are used for signal bits, but the excess bits are left blank.

なお、この場合の第1チヤネルを除外している理由は後
述する。
Note that the reason for excluding the first channel in this case will be described later.

108、109はハイウェイの種別判別回路である。108 and 109 are highway type determination circuits.

それぞれのハイウェイ上のディジタルデータは特定チャ
ネルに特定パターンを挿入しており。
The digital data on each highway has a specific pattern inserted into a specific channel.

その種別が判別回路108.109によシ判別できるよ
うに構成されている。
The configuration is such that the type can be determined by determination circuits 108 and 109.

第4図は従来のPCM音声回線のフォーマットを示し、
第1チヤネルに特定パターン*1が挿入され、第2〜第
24チヤネルがPCM音声回線であることを示す。
Figure 4 shows the format of a conventional PCM audio line.
A specific pattern *1 is inserted into the first channel, indicating that the second to 24th channels are PCM audio lines.

第5図はΔM方式による音声又はデータのフォーマット
を示し、同じく第1チヤネルの特定パターン*2により
識別することができる。
FIG. 5 shows the audio or data format according to the ΔM method, which can also be identified by the specific pattern *2 of the first channel.

110、111は上記特定パターンの送出ラインを示し
、制御回路112ではこの信号を受信して。
Reference numerals 110 and 111 indicate transmission lines of the specific pattern, and the control circuit 112 receives these signals.

ハイウェイ上のデータのうち信号ビットをどのようにと
り込むかの制御を行なう。118はこの制御を行なうゲ
ート回路であり、ライン119゜120によりそれぞれ
の信号送受信回路121.122に導かれる。この実施
例では、信号送受信回路121はPCM24方式を想定
し1例えばPCM方式の信号ビットを次の通り取り扱う
。即ち、 PCM8ビツトのうち1ビツトを信号ビット
として用い残り7ビツトを情報ビットとして使用する。
Controls how signal bits of data on the highway are taken in. Reference numeral 118 denotes a gate circuit for performing this control, which is led to respective signal transmitting/receiving circuits 121 and 122 through lines 119 and 120. In this embodiment, the signal transmitting/receiving circuit 121 assumes the PCM24 system and handles signal bits of the PCM system, for example, as follows. That is, one bit of the eight PCM bits is used as a signal bit and the remaining seven bits are used as information bits.

122はΔM符号方式の信号情報を取り扱う信号送受信
回路であり、−例として552Kb/s回線上の共通線
信号を扱う例を示す。
Reference numeral 122 denotes a signal transmitting/receiving circuit that handles signal information of the ΔM encoding system, and an example is shown in which a common line signal on a 552 Kb/s line is handled.

第6図は352Kb/s回線上のビット配列を示し、1
チ1.ヤネルが共通線信号チャネル(フレーム同期及び
信号チャネル) F/Sとして使用されている。この小
フレームを18フレ一ム分により第7図の犬フレームを
得て、このビットの並びにより信号ビットを抽出して各
チャネル毎の信号を検出する共通線信号方式の場合を示
している。
Figure 6 shows the bit arrangement on a 352Kb/s line, with 1
Ch1. Janel is used as a common line signal channel (frame synchronization and signal channel) F/S. The dog frame shown in FIG. 7 is obtained by 18 small frames, and the signal bits are extracted from the bit arrangement to detect the signal for each channel.

123は信号送受信回路121.122よりの信号を受
信し、交換機の制御を行なう制御回路を示。
Reference numeral 123 indicates a control circuit that receives signals from the signal transmitting/receiving circuits 121 and 122 and controls the exchange.

す。124は時分割通話路を示し、 64Kb/s/ 
1チャネル単位の時分割交換を行なう。この構成法につ
いては種々の方式が提案されているのでここでは詳述し
ない。125はPCM回線とΔM回線の相互間で通話が
生じた場合、ここで上記2つの符号方式の変換を行なう
回路である。構成例としては合接による場合や、ディジ
タル処理による場合等が考えられるが、後者の場合、多
重処理方式をとるのが経済的である。
vinegar. 124 indicates a time division communication path, 64Kb/s/
Time division exchange is performed in units of channels. Various methods have been proposed for this configuration, so detailed description thereof will not be given here. Reference numeral 125 denotes a circuit that performs conversion between the above two code systems when a call occurs between the PCM line and the ΔM line. Possible configuration examples include joining or digital processing, but in the latter case, it is economical to use a multiprocessing method.

本発明は以上説明したように、アナログ/ディジタル変
換回路の異なる多重回線を収容して交換動作を行なう場
合、転送速度の高い方に統一シ、信号方式の違いを付加
回路により自動処理するように構成することにより9時
分割通話路を共用して異符号方式相互間の通信を可能に
構成することができる。
As explained above, when accommodating multiple lines with different analog/digital conversion circuits and performing switching operations, the present invention unifies the higher transfer rate and automatically processes differences in signal formats using an additional circuit. By configuring this, it is possible to share a 9-time division communication path and to enable communication between different code systems.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック構成図、第2
図はPCM24チヤネル端局方式の場合の時分割多重回
線上の多重フォーマットを示す図、第3図はΔM符号化
方式の時分割多重回線2回線分を本発明の目的に合わせ
るために1.544Mb/s多重回線へ時分割多重する
様子を示す図。 第4図はPCM24チヤネル回線のうち第1チヤネルを
多重回線の区別のために特定パターンを挿入して残り2
3チヤネルを通話路として使用することを示す図であり
、第5図は第4図と同じく第1チヤネルを特定パターン
用に使用し、残りチャネルを352Kb/s多重回線2
回線分の情報を多重化する場合を示し、第6図は352
Kb/s回線の、フレーム同期、信号ビットと情報ビッ
トの配列を示し、第7図は352Kb/sのF/sビッ
トで構成される共通線信号フォーマントを示す。 図中、100は電話機、1o2はPCM端局装置。 104は端末装置、 108,109は判別回路、11
2は制御回路、118はゲート回路、 121,122
は信号送受信回路、123は交換機制御回路、124は
時分割通話路、125は符号変換回路。 第3 (n、) 図 (G) CH2CH3〜  GH1+   GH12〜CH24
第4図 □□H 電8古ヌはテ′−夕            霜1占ヌ
はう2夕11子ャネル               
   1Fチャネル第6図 第7図
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG.
The figure shows a multiplex format on a time division multiplex line in the case of the PCM24 channel terminal system, and FIG. FIG. 2 is a diagram illustrating how time division multiplexing is performed on a /s multiplex line. Figure 4 shows that a specific pattern is inserted into the first channel of the 24 PCM channels to distinguish between multiple channels, and the remaining 2
This is a diagram showing that three channels are used as communication paths, and in FIG. 5, the first channel is used for a specific pattern as in FIG.
Figure 6 shows the case where information for lines is multiplexed.
The arrangement of frame synchronization, signal bits and information bits of a Kb/s line is shown, and FIG. 7 shows a common line signal formant consisting of 352 Kb/s F/s bits. In the figure, 100 is a telephone, and 1o2 is a PCM terminal device. 104 is a terminal device, 108 and 109 are discrimination circuits, 11
2 is a control circuit, 118 is a gate circuit, 121, 122
123 is a signal transmission/reception circuit, 123 is an exchange control circuit, 124 is a time division communication path, and 125 is a code conversion circuit. 3rd (n,) Figure (G) CH2CH3~GH1+ GH12~CH24
Figure 4 □□H Telephone 8 Old Nu is Te'-Yu Frost 1 Divination Nu Hau 2 Evening 11 Child Channel
1F Channel Figure 6 Figure 7

Claims (1)

【特許請求の範囲】[Claims] 1.1チャネル当り64Kb/sのディジタル回線を2
4チャネル時分割多重した1、544Mb/s伝送路(
以下、ハイウェイと呼ぶ)を複数回線収容し。 時分割多重交換を行なう時分割多重交換機において、 
PCM方式にてアナログ信号をディジタル化する時分割
多重回線と、 PCM方式とは異なる符号変換方式の回
線であって1.544Mb/s以下の情報量の回線を同
一速度のハイウェイとして時分割多重回線として収容し
、それぞれの符号化方式に適合した交換信号処理装置を
別々に設けると共に、ハイウェイ上の特定チャネルに挿
入した特殊符号によりいずれの符号方式の回線であるか
を検出する回路を設けて該当する符号方式の信号送受信
回路に導くように構成し、異なる符号方式相互間での通
信の場合には上記交換機内に設けられた符号変換回路ト
ランクを接続することにより、同一通話路を共用して異
なる符号形式間の通信が可能なように構成した事を特徴
とする複合電子交換装置。
1. Two 64Kb/s digital lines per channel
1,544 Mb/s transmission line with 4 channels time division multiplexed (
(hereinafter referred to as highway), accommodates multiple lines. In a time division multiplex exchange that performs time division multiplexing,
A time division multiplex line that digitizes analog signals using the PCM system, and a line that uses a code conversion system different from the PCM system and that has an information volume of 1.544 Mb/s or less are treated as highways at the same speed. In addition to separately installing exchange signal processing equipment compatible with each encoding method, a circuit is also installed to detect which encoding method the line is based on a special code inserted into a specific channel on the highway. In the case of communication between different encoding systems, the same communication path can be shared by connecting the code conversion circuit trunk provided in the switching equipment. A composite electronic switching device characterized by being configured to enable communication between different code formats.
JP20182982A 1982-11-19 1982-11-19 Compound electronic switching device Pending JPS5992696A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20182982A JPS5992696A (en) 1982-11-19 1982-11-19 Compound electronic switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20182982A JPS5992696A (en) 1982-11-19 1982-11-19 Compound electronic switching device

Publications (1)

Publication Number Publication Date
JPS5992696A true JPS5992696A (en) 1984-05-28

Family

ID=16447582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20182982A Pending JPS5992696A (en) 1982-11-19 1982-11-19 Compound electronic switching device

Country Status (1)

Country Link
JP (1) JPS5992696A (en)

Similar Documents

Publication Publication Date Title
JPH0632522B2 (en) Digital signal transmission method
JPS5992696A (en) Compound electronic switching device
CN106412767A (en) Sound mixing method and sound mixing circuit
FI74846B (en) KOPPLINGSANORDNING FOER FOERBINDANDE AV ANALOGSIGNALER AVGIVANDE SAENDARANORDNINGAR MED ANALOGSIGNALER UPPTAGANDE MOTTAGARANORDNINGAR VIA EN TIDSMULTIPLEX-DATAOEVERFOERINGSANLAEGGNING.
JPH11298999A (en) Multi-channel pcm sound signal transmitting system
JPH06181463A (en) Digital communication equipment
JPS61239736A (en) Bit steal system
US5892771A (en) System for establishing a TDM information protocol over a communications path
KR840006899A (en) Speech and Data Synthesis Circuits and Methods and PABX Using the Same
JP2692111B2 (en) DSI-ADPCM device
JPH0375106B2 (en)
JPS6251354A (en) Conference communication control system
JPS5819048A (en) Data multiplex separating system
JPS6376649A (en) Terminal adding device
JPH0583751A (en) Digital trunk for line signal reception at in-band
JPS60157350A (en) Transmission system of digital subscriber line
JP2828417B2 (en) Unified switching system for analog line-related information signals and ISDN line-related information signals in telephone exchanges
JPS58127443A (en) Digital multiplex communication system
JP3248503B2 (en) Time division multiplexing circuit and time division multiplexing method
JPH04332249A (en) Interstation transmission system for remote switchboard
JPH01273448A (en) Signaling transmission system
JPH02149034A (en) Duplexing system for order-wire line
JPS5810941A (en) Setting system for order line
JPH03104437A (en) Digital signal multiplex transmission system
JPH0451103B2 (en)