JPS5991737A - 自動可調整等化回路網 - Google Patents

自動可調整等化回路網

Info

Publication number
JPS5991737A
JPS5991737A JP58195402A JP19540283A JPS5991737A JP S5991737 A JPS5991737 A JP S5991737A JP 58195402 A JP58195402 A JP 58195402A JP 19540283 A JP19540283 A JP 19540283A JP S5991737 A JPS5991737 A JP S5991737A
Authority
JP
Japan
Prior art keywords
network
adjustment
equalization
circuit
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58195402A
Other languages
English (en)
Inventor
ウイレム・フアン・ド−ルン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS5991737A publication Critical patent/JPS5991737A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/04Control of transmission; Equalising
    • H04B3/06Control of transmission; Equalising by the transmitted signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
本発明は、紹た。゛1;接続さイ1、ピーク検波器から
取出さイ′また同じ大きさの電圧で制御される多数の調
整回路網を具える自動可調整等化回路網に関するもので
ある。 かかる自動h]調整等化回路網は、例えばパルス符号変
調伝送方式に使用される。この伝送方式(こおいては、
多くの場合テーブルによって構成される伝送路の伝送特
性は2個の順次の増1111rf ’CJ間の距離及び
周囲温度の関数として表わされる。増幅器の構造をでき
る限りri!+単11つ均一(こするためには、パルス
再生に必要とさイ′シる等化増lIl!li器の等化は
、公称温度における公称長さの伝送路の伝送特性を等化
する固定区域と、実際に発生する公称長さ及び公称温度
の偏移によって生じる公称伝送特性の変動を自動的に等
化する可N、1整区域とで達成する。 、二の自動的に等化するだめの調整信号は、例えばθ、
l整回路にJ:す?11ら第1、この調整回路は等比増
111iii器の出力端子に+HIffさlまたビーク
4if’を波器を具え、この検波器の出力信号を初゛化
増幅器の−1“d整に用いて調整回路の出力側のパルス
信号が一定のビークf直を有するようにする。 所定の状態のもとでは単一等化回路網で達成し得ない程
度−に所望の制御範囲を人きくすることが、できる。例
えば、対称ケーブルの8Mビット】201チヤネルのパ
ルス和号変調方式に対して、自動等化装置は、4−22
4 MH2で5 ’6 dBの調整範囲、即ちイビット
・周波数を必要とする。この大きな制御範囲を必要とす
る理由は、使用可能な区域の長さが対称ケーブルの地理
的状態及び近接漏話の双方に呻く依存するからである。 データ伝送(こおいて固定パターン間を切換えると位相
が非直線性となり、その結果クロック周波数のジッタ(
切換ジッタ)を発生するため、設計精度の観点から等化
による位相の1σ線性が特に重装となる。等化しこよる
全制御範囲にわたって位相の直線性を保持するため(こ
は、ケーブルの減衰を実際上前記ヒ′ット・周波数まで
等化する必要がある。こイ1.は%ビット。 周波数で56 dBの調整掃引を必要とする場合、全ピ
ット同波数で79 dBの調整掃引が必要となることを
、0昧する。単−等化回路網番こよりこの広い制御範囲
をカバーすることは不可能である。かかる場合
【こけ、
数1固の等化101路網を直列接続し、調整回路により
こnら回路網の増幅度を同時に調数個の等化回路網を同
時G、:調整する場合には等化を行なう周波数帯の高域
ff1(分において、不所望な種々の回路網の調整誤り
が相加さ21.るという欠点がある。 不発明の目的はIif記間順点を解決せんとするにある
。 不発明は、縦続接続され、ピーク検波器から取出された
同じ大きさの電圧で制御される多数の調整回路網を具え
る自動可調整等化回路網において、各調整回路網を異な
る基準回圧に接続して、各調整回路網が前段の回路網の
最端調整((7置到達後にのみ動作状p8となるように
したことを特徴とする。 不発明の実施例を図面につき説明する。 第1図に示す本発明等化回路網は1a列に配置した4個
の調整回路l乃至■を具える。等化すべき入力信号を等
化回路網の入力端子11こ供給し、この入力端子1を調
整回路網lの入力端子に接続する。調整回路網■の出力
信号をフィルタ7を紅て等化回路網の出力端子8に供給
する。フィルタ7・の1i力端子を、ピーク検波器6を
紅で各調整回路網l乃至■の制御入力端子2・8・4及
び5に接続する。夫々の調整回路網1 、11 、 I
及び■の基準■i田大入力端子6・14.12及び10
を抵抗17 、 l 5 、18及び11により構成さ
れる分圧器の異なる点に夫々接続する。分圧器を端子点
18及び9間に配置し、これら端子点しこ等化回路網の
供給m圧を供給する。遅延重圧U]、U2゜U8は、抵
抗15.1a 、及び11の両端に・夫々発生する。こ
2’tら遅延屯田は入力端子2.8.4及び5に供給さ
れる制御信号と共働してOtJ段の調整回路がその最端
の調整位置に到達した後のみ次の調整回路網が動作し得
るようにする。以下の説明から明らかなようしこ、これ
はこの調整回路網が最適設計位置にあることを:留味す
る。この位置は所望の等化に依存し、最大位置或いは最
小位置を取ることができる0こnは、不発明の等化回路
網において次段の調整回路網の調整誤りだけが重要とな
ることを意味する。残りの調整回路網の全部が次段の調
整回路網の調整中に最適設計位置にあ・ればこれら調整
回路網は等化回路網の全調整課りに寄与しない。調整回
路網自体も制御m圧に対して直流増幅機能を冶°するた
め、2つの’ili L4’、する制御電圧間の電位差
を0.2v以上必要とする必要はない。この値は臨界値
ではない。調整回路網を順次に動作させるためには、前
記?LF、位差を比較的大きく、例えば0.8v以上に
選定する。制御ループの増幅度を高くすることにより、
調整回路網のある回路網がノσ端位置に到達しても、次
段の調整回路網が中断することなく自動的に動作状即と
なるようにする。 第2図の等化回路網の例Gこおいては、調整回路網Iは
6個のトランジスタ20乃至26と1増幅器29と、3
個の抵抗26.27及び28と、5個のインピーダンス
4fJ、41.42・48及び44とを具える。抽々の
ジrG 阜”tu圧は的外配置の;3個の抵抗18,1
5及び17を具える分圧器により発生させ、この分圧器
は等化回路網の端子点12及び18間に配設する。処理
すべき入力18号v1をインピーダンス40乃至4.9
を具えるイン、ビーダンス回路の入力端子1に供給する
。このインピーダンスl”+路網を2個の調整回路網I
及び■に結合する。インピーダンス回路網の用カを所定
の伝送性11:、を有ずフィルタ例えばナイキストフィ
ルタに供給し、その出力信号を出力端子8がら取出ずが
2個の調整回路網I及び…の増幅Io゛をRi制御する
ための制御信号はピーク検波器6により発生させる。調
整回路網Iは、増幅IVが1より十分に大きい増I16
器29を具え、この増幅器の出力端子をインピーダンス
44及び45の接続点に接続し且つその入力端子を2個
のトランジスタ2o及び22のコレクタの接経1点に接
続する。さらGこ2個のトランジスタ20及び22の接
続点を、抵抗2 e ヲにテ端子点】2に接続する。ト
ランジスタ20及び21のエミッタを、相互接続すると
共に直列配置6のトランジスタ24のコレクターエミッ
タ通路及び、抵抗27を経て、端子点18に接続する。 トランジスタ24のベースをインピーダンス4・()及
び41の接続点に接続する。2個のトランジスタ22及
び28のエミッタを相互接続する、と共に直列配置のト
ランジスタ25のコレクターエミッタ通路及び1抵Ur
、 28を糾て端子点18にlfi; M する。トラ
ンジスタ25のベースをインピータンス4 :’+ 及
U 44の接続点に接F/1γする0インピーダンス4
・1及び48の接続点はインピーダア742を経て端子
点18にtυ続する。2個のトランジスタ21及び22
のベースを相互提起・すると共に分圧器の2個の抵抗1
5及び】7の接続点16に接続し、この接続点によって
調整N路網の基準I11圧入力端子を構成する。2個の
トランジスタ20及び230ベースを調整回路網Iの制
御入力端子2に接ハ;する。 調整N路網11は増幅度が1より十分に大きい増幅器3
9を具え、この増幅器の出方端子をインピーダンス49
及びフィルタフの入カッ1a子のFMH点に接続し、こ
の増幅器の入力端子を2個のトランジスタ80及び82
のコレクタと抵抗86の一端との接続点に接続すると共
に抵抗86の他端を端子点12に接続する。2個のトラ
ンジスタ8o及び8】のエミッタを相互接続すると共に
直列配置のトランジスタ84のコレクターJL(ンタ通
路及び抵抗37を紅て端子点18に接続する。トランジ
スタ84のベースをインピーダンス45及び46の接続
点に接続する。2個のトランジスタ82及び8g3のエ
ミッタを相互接続すると共に直列配置のトランジスタ3
5のコレクターエミッタ通路及び抵抗88を経て端子点
]8に1d続する。 トランジスタ35のベースをインピーダンス48及び4
9の接続点に接μ′する。インピーダンス46及び4.
8の接続点をインピーダンス47を経て端子点18に1
沁続する。2個のトランジスタδl及び82のベースを
相互接続すると共に分圧器の2個の1」(1ル]8及び
]5の]か続点14に接続し、この接fjA・虞によっ
て調整増幅器Hの基準電圧入力端子を構成する。2個の
トランジスタ80及び83のベースを調整回路網I及び
1]の制御入力端子8及び2に夫々接続すると共(こピ
ーク検波器6を経て等化回路網の出力端子8に接続する
。トランジスタ8I及び88のコレクタを相互接続する
と共に端子盾]2に接続する。 、ピーク検波器6のilj制御TfZ I−Eを適宜定
めてトランジスタ20及び28のベースのRE位がトラ
ンジスタ21及び22のベースのm位に対して負となる
ものとすると、トランジスタ20及び28は非導通状態
となりトランジスタ21及び22は導通状態となる。こ
1]、かため入力端子1に供給される入力信号はインピ
ーダンス4・0・4]、42及び43とトランジスタ2
5及び22とを紅て増幅器29の入力端子に供給される
ようになる。この場合インピーダンス48及び44の接
続点30は、調整回路網Iの増幅部分の実際の信号人力
部を構成する。彷って総合増11’iJ I’J:はト
ランジスタ25及び22の増幅度と増幅器29の増幅度
との相となる。この場合インピーダンス44をmX整回
路網Iの増11174部分の出力側と入力側との間Gこ
配役する。 入力信号v1はインピーダンス4・0.4.1 、42
及び4,3を紅て減衰さ2また状態で−、′1整回路網
Iの増幅部分の実際の信号入力il:M子50に到達ず
0゜又調整回路網Iの増1園部分の帰還路にはインピー
ダンス40のみを配置6する。第8a図に示すよう、に
本例では公称増幅度に対して減衰がh」大となる。 ピーク+1jl波器の制御車11−を適宜定めてトラン
ジスタ20及び28のベースの電位がトランジスタ2】
及び22のベースの?a (!7に対して正となるもの
とすると、トランジスタ20及び28は導J1(1状i
1となり月つトランジスタ21及び22は非専通状即と
なる。従って入力端子lに供給さ2する入力信号はイン
ピーダンス4.0とトランジスタ24及び20とを紅で
増幅器29の入力側に供給されるようになる。この場合
インピーダンス40及び41の接続点51は、調整回路
網■の増幅部分の実際の信号入力端子を構成する。従っ
て総合増幅度は、トランジスタ24及び20の増幅度と
増1111.i器29の増叫冒すとの和となる。この場
合インピータンス4]・42・48及び44は調整回路
網Iの増’lIIM部分の出力端子及び入力端子間に配
設されるようになる。入力信号Viは、殆んど減衰する
ことなくインピーダンス4・11を経て調整回路網Iの
増幅部分のμ際の信号入力端子51に到達し、この際イ
ンピーダンス41.42.48及び44は調整回路網I
の増幅部分の帰還路に位1r1するようになる。第ab
図に示すように本例ではム称増幅度(こ対して増幅度が
1υ大となる。 等化回路網の他の全ての調整位置では、増幅器29の入
力端子を、接続点50及び51間に配設された直列配置
aのインピーダンス4+ ]及び43の異なる端子点に
1.ゾ続する。公称増幅度は、トランジスタ20乃4)
28の全てが同程度に導通状態となる場合に得ることか
できる。2個のインピーダンス4・1及び4,3の大き
さか等しい場合には、前記増幅器29の入力端子がイン
ピーダンス41及び48の1y続点52(第2図では図
示してない)(こ有効に接続ざイzることを材昧する。 ■11想的な等化のjti制御に対しては一般に次の関
係式が適用される。 F(W) = Fl(W+ 十F2(W)・F8(α)
     ・・・(1)この関係式においてFl(W)
は周波数に依存する公称減衰定数であり、この公称減衰
定数は、調整自体すでに存在するか或いは個々の固定等
化回路網、及び/又は増1llil器をその1111後
に配置ftすることにより?j4られる。第2Mに示す
実施例においては、Fl(W)を例えばナイギストフィ
ルタフにより得ることかできる。F2(W)は所望の調
整4′!1性を示し、インピーダンス40乃至49によ
り得ることができる。F8(α)は、ピーク検波器6に
より供給される制御屯汗、或いは制御電流に比例する関
数とする。 第80図は調整特性を示すグラフである。 α−1の場合の調整特性は第8b図に示す調整位置に相
当する。又α=0の場合の調整特性は第3a図に示す調
整位置に相当する。又、α−去の場合の調整特性は、増
III?lI器290入力側を提起1点52に1y続す
る場合に相当する。これら;づつの場合全てにおいてW
t1整誤りを0に等しくする(8点調整)、αのその他
の11/L全てに対しては、例えば第8C図のα=%及
びα−%に示すように調整誤りΔか弾止ずる。その(1
,11山は、伝送の式を級数展開する場合、所望の項、
I+’2(W)・F3(α)のほかに、奇数高次のW、
’g和級数項F2(W)’・F8(α)8+・・・・・
か得られるからであ&)。 、中間位置例えばα=%においては、増幅度は低い周波
数より高い周波数で著しく減少する。その理由は高次の
調和級数用の彰☆が低い周波数では僅かであるが高い周
波数では著しく大きくなるからである。こILらal、
¥整回路網の数個をfry等の対策を講することなく縦
属;接続する場合には、各調整回路網のル1.+!整誤
りが互に加わり1最早H’F容し得ない総訓整誤りが生
ずるようになる。 第2図の実施例において、調整回路網Hの基準電圧入力
端子は、抵抗18・】5及び17で構成する分圧器の調
整回路網Iの基準電圧入力端子が接紅1された端子】6
より高い端子+4に接続する。 2 +1!+の調整回路網I及び■の間の所望の差電位
は、抵抗15の両端間にづd生ずる。この差電位を適宜
配分して調整回路網■の端子点2及び16間の制御−′
御スペースとの)bl[御範囲が共フエ自とならないよ
うにする。こnは、潤軒増幅器■或いはHの一方をff
7制御する際、調整増幅器■或いはIの他方がα−〇或
いはα=1の場合の好適な最端のθ1整位置の一つに調
整さ第1ることをt味する(第3C図参照)。 υ1って、′11イにただ1個の調整回路網のみを一回
でI’d it< L、その結果イ、F合調整誤りが常
に一個の調整ぎytだ回路網の調整誤りに等しくなるよ
う(こする。 既知のようしこづ9化回路網の雑音指数は、入力側のイ
ンピーダンス回路網によりこのインピータンス回路網の
屏;衰に等しいPdたけ増加する。こイ゛シかためテー
ブル区域が長い場合すなわち入力レベルが低い場合には
、等化回路網の入力側で調整回路網を最大増幅位1rに
固定することが重要である(第8b図参照)。この場合
にはインピーダンス回路網をW、を整回路網の帰還ルー
プに含めるようにする。このインピーダンス回路網はケ
ーブルの長さが十分に短く且つ次の調整回路網かその最
端の増幅が最小となる位置(α=0)に到達した後にの
み動作し?1)るようにする。こオ]、かため口の調整
原理は、調整誤りを小さく維持するためたけでf(<、
雑音の影響を小さく維持するためにも役立ち、雑音の形
骨を小さく維持することは、縦続接続された調整回路を
調整するpli序を限定することにより行なう。
【図面の簡単な説明】
第1図は、本発明等化回路網の構成を示すブロック回路
図、 第2図は、第1図の等化回路網の11「細な]g・続配
陥を示ず回路図、 第3a〜30図は、本発明等化回路網の動作を説明する
回路図及び特性図である。 1〜■ 調整回路網  1・等化回路網の入力端子2.
3,4.5・・・入力端子 6・・・ピーク検波器7・
 フィルタ      8・・・等化回路網の出力端子
■IJ、 12.18・・端子点 ]0・I2・14.16・・・基準ta[に入力端子I
1.18.15.1?、 26.27.28・・・抵抗
20〜25・・・トランジスタ 410〜Φ9・・インピーダンス 50瞥  51+   52 ・・・ tliM 点U
l、 U2. U;4−・・遅1”Q %圧FIG、I FIG、2 トIG、″3

Claims (1)

  1. 【特許請求の範囲】 1 縦R接続され、ピーク検波器70・ゴー TIj+
    出された同じ大きさの1毬圧で制御される多数の調整回
    路網を具える自動可調整等化回路網において、各調整回
    路網を異なる基準電圧に接続して、各調整回路網が前段
    の回路網の最端調整位置到達後にのみ動作状態となるよ
    うにしたことを特徴とする自動口■調整等化回路網。 東 各41.ν整回路網に基準電圧の入力端子を隈“【
    づ、調整回路網の夫々の基準m圧入力端子を、供給電圧
    源が接続される2個の給電点間に配設さ才1.た分I(
    :、器の異なる端子に夫々接経;するようにしたことを
    特徴とする特Wf請求の範囲第1項記載の自動可調整等
    化回路網。
JP58195402A 1982-10-22 1983-10-20 自動可調整等化回路網 Pending JPS5991737A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8204087A NL8204087A (nl) 1982-10-22 1982-10-22 Automatisch instelbaar egalisatie netwerk.
NL8204087 1982-10-22

Publications (1)

Publication Number Publication Date
JPS5991737A true JPS5991737A (ja) 1984-05-26

Family

ID=19840449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58195402A Pending JPS5991737A (ja) 1982-10-22 1983-10-20 自動可調整等化回路網

Country Status (9)

Country Link
JP (1) JPS5991737A (ja)
BE (1) BE898046A (ja)
CA (1) CA1213008A (ja)
DE (1) DE3336371A1 (ja)
FR (1) FR2535132B1 (ja)
GB (1) GB2128856A (ja)
IT (1) IT1171776B (ja)
NL (1) NL8204087A (ja)
SE (1) SE451227B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4606043A (en) * 1984-10-09 1986-08-12 At&T Bell Laboratories Programmable automatic cable equalizer
AU583222B2 (en) * 1985-08-20 1989-04-20 Mitsubishi Denki Kabushiki Kaisha Equalizer and equalizing circuit using the same
GB2214762B (en) * 1985-08-20 1990-02-21 Mitsubishi Electric Corp Signal transmission means
US4731590A (en) * 1986-07-03 1988-03-15 American Telephone And Telegraph Company, At&T Bell Laboratories Circuits with multiple controlled gain elements
US5052023A (en) * 1990-07-20 1991-09-24 Motorola, Inc. Method and apparatus for received signal equalization
JP2003521113A (ja) * 2000-01-19 2003-07-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ バンドギャップ電圧の参照電圧源

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE321510B (ja) * 1969-04-03 1970-03-09 Ericsson Telefon Ab L M
JPS527304B1 (ja) * 1969-08-29 1977-03-01
JPS5116726B1 (ja) * 1970-03-04 1976-05-27
FR2138340B1 (ja) * 1971-05-24 1973-05-25 Trt Telecom Radio Electr
US4273963A (en) * 1979-05-25 1981-06-16 Bell Telephone Laboratories, Incorporated Automatic equalization for digital transmission systems

Also Published As

Publication number Publication date
DE3336371A1 (de) 1984-04-26
GB2128856A (en) 1984-05-02
CA1213008A (en) 1986-10-21
IT1171776B (it) 1987-06-10
FR2535132B1 (fr) 1988-06-24
BE898046A (fr) 1984-04-20
SE8305737L (sv) 1984-04-23
NL8204087A (nl) 1984-05-16
SE8305737D0 (sv) 1983-10-19
FR2535132A1 (fr) 1984-04-27
GB8327948D0 (en) 1983-11-23
SE451227B (sv) 1987-09-14
IT8323360A0 (it) 1983-10-19

Similar Documents

Publication Publication Date Title
US7068096B2 (en) EER modulator with power amplifier having feedback loop providing soft output impedance
JP2723228B2 (ja) 利得可変増幅回路
US6075411A (en) Method and apparatus for wideband predistortion linearization
US6414549B1 (en) Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops
US20140056343A1 (en) Distortion-compensated rf transmitter and method therefor
KR100682822B1 (ko) 고속 라인 등화기 및 그 방법
US4996497A (en) Cable compensation circuit
JPH04233313A (ja) トランスバーサル等化器と入力電気信号等化方法と光波通信システム
JPS59148415A (ja) 差動増幅器
US4371901A (en) Programmable signal equalizer
JPS5991737A (ja) 自動可調整等化回路網
US4562406A (en) Current controlled amplifier
US2866859A (en) Audio amplifier bridge input circuits
US20090072903A1 (en) Variable Gain Amplifier Having Variable Gain DC Offset Loop
JPH0581092B2 (ja)
US4462008A (en) Noise reduction circuit having voltage to current converting means in the auxiliary channel
US6057731A (en) Low-distortion high-frequency amplifier
CN112534713A (zh) 用于电压缓冲的方法和装置
US2209955A (en) Wave translation system
JP3136382B2 (ja) 線形送信装置
US5191300A (en) Local area network amplifier for twisted pair lines
JPS60178781A (ja) テレビジヨン送信機の電力増幅列における非直線性を予め補正するための装置
US5760649A (en) Buffer amplifier with output non-linearity compensation and adjustable gain
US2223161A (en) Negative feedback amplifier circuit
JP2003023325A (ja) 電力増幅器、低歪み電力増幅器、多段増幅器、電力増幅器の制御方法、送信回路、及び無線通信機器