JPS598900B2 - 磁気コアメモリ - Google Patents

Description

【発明の詳細な説明】 本発明は交互に大電流および小さな差切換信号を流す平
衡導体対により誘導結合されたコアを有するコアメモリ
に関し、更に詳細には、１つのビット位置のコア群の中
間の導体対に接続されて差電圧を制限しかつ感知禁止回
復時間を改善するように選択的に操作可能の不連続部を
与える回路素子を有するコアメモリに関する。

ここで従来技術の経緯を説明すれば、下記のようなもの
である。

従来の３次元型３線式コアメモリは磁気コアからなる複
数の長方形アレイを含み、各アレイが１つのビット位置
を表わすようになつている。複数の直交するＸおよびＹ
駆動線がこれらのアレイのコアに誘導結合され、各Ｘ線
駆動導体は各アレイからの１つの対応する行に誘導結合
し、各Ｙ駆動導体は各アレイからの１つの対応する列に
誘導結合する。部分選択電流が１つのＹ駆動線および１
つのＸ駆動線を通して流されたとき各ビット位置の１つ
のコアにおいて２つの部分選択電流の一致が存在し、そ
の、駆動力はＸ駆動電流およびＹ駆動電流の一致点にお
ける選択されたコアだけを切換えるのに充分な値の全選
択電流となる。１対の感知禁止導体が各ビット位置に対
して設けられそれのコアと平衡状態で誘導結合し、各感
知禁止導体はＹ駆動線導体に平行なアレイを通過してそ
のビット位置のコアの半分を誘導結合する。

所与のビット位置にある選ばれたコアに「１」を書込み
たくないときは、部分選択禁止電流がＹ駆動電流に逆ら
うようにその所与のビット位置にある２本の感知禁止導
体を通し並列に流されて、その選ばれたコアにおける電
流の代数和を切換えに必要なものよりも小さくする。禁
止電流は代表的には数百ミリアンペアの程度であり、感
知禁止線対により相当大きな量の電気エネルギーが貯え
られるようにする。

禁止電流の終了後このエネルギーが消散するのに必要な
時間はコアの２００−４００ナノ秒（ｌｏ秒）の切換時
間よりもはるかに大きく、感知禁止線が少くとも８００
０のコアと誘導結合するような応用分野では特にそうで
ある。以後の読出サイクル中に、書込駆動電流と極性が
逆に選択されたＸおよびＹ読出駆動電流は各ビツト位置
にある選択された１つのコアを「０」へ戻すように逆方
向すなわち読出方向へと切換えるような態様で駆動する
。所与のコアが一致読出電流により駆動される前に既に
「０」を記憶しているときは、そのコア内での磁束の切
換えは非常に小さく、誘導結合された感知禁止線には単
に小さなノイズ電圧が誘起されるだけである。しかしな
がら、或る所与の１つの選択されたコアが「１」の磁化
状態にあるときは、相当大きな量の磁束が［０」状態に
切換えられ、１３−４０ミリボルトの程度の代表的なピ
ーク電圧を有する出力切換パルス（Ｕ１）が感知禁止線
対上に差として発生される。このＵ１差信号は、禁止電
流の終了に続いて消散されねばならない保有エネルギー
の結果として感知禁止線に現われる電圧と比較して比較
的小さい。回復時間を最小ならしめるため、各対の感知
禁止線は一端で接続され合わされ、並列に駆動されて実
質上等しい禁止電流を与える。選択された対称性のため
、１つの対の線間の差電圧成分は禁止電流の終了後にこ
れら２本の線間に留まる信号の共通モードの電圧成分よ
りも小さくかつそれよりも迅速に消散する。このように
して切換信号は共通モードの電気信号の全消散を待つこ
となしに一対の感知禁止線の接続されていない端部間で
の差として感知することができる。読出しは、代表的に
は、上記差信号がＵ１切換信号に干渉しない約５ミリボ
ルトの電圧レベルまで消散するまで遅延される。感知禁
止線対は、実質上同じ電流で並列に駆動され、平衡状態
でアレイを通して貫通されるが、長さおよび直径が実質
上等しいので、１対の感知禁止導体間に現われる差電圧
は極めて小さいということになる。

しかしながら、電線の物理的特性における普通の許容誤
差の偏差、メモリのコアへの電流の通し方の普通の許容
誤差偏差、駆動電流の大きさの小さな偏差、および誘導
結合されたコアの異なる磁気記憶状態により生ぜしめら
れる偏差のため、Ｕ１切換信号に比してかなり大きい差
電圧が禁止駆動電流の結果として、感知禁止線対に生じ
てしまう。コアメモリの動作に伴う高周波数域におぃて
は感知禁止線は、それに誘導される差電圧信号の波長に
比して比較的長く、それ故伝送線路として見なされる。
その結果として、電圧パルスが感知端子から共通端子ま
で進みそこからもとの位置まで戻るのに必要な伝搬時間
を等しくするような傾向をもつ周期をもつて、周期的電
圧パルスが感知端子に現われる。これらの反射は感知禁
止線端末部に伝送線抵抗終端を与えることによつて幾分
低減し得るが、不完全なインピーダンス整合のためそれ
を除去してしまうことはできないＯ典型向８Ｋ，メモリ
では、この反射差電圧パルスを５ミリボルトピーク対ピ
ークのレベルに低減するのに少なくとも３４０ナノ秒を
必要とする。

この時間間隔中メモリは遊び状態になければならず、さ
もないと利用可能なメモリ動作時間が失われてしまう。
この遅延はコア切換時間に対してよりもコアメモリ動作
速度に対して大きな制限を課する傾向がある。ワード数
が増すにつれ、この回復時間はワード数の比例的増加よ
りも迅やかに増す。結果として、各モジユールあたりの
ワード数の多いメモリを製造することから生ずる製造上
の経済性はこの感知禁止回復時間により指令される比較
的に遅い記憶動作により相殺されてしまうだけではなく
て、む１しろ不利益の方を大きくし・てしまう傾向があ
る。ここで本発明の要約を述べれば下記の通りである。

本発明によるコアメモリスタツクは複数のトロイダル磁
気記憶コアを含む少くとも１つのアレイと、各アレイの
選択された１つのコアを切換えるように誘導結合された
１駆動回路と、所与のアレイのコアの半分に選択された
コアにおける書込駆動信号と逆らうような平衡並列禁止
電流を誘導結合するための各アレイに対する１対の平衡
感知禁止線と、回路接続位置の各側において感知禁止線
に誘導的に結合された磁気コアを有するコアアレイの中
間の感知禁止線に物理的に接続された電子回路とを含む
。

この回路はアレイ内の２つの平衡感知禁止線を相互接続
する１対の逆平行低容量シヨツトキーダイ，オートを含
む。シヨツトキーダイオードの比較的低い順方向バイア
ス電圧はコアが読出されるとき出力切換信号の検出に必
要とされるものよりも大きなしきい値を与えるので、こ
の回路は読出し動作中は無視し得る効果しか有さない。
しかしながら、書込み動作中この感知禁止線の対を通し
て並列の禁止電流が流されるので、これらのダイオード
は差電圧を接続位置のダイオードの順方向バイアス電圧
にまで制限する必要に応じ導通する。並列の禁止電流が
終了すると、ダイオードは順方向バイアス電圧を越す差
電圧に対する短絡回路の形で伝送線路不連続部として作
用し、禁止電流の終了後に感知禁止線に留まる差電圧パ
ルスを、高調波が生ずる通常の電圧パルスの高調波にし
ようとする傾向を有する。これらの高調波は誘導結合さ
れた磁気コアによつてより迅速に吸収され、これらの差
電圧パルスが読出し動作により発生される出力切換信号
と比較して小さい値まで消散するのに必要な回復時間は
相当に短縮される。これらの差電圧パルスに対する周波
数および回復時間は、不連続部が不連続部形成のためコ
アアレイの中間に意識的に配置された感知禁止線終端部
または回路により生ぜしめられるものであろうとなかろ
うと、それに現われる不連続部間の感知禁止線の長さに
よつて左右される傾向を有する。従つて、単一のコアア
レイの中間に複数の回路素子を配置すれば第１に禁止電
流により発生される差電圧を制限し、第２に禁止電流終
了後に残る差電圧成分のリンギング周波数を増す上で有
利となる。平衡感知禁止線対をそれに沿う実質上等しい
距離において相互接続する逆平列シヨツトキーダイオー
ドは感知禁止回復時間を改善するための特に有利な回路
素子を与える。シヨツトキーダイオードは小さな振幅の
出力切換電圧を干渉することなしに感知禁止線の差信号
を比較的小さい振幅に制限する比較的低い順方向バイア
スおよび小さな容量を有する。シヨツトキーダイオード
は２００ミリボルトの範囲の順方向バイアス電圧をもつ
ものとして現在入手でき、将来においては更に低い順方
向バイアス電圧を有するシヨツトキーダイオードが得ら
れると考えられる。順方向バイアス電圧はコアが読出さ
れるとき発生される出力切換電流の誤りなしでの検出を
可能ならしめる最小振幅のしきい値を与えることが望ま
しい。シヨツトキーダイオードは１ピコフアラツドの程
度の非常に小さい接合容量および１００ピコ秒の程度の
非常に短い少数キヤリア寿命時間を有するという別の利
点を有する。更に、接合容量はバイポーラダイオードの
場合のように順方向バイアス電圧と共に増加しない。結
果として、シヨツトキーダイオードは感知禁止線に現わ
れる高周波差パルスに対し非ノ線形伝送線路不連続部と
してみなされる。

これは、格段に高い順方向バイアス電圧および格段に大
きな接合容量を有しそしてこれらが順方向バイアス電圧
と共に増しかつダイオードを高周波差電圧信号に対して
伝送線路不連続部としてではなくて純粋の容量に近いも
のとして作用されるようになつたバイボーラダイオード
と対比される。以下図面を参照しながら本発明を説明す
る。

第１、２および３図に示されるように、本発明による高
密度３線式３次元型コアメモリ１０は前面側１４および
後面側１６を有するプリント回路板１２とこのプリント
回路板１２の前面側１４に取付けられたコア２０の形の
磁気記憶素子からなる３線式平板状アレイ１８および周
辺回路２２を有する。該周辺回路２２はプリント回路板
１２の前面側１４においてスタツク１８を取囲んで図示
されているが、一般的には従来の方法で裏面側１６また
は別個のプリント回路板上に取付けることもできる。周
辺回路２２は駆動装置、デコーダ、感知増幅器および３
線式メモリを正しく動作させるのに必要な相互接続論理
回路網などの従来の回路を含む。周辺回路の回路素子は
回路板１２上のプリント導体により互に、およびＸ駆動
線ＸＯおよびＸ６３により代表的に示されているように
駆動装置および感知禁止回路に相互接続されると共に、
プリント導体２６により代表的に示されているように他
の回路への外部接続を与える縁部コネクタ２４（その一
部のみ図示）に相互接続されている。周辺回路２２およ
び相互接続用プリント導体からなるこの特定の構成の詳
細は性質上よく知られたものであり、図面を明瞭ならし
めるため特に示されてぃなぃ。当該メモリは約１６Ｋ（
１６×１０００）ワード（各ワードあたり２０ビツト）
を含む。

各ビツト位置は１２８行および１２８列での磁気記憶コ
アのアレイを含む。アレイ３０は５行４列を有するマト
リクスの形に配列されており、０ないし１９と番号をつ
けられている。アレイ３０の各々は性質が実質上同じで
あり下側右手隅のビツト位置番号２により示されたよう
に高密度二重矢はず模様に配列された１２８行１２８列
の磁気コア２０を含む。この二重矢はず模様においてコ
ア２０は垂直のＹ軸方向すなわち列方向に沿つて極めて
小距離だけ離れており、２つの隣り合う列のコアは同様
に列の対を形成するように向けられており、隣接する列
の対のコアは逆方向に向けられている。コアの向きの逆
転は各列に沿つて一回生じ、行０−６３のコアは第１の
方向に向けられ、対応する列のコアは行６４−１２７で
は逆方向に向けられている。Ｙ駆動導体はスタツク１８
の２０のビツト位置の各々からのコアの対応する列を誘
導結合するように通されている。

例えば、ＹＯ列導体はスタツク１８の下側右手隅のビツ
ト位置２にある終端で始まり、垂直上方に延びてビツト
位置２，１１，１，１０，０の各々からの１つの１２７
コア列を誘導結合し、１８００の回転を完了して垂直下
方に延びながら連続したビツト位置１２，３，１３，４
，１４の各々からの同様の列を結合し、第２の１８０４
の回転を行つた後に上方に延びて連続したビツト位置５
，１５，６，１６，７の各々のコアの列を誘導結合し、
次いで最後の１８０々の回転を行つて下方に延び連続し
たビツト位置１９，９，１８，８および１７の各々のコ
アの列を結合した後にビツト位置１７に隣接する到達端
部ＹＯで終了する。他のＹ駆動導体はビツト位置のマト
リツクスを通過して、導体ＹＯに隣接する導体Ｙ１で始
まり連続する列を進んでＹ導体Ｙｌ２７に達する各ビツ
ト位置のコアの１列を誘導結合する。隣接する列の対に
対するコアの向きが周期的に逆転されるので、Ｙ駆動導
体の隣接する行の対に対する終端の極性も逆転される。
例えば、Ｙ導体ＹＯＹｌ，Ｙ４Ｙ５，Ｙ８Ｙ９，・・・
・・・に対する駆動端部はビツト位置２に隣接して位置
し、それらの反対側の到達端部はビツト位置１７に隣接
して位置し、これに対し、Ｙ導体Ｙ２Ｙ３，Ｙ６Ｙ７，
ＹｌＯＹｌｌ，・・・・・・の駆動端はビツト位置１７
に隣接して位置する駆動端端子およびビツト位置２に隣
接して位置する到達端端子を有する。Ｘ駆動導体ＸＯ−
Ｘｌ２７の各々は２０のビツト位置の各々からの対応す
る行を誘導結合する。

行導体ＸＯ−Ｘ６３はスタツク１８の上側右手隅のピツ
ト位置「Ｏ」に隣接する駆動端端子を有しそして連続し
たビツト位置を通過してビツト位置１７に隣接する到達
端部でスタツク１８から出る。行位置６４−１２７のコ
アは行位置０−６３のコアと反対方向を向き反対方向に
駆動され、ここでＸ線導体Ｘ６４−Ｘｌ２７の駆動端端
子はビツト位置１９で始まりそしてスタツク１８を次々
に通過し、ビツト位置２に隣接する到達端部から出る。
各ビツト位置から単一のコアが１つのＹ駆動線および１
つのＸ駆動線を通し部分的選択電流を流すことによつて
切換のために選択される。選択されたＸおよびＹ駆動線
の交点に存在する各ビツト位置の単一のコアはそのコア
を駆動された方向に切換えるに充分な起磁力を誘起する
一致電流を受け、これに対し，、この選択されたコアの
行および列の他の全てのコアは代表的にはこの全選択電
流の半分であつてコアを切換えるのには不充分である部
分選択電流だけを受ける。書込みは到達端部から駆動端
部までＸおよびＹ駆動電流を与えることによつて行われ
る。結線およびコアの向きのパターンは任意の書込極性
Ｙ駆動電流を、各ビツト位置においてそれに共通のコア
における任意の選択された書込極性Ｘ駆動電流と一致さ
せるように注意深く選択される。これらの書込駆動電流
は選択された共通のコアを「１」の磁化状態に切換えよ
うとする。同様に、反対極性の読出駆動電流は各ビツト
位置の選択された共通のコアにおいて一致し、そして選
択されたコアを反対の「読出し」または［０」の磁化状
態に駆動しようとする。読出動作の過程中選択されたコ
アの全ては「Ｏ」の磁化状態に向けて駆動され、前に「
１」の状態にあつたコアが「Ｏ］の状態に切換つたとき
にはいつでも１３−１４ミリボルトの程度のピーク振幅
を有する出力切換パルスＵ１が発生される。しかしなが
ら、所与のビツト位置の選択されたコアの書込動作中に
おける「１」状態への切換えは記憶されつつあるデータ
の情報内容に従つて行われたり行われなかつたりする。
３線式３次元型メモリでは、各ビツト位置に対し別個に
制御可能の感知禁止線がそのコアに誘導結合されていて
Ｙ駆動電流と実質上等しく極性がそれと逆の禁止電流を
通過させる。

従つて、禁止電流を受ける所与のビツト位置の選択され
たコアにおける電流の代数和は部分選択Ｘ駆動電流に等
しくなり、コアを切換えるのに不充分である。従つてこ
のようなコアは書込動作の終りに「Ｏ」の状態に留まる
。このようにして誘導結合されたＸおよびＹ駆動線およ
び感知禁止導体はビツト位置アレイのコアの選択的切換
えおよび選択的に切換えられたコアにより発生される出
力電圧信号の感知を可能ならしめる。ＸおよびＹ駆動線
は３次元型「１６ＫＸ２０」構成にあるスタツク１８に
接続されるが、各ビツト位置は半分に分割され、感知禁
止線は「８ＫＸ４０」の形態として接続される。列線Ｙ
ＯないしＹ６３を受ける各ビツト位置のコアは一組の感
知禁止導体を受け第１図において「部分Ａ」と記号をつ
けられており、Ｙ駆動線Ｙ６４ないしＹｌ２７により誘
導結合されているコアは第２の対の感知禁止線を受け第
１図において［部分Ｂ」と記号をつけられている。同じ
物理的ビツト位置にある必要のない感知禁止線の１つの
Ａおよび１つのＢの組の感知された出力は、メモリ１０
を外部回路に対し「１６Ｋ×２０」メモリとして形態づ
けるような方法で周辺回路２２により論理和せしめられ
る。感知禁止線対は、Ｙ駆動線に平行に、その共通の端
子から差感知端子ＳおよびＳに向け通過する禁止電流を
各ビツト位置の全てのコアのＹ駆動電流と逆られせるよ
うな仕方で、ビツト位置を通させられなければならない
。ビツト位置１１，４，１５，８，２，１４，５，１７
に対しては、感知禁止線対はそれぞれのビツト位置の上
側右手隅のそれぞれの部分に入り、行６３および６４間
を交差して平行な隣接対の列を通して下方に進み、続い
てそれぞれのビツト位置対の底部を通過する。次いでこ
の感知禁止線対は１８００回転さ砺られかつ同様に交差
した後にそのビツト位置の２つの隣接する列の下側の行
６４を通して上方に伸びる。これら２つの線は再び行６
３および６４間を交差して通り、続いてこれら列の対の
残りを通つて再び１８０、回転し、同様交差した後次の
対の列を通つて下方に伸びる。感知禁止線はそれぞれの
ビツト位置部分の８Ｋ（８Ｘ１０００）のコアの全てを
誘導結合するまでこのような方法で前後に通過させられ
る。ビツト位置２に対してはＳ２Ａ感知禁止線は列ＹＯ
および行ＸＯの交点のビツト位置に入り、これに対し、
Ｓ２Ａ感知禁止線は列Ｙ１行ＸＯのビツト位置に入る。
感知禁止線Ｓ２Ａは列Ｙ６２にあるビツト位置から出、
これに対し、感知禁止線Ｓ２Ａは列Ｙ６３にあるビツト
位置から出る。禁止線端部は列Ｙ６２およびＹ６３にお
いてスタツク１８から出るとき一緒になるようにはんだ
付けされ、そして周辺回路２２内の禁止電流駆動装置に
接続される。ビツト位置２のＢ部分のコアは感知禁止線
Ｓ２ＡおよびＳ２ＡによるＡＩＵ部分の結合と実質上同
じ方法で感知禁止線Ｓ２ＢおよびＳ２Ｂにより誘導結合
される。

感知禁止線Ｓ２Ａ，Ｓ２ＡおよびＳ２Ｂ，Ｓ２Ｂはそれ
ぞれ列Ｙ６４およびＹ６５にあるビツト位置に入り、そ
れぞれ列位置Ｙｌ２６およびＹｌ２７にある禁止線端部
から出る。ビツト位置０，１２，７，１９，１０，３，
１６，９，１，１３，６，１８に対しては、感知禁止線
は１８０回転させられ、これらの線が上側の行ではなく
て下側の行においてビツト位置部分に入りそれから出る
ようになつている。各ビツト位置に対し５つの開口３２
が設けられている。これらの開口はプリント回路板１２
を貫通し前面側１４と後面側１６との間での信号伝達を
与え、少くとも１．２２５ｗｒ１ｎ（０．０５０インチ
）の直径を有する。ビツト位置２に対し３２Ａ−３２Ｅ
と記号をつけられているこれらの開口は第２図に拡大し
て詳細に示されている感知禁止線導体のループを受ける
。各感知禁止線が１つのビツト位置部分を通されるとき
、約７．６２ｃｍ（３インチ）の長さのループが、感知
禁止線が入り最終的に出ていくビツト位置の側に周期的
に形成される。この電線のループは回路板１２の後面側
１６の回路と接続されるべく開口３２Ａ−３２Ｅの１つ
を通過させられる。第２図に示された構成において、５
つのループが各感知禁止線に形成され、これらは開口３
２の１つを通過させられる。第１のループは列ＹＯにあ
るビツト位置に入る前に感知端で感知禁止線Ｓ２Ａに形
成される。このループは開口３２Ｅを通過させられる。
第２のループは列Ｙｌ４およびＹｌ６間に形成されて開
口３２Ｅを通過させられ、第３のループは列Ｙ３Ｏおよ
びＹ３２間に形成されて開口３２Ｄを通過させられ、第
４のループは列Ｙ４６およびＹ４８間に形成されて開口
３２Ｄを通過させられ、第５のループは列Ｙ６２および
Ｉ２Ａ禁止接続線間に形成されて開口３２Ｃを通過させ
られる。５つのループが同様に感知禁止線Ｓ２Ａに対し
て形成され、ここで第１のループは感知終端部と列Ｙ１
との間に形成され、第２のループは列Ｙｌ５およびＹｌ
７間に形成され、第３のループは列Ｙ３ｌおよびＹ３３
間に形成され、第４のループは列Ｙ４７およびＹ４９間
に形成され、第５のループは列Ｙ６３とＩ２Ａ禁止線端
子との間に形成され、このＩ２Ａ禁止線端子ではＳ２Ａ
およびＳ２Ａ感知禁止線が接続され合わされている。

感知禁止線Ｓ２Ａの第１および第２のループは開口３２
Ｅを通過させられ、第３および第４のループは開口３２
Ｄを通過させられ、第５のループは開口３２Ｃを通過さ
せられる。同様の方法で、５つのループがビツト位置２
のＢ部分に対し感知禁止線Ｓ２Ｂの各々に形成される。
第１のループは開口３２Ｃを通過し、第２および第３の
ループは開口３２Ｂを通過し、第４および第５のループ
は開口３２Ａを通過する。第３図に示されたように２対
のはんだパツト３４，３６および３８，４０が開口３２
Ｅに対して代表的に示されているように各開口３２に隣
接してプリント回路板１２の後面側１６に設けられてい
る。

はんだパツト３４は感知禁止線Ｓ２Ａの第１のループを
受け、その両部分ははんだパツド３４に接合される。同
様に感知禁止線Ｓ２Ａの第１のループはパツド３６に接
合され、導体Ｓ２Ａの第２のループはパツド３８に接合
され、Ｓ２Ａの第２のループはパツド４０に接合される
。各場合においてループの過剰な電線は切り取られる。
種々のループのこれらの回路接続は感知禁止線を少なく
とも１つのルーブの両側において磁気コアに誘導結合す
る状態にて感知禁止線を１つのビツト位置の中間の非コ
ア回路に接続する手段を与える。Ｓ２ＡおよびＳ２Ａ感
知禁止線の対応する第１ないし第５のループはそのビツ
ト位置内の対応する物理的位置で生ずるので、ループの
対応する隣接対間の電気的線長は実質上等しい。すなわ
ち、電線Ｓ２Ａの第１および第２のループ間の電気的距
離は電線Ｓ２Ａの第１および第２のループ間の電気的距
離は実質上等しい。加うるに、この構成において、ルー
プは、第１および第２のループ間の電気的距離が各感知
禁止線の第２および第３のループ間の電気的距離に実質
上等しくなるように各感知禁止線に沿い実質上等しく離
れている。第３図に示されているように、各はんだパツ
ド３４，３６および３８，４０はビームリードバツド４
２および２つの独立した装置端子を受けるように適当に
整形された独立の装置パツド４４の両方に電気的に接続
されている。

好ましい回路構成では半導体チツプ４８のビームリード
４６ははんだパツド３４のビームリードパツド４２に接
続され、チツプ４８の第２のビームリード５０ははんだ
パツド３６のビームリードパツド４２に接続されている
。チツプ４８はビームリード４６および５０間に電気的
に結合された１対の逆平列低容量シヨツトキーダイオー
ドを含む集積回路チツプである。１対のダイオードは各
々の陽極に他の陰極が接続されて逆平列形状に接続され
る。

シヨツトキ・−ダイオードビームリードチツプはヒユー
レツトパツカード社から購入することができ、これは接
合部容量が２ピコフアラツドよりも低くて１ピコ〕７ア
ラツドという程度に低いものであり、しきい値順方向バ
イアス電圧が１ミリアンペアの電流で：２００ミリボル
トという程度に低いものであり、かつ少数キヤリヤ寿命
時間が１００ピコ秒とぃう程度に短ぃものである。

このシヨツトキーダイオードはそれに印加される２００
ミリボルトの順方向導電しきい値を越す電圧を有する信
号の成分を導通させる。更に、このダイオードの低い接
合容量のためこれは差ノイズ信号の支配的周波数成分に
対しリアクタンスとして作用するよりも抵抗として作用
する分の方が大きいインピーダンスを与える。このよう
にしてシヨツトキーダイオードはそれに印加される差信
号の支配的周波数成分に非常に小さな電流一電圧位相シ
フトしか誘起しない。シヨツトキーダイオードを主にリ
アクタンスと１−て作用させるに充分なだけ高い差信号
の周波数成分は極めて迅やかに減衰させられ、感知禁止
回復時間に実質上影響を及ぼさない。別の回路構成とし
て個別的シヨツトキーダイオードの対をはんだパツド３
８および４０に対し図示してあるように個別的要素パツ
ド４４の対の間に逆平列関係に接続することができる。
第１のシヨツトキーダ・イオード５２は電流をはんだパ
ツド３８からはんだパツド４０に流すように接続され、
第２の個別的シヨツトキーダイオードは電流をはんだパ
ツド４０からはんだパツド３８へ流すように接続される
。．ビームリードおよび個別的回路パッケージの両方を
共に使用する必要はないということ、単に１対のダイオ
ードを各対のパツド３４，３６または３８，４０間に接
続すれば充分であること、および個別的パツド４４また
はビームリードパツド４２のいずれかを省くことができ
るということを理解されたい。別の取付け技術として、
ビームリードチツプ４８のような逆平列シヨツトキーダ
イオード対をプリント回路板１２の前面側１４で隣接す
るビツト位置間に取付けることができる。

一構成では、これらのダイオード対は小さなアルミナ基
板５５（第４図参照）上に取付けられ、該基板５５はプ
リント回路板の前面側１４であつて仮にこれらのダイオ
ードが上述したように後面側１６に取付けられるとした
ときには開口３２が配置されるであろう位置にほぼ一致
する位置に取付けられる。このときにはＹ駆動線は基板
５５の上部およびそれに取付けられたダイオードの上を
通過するようにされるであろう。第４図に示された幾分
異なつている構成においては、基板５５は穴あけ可能の
ブリツジ５６上に取付けられ、該ブリツジ５６はプリン
ト回路板１２の前面側１４に取付けられる。

Ｙ駆動線５８はブリツジ５６を通して直角に通過し、感
知禁止線６２はブリツジ５６の上部で基板５５に接合さ
れる。ビツト位置２の感知禁止線に対する簡略化回路図
が第５図に示されている。感知禁止線対Ｓ２ＡおよびＳ
２Ａは感知端においで差動増幅器７０の両入力端子に接
続され、その各半分はそれぞれ１０００のコアからなる
４つの群を通過した後に接続され合わされて禁止端子を
形成し、該禁止端子は絶縁ダイオード７２の陰極に接続
される。ダイオード７２の陽極は抵抗器７４に接続され
ると共に禁止電流駆動源（図示せず）に接続される。同
様に、感知禁止線Ｓ２ＢおよびＳ２Ｂは差動増幅器７６
の両人力端子に接続され、各々はそれぞれ１０００のコ
アからなる４つの群を通過した後接続され合わされて禁
止端子を形成し、該禁止端子はダイオード７８の陰極に
接続される。ダイオード７８の陽極は禁止電流駆動装置
に接続されると共に抵抗器７４およびダイオード７２の
陰極に接続される。ダイオード７２，７８と反対側にあ
る抵抗器７４の端子は接地されている。実質上同じ終端
回路網８０，８２がそれぞれ感知増幅器７０，７６への
入力に隣接して設けられている。

終端回路網８０はダイオード８３および８４ならびに抵
抗器８６，８８および８９を含む。ダイオード８３およ
び８４はそれぞれＳ２ＡおよびＳ２Ａに接続された陽極
および接地された陰極を有する。抵抗器８６および８８
がそれぞれダイオード８３および８４と並列に接続され
ている。ダイオード８３および８４は比較的大きい禁止
電流に対し大地への低インピーダンス路を与え、共通モ
ード電圧をダイオード８３，８４の順方向バイアス電圧
に制限することにより増幅器７０を保護する。抵抗器８
６，８８および８９は感知禁止線Ｓ２ＡおよびＳ２Ａの
伝送線路特性と整合させられ、できる限り整合状態に近
い終端を与えて共通モード電気信号に対しては大地への
抵抗路を与えると共に差動モード電気信号に対しては感
知禁止線間の抵抗路を与える。第１の対の逆平列シヨツ
トキーダイオード９０，９２は終端回路網８０と感知禁
止線Ｓ２ＡおよびＳ２Ａのビツト位置２のコア中への入
口との間に配置され、物理的には磁気コアに極めて密接
して配置される。これらのダイオードは２本の感知禁止
線の第１のループを相互接続する。第１のダイオード対
９０，９２を越えた位置で感知禁止線Ｓ２ＡおよびＳ２
Ａの各各はそれぞれ１０２４のコアを含む磁気コア９４
，９６の群を通して導かれる。第２の対の逆平列シヨツ
トキーダイオード９８，１００は、それぞれ磁気コア９
４，９６の第１の群と１０２４の磁気コア１０２，１０
４の第２の群との間に配置されるその第２のループ間の
感知禁止線Ｓ２Ａ，Ｓ２Ａを相互接続する。シヨツトキ
ーダイオード９８，１００は物理的にはビツト位置２の
磁気コアに極めて密接して配置されて第２のループの物
理的長さおよび感知禁止線Ｓ２ＡおよびＳ２Ａの合計長
を制限する。感知禁止線Ｓ２ＡおよびＳ２Ａが第２の対
の逆平列ダイオード９８，１００が感知禁止線に結合さ
れる第２のループ位置のいずれかの側において第２のビ
ツト位置の磁気コアに誘導結合される限り、シヨツトキ
ーダイオード９８，１００は感知禁止線Ｓ２ＡおよびＳ
２Ａの対に沿い同じまたは対称な点において第２のビツ
ト位置のコアアレイの中間または内部に電気的に結合さ
れる。前述したように、１つのビツト位置の中間の逆平
列ダイオード対は物理的にそのビツト位置に極めて密接
して配置されねばならず、そして物理的には回路板の反
対側でそれらのダイオードが関係するビツト位置の近く
に配置される。第３の対の逆平列シヨツトキーダイオー
ド１０６，１０８はそれぞれ１０２４の磁気コア１１０
，１１２の第３の群と第２の群１０２，１０４との間で
その中に形成された第３のループの位置でそれに沿う同
じまたは対称な点において感知禁止線Ｓ２Ａ，Ｓ２Ａを
相互接続する。第４の対の逆平列シヨツトキ一ダイオー
ド１１４，１１６はそれぞれ１０２４の磁気コア１１８
，１２０の第４の群と第３の群１１０，１１２との間に
位置するその第４のループにおいて感知禁止線Ｓ２Ａ，
Ｓ２Ａを相互接続する。第５の対の逆平列シヨツトキー
ダイオード１２２，１２４はコア１１８，１２０と極め
て近接するビツト位置２に隣接して物理的に位置するそ
の第５のループにおいて感知禁止線Ｓ２Ａ，Ｓ２Ａを相
互接続する。第１ないし第５の対の逆平列ダイオードは
物理的にビツト位置全体にわたり実質上一様な間隔で配
置されるが、当業者には他の位置的配列が可能なことが
理解されよう。

例えば、２対の逆平列ダイオード間のコアの群における
コアの数は別の２対の逆平列ダイオード間のコアの数と
異なるようにすることができる。加うるに、１対の感知
禁止線に沿い更に多い、または更に少ない数の逆平列ダ
イオード対を配置することができる。例として、第２お
よび第４の対のシヨツトキーダイオードを取り除くこと
ができる。その場合、第５の対のシヨツトキーダイオー
ドは２つの感知禁止線半部分Ｓ２Ａ，Ｓ２ＡおよびＳ２
Ｂ，Ｓ２Ｂが接続され合わされる禁止端子点が物理的に
マツト（Ｍａｔ）位置に近接しているならば何ら認めら
れる作用を及ぼさないであろう。実験によつて、コアの
数および隣接するシヨツトキーダイオード対間の感知禁
止線の長さが減るにつれ付加的ダイオード対の使用から
生ずる感知禁止回復時間の付加的減少の重要性は小さく
なるということが判つｔら書込サイクル中、禁止駆動装
置は、「Ｏ」が書込まれるべき各ビツト位置の感知禁止
線に必要な禁止電流の４倍を供給する。

この電流は絶縁ダイオード７２および７８の各々を通過
する必要な禁止電流の２倍の値の電流に分割され、更に
感知禁止線Ｓ２Ａ，Ｓ２ＡｓＳ２ＢおよびＳ２Ｂの各々
を通過する禁止電流に分割される。充分な記憶動作を達
成するため読出一書込サイクルの終了時に禁止電流が与
えられねばならない速い下降時間のため、その下降時間
は感知禁止線に沿う伝搬時間に比して長くなく、電圧パ
ルスがこれらの線の各々に誘起され、これは感知端の方
に伝搬する。これらの電圧パルスはほぼ等しくなろうと
するが、電線およびコアの情報記憶状態の物理的および
電気的特性の差が感知禁止線対間に実質上Ｕ１差切換信
号と比較される差電圧パルスを生じさせる。これらのパ
ルスが感知禁止線に達したとき終端回路網８０，８２は
それらを吸収しようとするが、それぞれ終端回路網８０
，８２と感知禁止線Ｓ２Ａ，Ｓ２ＡおよびＳ２Ｂ，Ｓ２
Ｂとの間に完全なインピーダンス整合を得るのは不可能
であるという理由で、差電圧（ならびに任意の共通モー
ドパルス）の一部は感知禁止線の方へと反射し戻されて
禁止駆動装置端の方に向う。２本の感知禁止線が接続さ
れ合わされている禁止駆動装置端に達すると、この差モ
ードパルスは短絡回路に出会つて非常に小さい減衰を伴
いながら感知端の方に向けて反射され、この感知端でこ
れらのパルスは終端回路網により減衰された後に再び反
射される。

しかしながら、これらの差モードパルスが感知禁止線を
下つて伝搬するとき逆平列シヨツトキーダイオードの対
がこれらのダイオードの順方向バイアス電圧を越す差電
圧に対して短絡回路として現われる。結果として、これ
らの過剰電圧パルスは感知禁止線の終りに達する前に１
対のダイオードに出会つたときは反射される。この早期
の反射は電圧パルスをより高い周波数をもつてその感知
禁止線に現われさせ、この高い周波数においてこれらは
そのエネルギーが磁気コアそのものにより吸収されると
き更に容易に減衰される。当業者には１６Ｋ（１６Ｘ１
０００）ビツト位置はそれらがあたかも２つの８Ｋビツ
ト位置であるかの如くに感知禁止線により結線される必
要はないということが理解されよう。

特に第２図に示されたように感知禁止線Ｓ２ＢおよびＳ
２Ｂの感知端は感知禁止線Ｓ２ＡおよびＳ２Ａの禁止端
に近接してビツト位置２から出る。このようにして、単
にＳ２Ｂの感知端をＳ２Ａの禁止端に接続しかつＳ２Ｂ
の感知端をＳ２Ａの禁止端に接続することにより、この
二重８Ｋ感知禁止巻線構成を１つの１６Ｋ感知禁止線構
成に変形することができる。このような構成の下では終
端回路網８２および増幅器７６を省くことができる。加
うるに、このときには禁止駆動装置はそれが感知禁止線
に入るとき１度だけ分割されるので単に禁止電流の２倍
だけを供給すればよい。回路を１つのビツト位置の中間
の感知禁止線に接続することにより得られる感知禁止回
復時間の効果的な減少が第６図および第７図に図解され
ている。

好ましい例としてこれらの図面に示されている電気信号
は従来の方法で駆動される１６Ｋの３線式３次元型メモ
リに関係する。第６図は内部的補償を有さない関連信号
を表わし、第７図は感知禁止線対が約２００ミリボルト
の順方向バイアス電圧を有する３対の逆平列シヨツトキ
ーダイオードにより相互接続されるとき現われる関連信
号を表わし、ここで１つの対は磁気コアの近くの感知禁
止線の各端部に配置され、第３のものは他の２つのもの
のほぼ中間に配置され、そのビツト位置のコアの半分は
その各側において感知禁止線に誘導結合されている。特
に第６図を参照すれば感知禁止線は静止状態に近い条件
を得るのに充分な長さの時間の間曲線１５０により表わ
される２４０ミリアンペアの禁止電流で駆動される。

−１００ナノ秒の時点で禁止電流は終了しそして１００
ナノ秒の下降時間の間ナノ秒あたり２．４ミリアンペア
の割合で減少する。このようにして禁止電流は時刻０に
おいて実質上０に減少する。禁止電流の極大値はその下
降時間のほぼ中央の位置１５２において生ずることに注
意されたい。この極大値は、感知禁止線の感知端に達し
そして禁止端の方に反射し戻されて禁止駆動装置を通る
電流に影響を及ぼす高エネルギーの共通モード電気パル
スの結果である。感知禁止線にかかりその感知端に現わ
れる差電圧が２つの異なる拡大目盛に対し２つの異なる
水平軸において示されている。曲線１５４は各区間あた
り２００ミリボルトの拡大率をもつて差モード信号を表
わし、曲線１５６は各区間あたり５ミリボルトの拡大率
をもつて差モード信号を表わす。曲線１５４を観察する
ことにより禁止電流が降下し始めるとき大きな振幅の高
周波電圧差パルスが感知禁止線の両端間に現われること
が判る。以後の読出サイクル中に１つのコアを「月の状
態から「ｏ」の状態に切換えるための出力切換信号は単
に４０ミリボルトのピーク振幅を有するので、以後の読
出サイクルは感知禁止線の差電圧パルスが５ミリボルト
以下のピーク対ピーク振幅に減衰されるまで生じること
ができない。曲線１５６から、禁止電流終了電圧パルス
がこのレベルに減衰させられるのに約３４０ナノ秒が必
要とされることが知られる。また、この差電圧パルスに
２つの相続くピークが生ずるのに１００ナノ秒よりも僅
かに少ない時間が必要とされることも知られる。このよ
うにしてこれらのパルスは２０ＭＨｚを僅かに越す周波
数を有する。ここで特に第７図を参照すれば、逆平列ダ
イオード対の存在は感知禁止線の感知端に現われる差モ
ードパルスに相当大きな影響を及ぼす。

各区間あたり２００ミリボルトの目盛をもつて差電圧を
表わす曲線１６０は高周波発振が大きく減衰されてしま
つていることを示す。大きな振幅の負電圧パルスが禁止
電流がオフ状態に切換えられたときに発生されるが、こ
の電圧パルスの振幅は迅やかに減衰させられる。曲線１
６２は各区間あたり５ミリボルトの拡大した目盛におい
て差電圧を表わし、逆平列シヨツトキーダイオード対が
感知禁止線に接続されたときこの差電圧信号が５ミリボ
ルトのピーク対ピーク振幅より低い値に減衰させられる
のに単に約１９０ナノ秒だけが必要とされることを示す
。これはシヨツトキーダイオードが用いられないとき適
当な減衰を行うのに必要とされる３４０ナノ秒よりも１
５０ナノ秒だけ小さい。加うるに、曲線１６２を観察す
ることにより電圧パルス発振周波数は約４０ＭＨｚにほ
ぼ２倍にされることが知られる。これは感知禁止線対に
おける意味ある不連続部間の伝送線距離の約半分と一致
する。不連続部の存在は更に高い周波数の高調波を発生
させ、これは磁気コアにより更に迅やかに吸収されて感
知された差信号に相当大きく影響するに充分な振幅を達
成しないということが考えられる。本発明による改良さ
れた感知禁止回復時間を有するコアメモリの特定の構成
を上記に説明したが、本発明はそれに限定されるもので
はなく、本発明の範囲内で種々の変更、変形が可能であ
ることが理解されよう。

【図面の簡単な説明】

第１図は本発明による平板状コアメモリスタツクを一部
プロツク図で示す概略回路図、第２図は感知禁止線導体
対が１つのビツト位置のコアを通過する方法を示す概略
結線図、第３図は電気回路をコアアレイの中間の感知禁
止線対に接続する方法を示す概略図、第４図は１つのビ
ツト位置の中間の回路素子をプリント回路板のそのビツ
ト位置のコアと同じ側に取付ける構成を大きく拡大して
示す断片斜視図、第５図は与えられた１つのビツ卜位置
に対する感知禁止回路網を示す概略回路図、第６図はビ
ツト位置の中間に配置された回路網を有さない１６Ｋ感
知禁止線対に対する電気信号波形のグラフ、第７図は回
路素子が本発明に従いビツト位置の中間の感知禁止線対
に結合されたとき第６図に示される波形を発生するのに
用いられるものと類似するメモリ形状の１６Ｋ感知禁止
線に現われる波形のグラフである。 １０：コアメモリ、１２：プリント回路板、１８：記憶
素子スタツク、２０：コア、２２：周辺回路、２４：縁
部コネクタ、２６：導体、３２：開口、３４，３６，３
８，４０：はんだパツド、４２：ビームリードパツド、
４４：個別的装置パツド、４６，５０：ビームリード、
４８：半導体チツプ、５２，５４：シヨツトキーダイオ
ード、５５：基板、５６：ブリツジ、５８：Ｙ駆動線、
６０：感知禁止導体、７０，７８：差動増幅器、９８，
１００：シヨツトキーダイオード。

Claims (1)

【特許請求の範囲】
1. １ 磁気記憶コアのアレイと、該アレイの選択されたコ
   アを切換えるために誘導的に結合された駆動導体と、該
   アレイのコアの切換えを選択的に禁止しかつ該アレイの
   コアの切換えを感知するように誘導的に結合された一対
   の感知禁止導体とを具備した磁気コアメモリに於いて、
   上記感知禁止導線間で上記アレイの中間の位置に電気的
   に接続した少なくとも１つの電気回路を設け、該電気回
   路は、伝送線不連続部として、ノイズ信号の各感知禁止
   導体に沿つた通路と干渉するが、次に感知されるコア切
   換信号の上記感知禁止導体に沿う通路とは干渉しないよ
   うな特性を有するようにしたことを特徴とする磁気コア
   メモリ。