JPS5986310A - 発振妨害除去回路 - Google Patents
発振妨害除去回路Info
- Publication number
- JPS5986310A JPS5986310A JP57196215A JP19621582A JPS5986310A JP S5986310 A JPS5986310 A JP S5986310A JP 57196215 A JP57196215 A JP 57196215A JP 19621582 A JP19621582 A JP 19621582A JP S5986310 A JPS5986310 A JP S5986310A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- output
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 101
- 238000001514 detection method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 239000003990 capacitor Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 101100493820 Caenorhabditis elegans best-1 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路において発振回路と同一の周波
数の信号を集積回路外部に出力する回路に１シリする。
数の信号を集積回路外部に出力する回路に１シリする。
発振回路を内蔵した半導体集積回路において高い周波数
を利用したい場合やテスト上の理由により発振回ｖ６と
同一の周波数の出力信号を取り出すことは多々あること
である。しか言ながら、従来、発振回路と同一の周波数
を集積回路外部に出力する場合、諸条件によっては発振
開始時に正常な発振が妨害されるという現象があった。
を利用したい場合やテスト上の理由により発振回ｖ６と
同一の周波数の出力信号を取り出すことは多々あること
である。しか言ながら、従来、発振回路と同一の周波数
を集積回路外部に出力する場合、諸条件によっては発振
開始時に正常な発振が妨害されるという現象があった。
まずこの現象から説明する。第１図は発振回路の構成を
示すブロック図である。第１図において１１は増幅回路
、１２は帰還回路である。この発振回路において１３か
らの入力信号は増幅回路１１で増幅され、かつ位相はけ
ば１８０度反転し１４に出てくる。そして帰還回路１２
に入り、位相が変りながら、かつ減衰して１３に戻り、
それを繰り返す。
示すブロック図である。第１図において１１は増幅回路
、１２は帰還回路である。この発振回路において１３か
らの入力信号は増幅回路１１で増幅され、かつ位相はけ
ば１８０度反転し１４に出てくる。そして帰還回路１２
に入り、位相が変りながら、かつ減衰して１３に戻り、
それを繰り返す。
この１回もどって来た時に前と同一の振幅、同一の位相
であったとき安定し、定常的な発振状態となる。したが
って帰還回路の構成は発振特性を大きく左右する。第２
図は帰還回路１２の一例で水 −晶振動子１５．抵抗１
６．コンデンサ１７．１８からなっている。ここでコン
デンサｊ７，１Ｂをはじめ水晶振動子１５．抵抗１６の
値が変ると一般に発振回路の緒特性に大きな影響があっ
て、コンデンサ１７もしくは１８の値が大きくなりすぎ
ると発Ｊｈ（シないことも起る。第６図は増１１ｉ１回
路１９の入力１１１ｉ１２１と出力側２２の間にコンデ
ンサ２０が入った場合を示すものであるが、コンデンサ
゛２０の静電容量を０１増１１ｆ＋、を回路１９のゲイ
ンをＧとずればミラー効果としてよく知られている通り
第４図のように信号ライン２７と２９の間にコンデンサ
の入った等価回路に変換できて、増幅回路２５のゲイン
はＧ、コンデンサ２６の静電容量は（Ｇ−１）Ｏの値上
等価となる。したがって増幅回路１９．２５のゲインが
非常に大きければ、たとえコンデンサ２０の静電容量が
非常に小さな値であっても無視できなくなる。したがっ
て前記ミラー効果のような現象が発振回路を含む回路の
中に生じ、第２図のコンデンサ１８もしくは１７の’１
６’ｌ 定容ト七の値が等価的に非常に大きくなると正
常な発振が阻害されることになる。第５図は従来の半導
体集積回路で集積回路の中に発振回路の一部を持ち、発
振周波数と同一の周波数を集積回路外部に出力する構成
の回路例を示すものである。
であったとき安定し、定常的な発振状態となる。したが
って帰還回路の構成は発振特性を大きく左右する。第２
図は帰還回路１２の一例で水 −晶振動子１５．抵抗１
６．コンデンサ１７．１８からなっている。ここでコン
デンサｊ７，１Ｂをはじめ水晶振動子１５．抵抗１６の
値が変ると一般に発振回路の緒特性に大きな影響があっ
て、コンデンサ１７もしくは１８の値が大きくなりすぎ
ると発Ｊｈ（シないことも起る。第６図は増１１ｉ１回
路１９の入力１１１ｉ１２１と出力側２２の間にコンデ
ンサ２０が入った場合を示すものであるが、コンデンサ
゛２０の静電容量を０１増１１ｆ＋、を回路１９のゲイ
ンをＧとずればミラー効果としてよく知られている通り
第４図のように信号ライン２７と２９の間にコンデンサ
の入った等価回路に変換できて、増幅回路２５のゲイン
はＧ、コンデンサ２６の静電容量は（Ｇ−１）Ｏの値上
等価となる。したがって増幅回路１９．２５のゲインが
非常に大きければ、たとえコンデンサ２０の静電容量が
非常に小さな値であっても無視できなくなる。したがっ
て前記ミラー効果のような現象が発振回路を含む回路の
中に生じ、第２図のコンデンサ１８もしくは１７の’１
６’ｌ 定容ト七の値が等価的に非常に大きくなると正
常な発振が阻害されることになる。第５図は従来の半導
体集積回路で集積回路の中に発振回路の一部を持ち、発
振周波数と同一の周波数を集積回路外部に出力する構成
の回路例を示すものである。
第５図において６１は発振回路の一部、５２は分ッファ
ーで発振回路３１の出力信号を端子３４から出している
。３５．３６は発振回路を構成する為に外部回路と接続
する為の端子である。また一点鎖線５７の内部は集積回
路の内部に属する。コンデンサ３Ｂは集積回路の外部に
おいて端子３４と端子５５の間の寄生容量である。コン
デンサ３９は集積回路の外部において端子３４と端子３
６の間の寄生容量である。なお端子３５．３６は発振回
路に水晶振動子を用いた場合、水晶振動子は集積回路外
部に位置するので、その接続に要するものである。また
寄生容１１３８．３９は集積回路外部においても配線や
回路がある為、一般に僅かながら必ず存在してしまう。
ーで発振回路３１の出力信号を端子３４から出している
。３５．３６は発振回路を構成する為に外部回路と接続
する為の端子である。また一点鎖線５７の内部は集積回
路の内部に属する。コンデンサ３Ｂは集積回路の外部に
おいて端子３４と端子５５の間の寄生容量である。コン
デンサ３９は集積回路の外部において端子３４と端子３
６の間の寄生容量である。なお端子３５．３６は発振回
路に水晶振動子を用いた場合、水晶振動子は集積回路外
部に位置するので、その接続に要するものである。また
寄生容１１３８．３９は集積回路外部においても配線や
回路がある為、一般に僅かながら必ず存在してしまう。
さて、このとき第５図のバッファー６６が第３図の増幅
回路１９に相当し、また＠５図のコンデンサ３８もしく
は３９が第６図のコンデンサ２０に相当することになっ
て、見かけ上第２図のコンデンサ１８もしくは１７が非
常に大きな値となって発１）−の開始を阻害することが
ある。但し、一度発ＪｂＧしてしまえば安定な発振を維
持する。この理由を次にＭｏ５ｇ≦積回ｙ１１の例で説
明する。第６図はＭＯＳガＳ ｆａ ［可ｖｈにおける
０Ｍ０Ｓインノく一部の構成を示すものである。４０
ｉＪ： ＰチャネルＭＱＳＦＥＴ、４１はＮチーＹネル
ＭＯＳＦＥＴであり、ＰチャネルＭＯ８ＦＥＴ４０とＮ
チャネルＭＯ’５ＦＥＴ４１のゲートは共通の１５１号
ライン４２に接続され、力）つドレインも共通の信号ラ
イン４シに接続されてし）る。ここでＰチャネルＭＯ８
ＩＩＩＩＩ；Ｔ２ＯのβをβＰ、スレッシュホールド電
圧をＶＴＰ とし、ＮチャネルＭＯ８ＦＩＩｌｉＴ４
１のβをβＮ、スレッシュホールド７１（圧をＶＴＮ
とし、また電源電圧をＶＤＤ 、そしてドレイン側
の信号ライン４６に寄生する静ｆＩＬ容量を０８とすれ
ば第７図に示すような微４Ｘ振１Ｉｌｆ、１の正弦波が
ゲート側の信号ライン４２に入った１１与、ドレイン側
に出力される同じ周波数の止り女波の振幅比でインバー
タのゲインＧを定翰すると、＝、、； −（ＶＤ Ｄ−
ＶＴ Ｐ −ＶＴ Ｎ ） ・＝（１０１となり、一般
的には非常に大きな値となる。ところがゲート側の信号
ライン４２に乗ってし）る正弦波の振幅が大きくなると
ドレイン側の信号ジイン４３に出力される波形は飽和し
て矩形波となる。
回路１９に相当し、また＠５図のコンデンサ３８もしく
は３９が第６図のコンデンサ２０に相当することになっ
て、見かけ上第２図のコンデンサ１８もしくは１７が非
常に大きな値となって発１）−の開始を阻害することが
ある。但し、一度発ＪｂＧしてしまえば安定な発振を維
持する。この理由を次にＭｏ５ｇ≦積回ｙ１１の例で説
明する。第６図はＭＯＳガＳ ｆａ ［可ｖｈにおける
０Ｍ０Ｓインノく一部の構成を示すものである。４０
ｉＪ： ＰチャネルＭＱＳＦＥＴ、４１はＮチーＹネル
ＭＯＳＦＥＴであり、ＰチャネルＭＯ８ＦＥＴ４０とＮ
チャネルＭＯ’５ＦＥＴ４１のゲートは共通の１５１号
ライン４２に接続され、力）つドレインも共通の信号ラ
イン４シに接続されてし）る。ここでＰチャネルＭＯ８
ＩＩＩＩＩ；Ｔ２ＯのβをβＰ、スレッシュホールド電
圧をＶＴＰ とし、ＮチャネルＭＯ８ＦＩＩｌｉＴ４
１のβをβＮ、スレッシュホールド７１（圧をＶＴＮ
とし、また電源電圧をＶＤＤ 、そしてドレイン側
の信号ライン４６に寄生する静ｆＩＬ容量を０８とすれ
ば第７図に示すような微４Ｘ振１Ｉｌｆ、１の正弦波が
ゲート側の信号ライン４２に入った１１与、ドレイン側
に出力される同じ周波数の止り女波の振幅比でインバー
タのゲインＧを定翰すると、＝、、； −（ＶＤ Ｄ−
ＶＴ Ｐ −ＶＴ Ｎ ） ・＝（１０１となり、一般
的には非常に大きな値となる。ところがゲート側の信号
ライン４２に乗ってし）る正弦波の振幅が大きくなると
ドレイン側の信号ジイン４３に出力される波形は飽和し
て矩形波となる。
そして第８図に示すように電源電圧の間を１／１つ番よ
いに振れる正弦波がインバータを経由して完全に矩形波
となった時、同じ周波数の正弦波成分の振幅比でゲイン
Ｇを考えると、矩形波が で表わされたとしてフーリエ級数展開すると４Ａ
、 １ ７ （ｔ ） ＝ −（ｓ＋ｎωｔ＋−￥５１ｎ３ωｔ
π となるので第８図の場合のインノ々−夕のゲインＧは ） おヶ、。□１９−ケアよう、い７Ｊ ｆｉｌ ｔ
ＩＪ！ｒ ｊｉ。。
いに振れる正弦波がインバータを経由して完全に矩形波
となった時、同じ周波数の正弦波成分の振幅比でゲイン
Ｇを考えると、矩形波が で表わされたとしてフーリエ級数展開すると４Ａ
、 １ ７ （ｔ ） ＝ −（ｓ＋ｎωｔ＋−￥５１ｎ３ωｔ
π となるので第８図の場合のインノ々−夕のゲインＧは ） おヶ、。□１９−ケアよう、い７Ｊ ｆｉｌ ｔ
ＩＪ！ｒ ｊｉ。。
も飽和して矩形波となった場合のゲインＧはＧ＝１
・・・・・・・・・ （１０３）と考えられる。
・・・・・・・・・ （１０３）と考えられる。
以上により第５図のバッファー３３のゲインＧは実質的
に入力振幅の大きさによって変化し、発振回ｌ１ｌｉｊ
３１において発振が安定な状す（Ｉにおいては（１０２
）式や（１０３）式に見られるようにほぼ１に近い程度
であるが、発振開始時、つまり発振の成長期で振幅が非
常に小さい場合には（１０１）式で表わされるごとくゲ
インＧは非′帛に大きな値となる。したがって、一度、
発１ｈ（シ定常状態になってしまえばバッファー３３の
ゲインは１に近く、かつ寄生容量３８もしくは３９はそ
れ自体の値は一般に小さいので、ミラー効果を８’ ｉ
Ｌ（しても殆ど問題にならないが、発振開始時にはバッ
ファー３６のゲインは非常に大きく作用し、寄生容量３
８もしくは３９の値は小さくとも、ミラー効果によって
非常に大きな静電容量のコンデンサが発振回路３１につ
いたことと等価になり、発」ｈ４の開始を阻害すること
になる。以上のように発振回路と同一の周波数を集＋ｉ
ｔ回路外部に出力する場合、従来の回路方式では一度、
発振が定常状爬になってしまえば問題がない状況におい
ても発振開始時には発振が妨害され、発振しないという
ことが起る。
に入力振幅の大きさによって変化し、発振回ｌ１ｌｉｊ
３１において発振が安定な状す（Ｉにおいては（１０２
）式や（１０３）式に見られるようにほぼ１に近い程度
であるが、発振開始時、つまり発振の成長期で振幅が非
常に小さい場合には（１０１）式で表わされるごとくゲ
インＧは非′帛に大きな値となる。したがって、一度、
発１ｈ（シ定常状態になってしまえばバッファー３３の
ゲインは１に近く、かつ寄生容量３８もしくは３９はそ
れ自体の値は一般に小さいので、ミラー効果を８’ ｉ
Ｌ（しても殆ど問題にならないが、発振開始時にはバッ
ファー３６のゲインは非常に大きく作用し、寄生容量３
８もしくは３９の値は小さくとも、ミラー効果によって
非常に大きな静電容量のコンデンサが発振回路３１につ
いたことと等価になり、発」ｈ４の開始を阻害すること
になる。以上のように発振回路と同一の周波数を集＋ｉ
ｔ回路外部に出力する場合、従来の回路方式では一度、
発振が定常状爬になってしまえば問題がない状況におい
ても発振開始時には発振が妨害され、発振しないという
ことが起る。
本発明は発振回路と同一の周波数の信号を集積回路外部
に出力する場合に発振回路が何ら悪影響を受けず、ずみ
ゃかに発振を開始し、定常状態に移行する回路方式を提
供するものである。
に出力する場合に発振回路が何ら悪影響を受けず、ずみ
ゃかに発振を開始し、定常状態に移行する回路方式を提
供するものである。
第１０図に本発明の回路のブロック図を示す。
第１０図において４５は発振回路、４６は分周回路、４
７は発振検出回路、４８は出力回路である。発振回路４
５の出力信号は信号ライン４９を通って分周回路４６と
出力回路４８に入力している。分周回路４６の出力は信
号ライン５ｏを通して発振検出回路４７に入力している
。発振検出回路４７の出力は発振回路４５の出力と共に
出力回路４８に入力しており、出力回ＩＭ ４８の出力
は端子５４を経由して集積回路外部に出力されている。
７は発振検出回路、４８は出力回路である。発振回路４
５の出力信号は信号ライン４９を通って分周回路４６と
出力回路４８に入力している。分周回路４６の出力は信
号ライン５ｏを通して発振検出回路４７に入力している
。発振検出回路４７の出力は発振回路４５の出力と共に
出力回路４８に入力しており、出力回ＩＭ ４８の出力
は端子５４を経由して集積回路外部に出力されている。
さて、発振が妨害されるのは前述したようにバッファ７
のゲインが見かけ上、大きくなる発振振幅が非常に小さ
い時、つまり発振開始時のみである。したがって、発振
開始時においては発振周波数と同一の周波数の出力信号
を外部に出さず、充分に発振が成長し、安定してから前
記出力信号を集積回路外１７３に出すことにすれば発振
は全く妨害されず、かつ発振周波数と同一の周波数の出
力信号を寄生容ｆ、ｌのつきやすい集積回路外部に出す
ことが出来ることになる。第１０図に示した回路は以上
に述べた原理に基づいて構成されている。発振回路４５
が電源投入後、発振を開始していない、もしくは不充分
な場合、発振検出回路４７の出力信号５１によって発振
回路４５の出力信号４９は出力回路４８を通して集積回
路外部に出力されることを禁止されている。したがって
、このとき端子５４と端子５２もしくは端子５３の間に
寄生容ｉ１があっても、それが原因となって発振回路４
５の発振の成長が阻害されることはない。そして充分に
発振が成長して発振回路４５の出力が分周回路４６を経
て発振検出回路４７に達すると、発振したことを確認し
て発振検出回路４７の出力信号５１が変り、出力回路４
８は発振周波数と同一の周波数の信号を端子５４に出力
するようになる。
のゲインが見かけ上、大きくなる発振振幅が非常に小さ
い時、つまり発振開始時のみである。したがって、発振
開始時においては発振周波数と同一の周波数の出力信号
を外部に出さず、充分に発振が成長し、安定してから前
記出力信号を集積回路外１７３に出すことにすれば発振
は全く妨害されず、かつ発振周波数と同一の周波数の出
力信号を寄生容ｆ、ｌのつきやすい集積回路外部に出す
ことが出来ることになる。第１０図に示した回路は以上
に述べた原理に基づいて構成されている。発振回路４５
が電源投入後、発振を開始していない、もしくは不充分
な場合、発振検出回路４７の出力信号５１によって発振
回路４５の出力信号４９は出力回路４８を通して集積回
路外部に出力されることを禁止されている。したがって
、このとき端子５４と端子５２もしくは端子５３の間に
寄生容ｉ１があっても、それが原因となって発振回路４
５の発振の成長が阻害されることはない。そして充分に
発振が成長して発振回路４５の出力が分周回路４６を経
て発振検出回路４７に達すると、発振したことを確認し
て発振検出回路４７の出力信号５１が変り、出力回路４
８は発振周波数と同一の周波数の信号を端子５４に出力
するようになる。
このとき端子５４と端子５２もしくは端子５３の間に少
々の寄生静電容量が存在しても発振回路４５において発
４１Ａは既に充分に成長してしまっているので端子５４
から発振回路４５と同一の周波数が出力されても見かけ
上の静電４容量が非常に大きくなるということはなく発
振は妨害されず、かつ集積回路外部に発振周波数と同一
の周波数のｂ力を得ることが出来る。
々の寄生静電容量が存在しても発振回路４５において発
４１Ａは既に充分に成長してしまっているので端子５４
から発振回路４５と同一の周波数が出力されても見かけ
上の静電４容量が非常に大きくなるということはなく発
振は妨害されず、かつ集積回路外部に発振周波数と同一
の周波数のｂ力を得ることが出来る。
なお、第１１図は第１０図における発振検出回路４７の
具体的な回路の一例を示すものである。
具体的な回路の一例を示すものである。
第１１図において５６及び５７は２人力のＮＡＮＤ回路
でＮＡＲＤ回路５６の出力はＮ’ＡＮＤ回路５７の第１
ゲートに接続され、ＮＡＮＤｌ路５７の出力はＮＡＮＤ
ｌ路５６の第５６−トに４〆続されている。またインバ
ータ５８の出力）ｊ： Ｎ Ａ Ｎ Ｄ回路５６の第２
ゲートに接続されている。また抵抗６０とコンデンサ６
１に上−り副−トクリア回路を構成していて抵抗６０の
−☆ｒｉＡ ＆；Ｌ’ ＋ Ｖ Ｄ ｎ に、他端は
コンデンサ６１の一端に接続されている。声ンデンザ６
１の他端は−ｙｅｓ に接続されている。抵抗６０と
コンデンサ６１の接続点より信号ジイン５９が取り出さ
れ、ＮＡＮＤ回路５７の第２ゲートに↑妥続されている
。また発振検出回路の入力信号５０はインバータ５８の
ゲートに相当し、また発振検出回路の出力信号５１はＮ
ＡＮＤ回路５６の出力に相当している。以上の回路構成
により、電源投入時、発振が開始する前にはオートクリ
ア１０１路の出力信号５９によりＮＡＮＤ回路５７の出
力はＨｉ ｇ ｈ （−１−Ｖｎｎ ）になり、かつ
分周回Ｒ４６もオートクリア回路信号５９によって−Ｉ
ＮＪ、リセットすると分周回路４６の出力信号５０はＬ
ｏｗ（−Ｖｓｓ ）となって発振検出回路４７に入力
する。このときＨＡＮＤ回路５６の出力はＬｏｗとなり
発振検出回路４７の出力信号５１はＬｏｗとなる。オー
トクリア回路の出力信号５９ｔよ短時間の間にＨＩＨｈ
に復帰するが出力信号５１がＬ ＯＷであるのでＨＡＮ
Ｄ回路５７の出力は変化せず、ＮＡＮＤ回路５６及びＮ
ＡＮＤ回路５７の状態は変化しない。また出力信号５１
がＬｏｗであることによって出力回ｔｌ’１Ｓ４ Ｂの
出力を禁止するので発振回路４５は支障なく発振を開始
し、定常状態に入る。そして分周回路４６によって発振
回路４５の出力は分周され、一定時間後、分周回路４６
の出力はＨ１ｇｈｉＣ変る。したがって第１１図におい
て信号ライン５０がｌｉｇｈになるので出力信号５１は
Ｈｌｇｈになり、かつ保持され、分周回路の出力信号５
０が以後、ＬｏｗとＨｉ ｇ ｈの間を変化しても発振
検出回路４７の出力信号５１はＨｌｇｈの状態を保ち、
出力回路４８から発振回路４５と同一の周波数の信号が
出力することになる。
でＮＡＲＤ回路５６の出力はＮ’ＡＮＤ回路５７の第１
ゲートに接続され、ＮＡＮＤｌ路５７の出力はＮＡＮＤ
ｌ路５６の第５６−トに４〆続されている。またインバ
ータ５８の出力）ｊ： Ｎ Ａ Ｎ Ｄ回路５６の第２
ゲートに接続されている。また抵抗６０とコンデンサ６
１に上−り副−トクリア回路を構成していて抵抗６０の
−☆ｒｉＡ ＆；Ｌ’ ＋ Ｖ Ｄ ｎ に、他端は
コンデンサ６１の一端に接続されている。声ンデンザ６
１の他端は−ｙｅｓ に接続されている。抵抗６０と
コンデンサ６１の接続点より信号ジイン５９が取り出さ
れ、ＮＡＮＤ回路５７の第２ゲートに↑妥続されている
。また発振検出回路の入力信号５０はインバータ５８の
ゲートに相当し、また発振検出回路の出力信号５１はＮ
ＡＮＤ回路５６の出力に相当している。以上の回路構成
により、電源投入時、発振が開始する前にはオートクリ
ア１０１路の出力信号５９によりＮＡＮＤ回路５７の出
力はＨｉ ｇ ｈ （−１−Ｖｎｎ ）になり、かつ
分周回Ｒ４６もオートクリア回路信号５９によって−Ｉ
ＮＪ、リセットすると分周回路４６の出力信号５０はＬ
ｏｗ（−Ｖｓｓ ）となって発振検出回路４７に入力
する。このときＨＡＮＤ回路５６の出力はＬｏｗとなり
発振検出回路４７の出力信号５１はＬｏｗとなる。オー
トクリア回路の出力信号５９ｔよ短時間の間にＨＩＨｈ
に復帰するが出力信号５１がＬ ＯＷであるのでＨＡＮ
Ｄ回路５７の出力は変化せず、ＮＡＮＤ回路５６及びＮ
ＡＮＤ回路５７の状態は変化しない。また出力信号５１
がＬｏｗであることによって出力回ｔｌ’１Ｓ４ Ｂの
出力を禁止するので発振回路４５は支障なく発振を開始
し、定常状態に入る。そして分周回路４６によって発振
回路４５の出力は分周され、一定時間後、分周回路４６
の出力はＨ１ｇｈｉＣ変る。したがって第１１図におい
て信号ライン５０がｌｉｇｈになるので出力信号５１は
Ｈｌｇｈになり、かつ保持され、分周回路の出力信号５
０が以後、ＬｏｗとＨｉ ｇ ｈの間を変化しても発振
検出回路４７の出力信号５１はＨｌｇｈの状態を保ち、
出力回路４８から発振回路４５と同一の周波数の信号が
出力することになる。
第１２図は第１０図における出力回路４８の具体的な回
路の一例を示すものである。第１２図において６２は２
人力の１４ Ａ Ｎ Ｄ回路である。ＮＡＮＤｌ路６２
の第６２−ト４９．第２ゲート５１及び出力５４のそれ
ぞれの番号は第１０図における信号ラインの同番号にそ
れぞれ対応している。
路の一例を示すものである。第１２図において６２は２
人力の１４ Ａ Ｎ Ｄ回路である。ＮＡＮＤｌ路６２
の第６２−ト４９．第２ゲート５１及び出力５４のそれ
ぞれの番号は第１０図における信号ラインの同番号にそ
れぞれ対応している。
したがって発振積出回路の出力信号５１がＬｏｗであれ
ばＮＡＮＤ回路６２の第１ゲート４９から入ってくる発
振回路４５の信号はＨｋＮＤ回路６２の出力５４より出
力されるのが禁１にされ、発振検出回路の出力信号５１
がＨｌｇｈであれば発ノ１１（回路４５の信号かＮＡＮ
Ｄ回路６２より出力される。
ばＮＡＮＤ回路６２の第１ゲート４９から入ってくる発
振回路４５の信号はＨｋＮＤ回路６２の出力５４より出
力されるのが禁１にされ、発振検出回路の出力信号５１
がＨｌｇｈであれば発ノ１１（回路４５の信号かＮＡＮ
Ｄ回路６２より出力される。
以上、本発明は発振回路が発振したか否かを検出し、出
力回路を制御することにより、発振の成長を１Ｍ１害さ
れることなく、発振周波数と同一の周波数のイ１（号を
集積回路外部に出力することを可能にするものである。
力回路を制御することにより、発振の成長を１Ｍ１害さ
れることなく、発振周波数と同一の周波数のイ１（号を
集積回路外部に出力することを可能にするものである。
ｒｌ）１図は発振回路の構成を示すブロック図、第２図
は帰還回路の一例を示す図、第３図と第４図はミラー効
果を説明する為の元の回路と等価回路、第５図は発振周
波数と同一の周波数を出力する従来の回路、第６図はＣ
ＭＯＳインバータ回路のＧｅｔ戒を示す図、第７図９第
８図、第２図は入力信号がインバータにより増幅され出
力信号となる際の波形を示す図、第１０図は本発明の回
路を示すブロック図、第１１図は発振検出回路の具体的
回路の一例を示す図、第１２図は出力回路の具体的回路
の一例を示す図である。 １１．１９．２５・・・・・・増幅回路１２・・・・・
・帰遷回路 １３．１４．２ｊ、２２，２３，２４，２７゜２８．２
９，３０，４２，４３，４９，５０゜５１．５４．５９
・・・・・・信号ライン１５・・・・・・水晶振動子 １６．６０・・・・・・抵 抗 １７．１Ｂ、２０，２６．３Ｂ、５９，４４゜６１・・
・・・・コンデンサ ３１．４５・・・・・・発振回路 ３２．４６・・・・・・分周回路 ５５．５８・・・・・・インバータ ３４．３５，３６，５２，５３．５４・・・・・・端子
３７．５５・・・・・・集積回路内部と外１°９１；の
境界４０・・・・・・ＰチャネルＭＯＳＦＦＴ４１・・
・・・・ＮヂャネルＭＯ８ＦＪＣＴ４７・・・・・・発
振検出回路 ４日・・・・・・出力回路 ５６，５７．６２・・・・・・ＮＡＮＤ回路以回路上 Ｄｒ！８２Ｈ 丸τＡ； δ目 マフ ３デ「 ）Ｉ ９；、’Ｓ ７図 ■１ （＝〉 シ、・、８図 弔９図 ＶｒＮ ’Ｉｏｕ丁 ｏｖｒ 篤Ｕｒ
は帰還回路の一例を示す図、第３図と第４図はミラー効
果を説明する為の元の回路と等価回路、第５図は発振周
波数と同一の周波数を出力する従来の回路、第６図はＣ
ＭＯＳインバータ回路のＧｅｔ戒を示す図、第７図９第
８図、第２図は入力信号がインバータにより増幅され出
力信号となる際の波形を示す図、第１０図は本発明の回
路を示すブロック図、第１１図は発振検出回路の具体的
回路の一例を示す図、第１２図は出力回路の具体的回路
の一例を示す図である。 １１．１９．２５・・・・・・増幅回路１２・・・・・
・帰遷回路 １３．１４．２ｊ、２２，２３，２４，２７゜２８．２
９，３０，４２，４３，４９，５０゜５１．５４．５９
・・・・・・信号ライン１５・・・・・・水晶振動子 １６．６０・・・・・・抵 抗 １７．１Ｂ、２０，２６．３Ｂ、５９，４４゜６１・・
・・・・コンデンサ ３１．４５・・・・・・発振回路 ３２．４６・・・・・・分周回路 ５５．５８・・・・・・インバータ ３４．３５，３６，５２，５３．５４・・・・・・端子
３７．５５・・・・・・集積回路内部と外１°９１；の
境界４０・・・・・・ＰチャネルＭＯＳＦＦＴ４１・・
・・・・ＮヂャネルＭＯ８ＦＪＣＴ４７・・・・・・発
振検出回路 ４日・・・・・・出力回路 ５６，５７．６２・・・・・・ＮＡＮＤ回路以回路上 Ｄｒ！８２Ｈ 丸τＡ； δ目 マフ ３デ「 ）Ｉ ９；、’Ｓ ７図 ■１ （＝〉 シ、・、８図 弔９図 ＶｒＮ ’Ｉｏｕ丁 ｏｖｒ 篤Ｕｒ
Claims (1)
- 半導体集積回路において発振回路と分周回路と発振検出
回路、及び発振周波数と同一の周波数を出力する出力回
路からなり、発振回路の発振開始時においては前記出力
回路から発振周波数と同一の周波数が出力されることを
禁止するように構成されたことを特徴とする発振妨害除
去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57196215A JPS5986310A (ja) | 1982-11-09 | 1982-11-09 | 発振妨害除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57196215A JPS5986310A (ja) | 1982-11-09 | 1982-11-09 | 発振妨害除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5986310A true JPS5986310A (ja) | 1984-05-18 |
Family
ID=16354115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57196215A Pending JPS5986310A (ja) | 1982-11-09 | 1982-11-09 | 発振妨害除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986310A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662428A (en) * | 1979-10-29 | 1981-05-28 | Nec Corp | Oscillator |
-
1982
- 1982-11-09 JP JP57196215A patent/JPS5986310A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662428A (en) * | 1979-10-29 | 1981-05-28 | Nec Corp | Oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5469120A (en) | High performance voltage controlled oscillator | |
| US6385265B1 (en) | Differential charge pump | |
| US4710730A (en) | Data clock oscillator having accurate duty cycle | |
| US7852164B2 (en) | Piezoelectric oscillator | |
| US7737795B2 (en) | Voltage controlled oscillator | |
| US6727735B2 (en) | Charge pump circuit for reducing jitter | |
| JP5876368B2 (ja) | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 | |
| US6351191B1 (en) | Differential delay cell with common delay control and power supply | |
| JPH04233805A (ja) | 電圧制御平衡発振器回路 | |
| US7639093B2 (en) | Voltage-controlled oscillator having independent output frequency and amplitude | |
| US7034628B1 (en) | Crystal oscillator circuit having a start-up time reduction circuit | |
| US10367450B2 (en) | Oscillator scheme capable of reducing far-out phase noise and closed-in phase noise | |
| US20070126485A1 (en) | Voltage-controlled oscillator | |
| US6611177B2 (en) | Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise | |
| EP0895354B1 (en) | Voltage-controlled oscillator | |
| JP2755181B2 (ja) | 電圧制御発振器 | |
| US6111473A (en) | Integrated circuit comprising an oscillator | |
| JPS5986310A (ja) | 発振妨害除去回路 | |
| US11637549B2 (en) | Replica circuit and oscillator including the same | |
| JPH088651A (ja) | 電圧制御発振器 | |
| JP2811969B2 (ja) | 位相同期回路 | |
| JPH04152711A (ja) | 電圧制御発振回路 | |
| US6853240B2 (en) | Master clock input circuit | |
| JPS62176218A (ja) | 分周装置 | |
| JPH1141070A (ja) | ディジタル制御発振回路 |