JPS5986310A - 発振妨害除去回路 - Google Patents
発振妨害除去回路Info
- Publication number
- JPS5986310A JPS5986310A JP57196215A JP19621582A JPS5986310A JP S5986310 A JPS5986310 A JP S5986310A JP 57196215 A JP57196215 A JP 57196215A JP 19621582 A JP19621582 A JP 19621582A JP S5986310 A JPS5986310 A JP S5986310A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- output
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 101
- 238000001514 detection method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 239000003990 capacitor Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 101100493820 Caenorhabditis elegans best-1 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路において発振回路と同一の周波
数の信号を集積回路外部に出力する回路に1シリする。
数の信号を集積回路外部に出力する回路に1シリする。
発振回路を内蔵した半導体集積回路において高い周波数
を利用したい場合やテスト上の理由により発振回v6と
同一の周波数の出力信号を取り出すことは多々あること
である。しか言ながら、従来、発振回路と同一の周波数
を集積回路外部に出力する場合、諸条件によっては発振
開始時に正常な発振が妨害されるという現象があった。
を利用したい場合やテスト上の理由により発振回v6と
同一の周波数の出力信号を取り出すことは多々あること
である。しか言ながら、従来、発振回路と同一の周波数
を集積回路外部に出力する場合、諸条件によっては発振
開始時に正常な発振が妨害されるという現象があった。
まずこの現象から説明する。第1図は発振回路の構成を
示すブロック図である。第1図において11は増幅回路
、12は帰還回路である。この発振回路において13か
らの入力信号は増幅回路11で増幅され、かつ位相はけ
ば180度反転し14に出てくる。そして帰還回路12
に入り、位相が変りながら、かつ減衰して13に戻り、
それを繰り返す。
示すブロック図である。第1図において11は増幅回路
、12は帰還回路である。この発振回路において13か
らの入力信号は増幅回路11で増幅され、かつ位相はけ
ば180度反転し14に出てくる。そして帰還回路12
に入り、位相が変りながら、かつ減衰して13に戻り、
それを繰り返す。
この1回もどって来た時に前と同一の振幅、同一の位相
であったとき安定し、定常的な発振状態となる。したが
って帰還回路の構成は発振特性を大きく左右する。第2
図は帰還回路12の一例で水 −晶振動子15.抵抗1
6.コンデンサ17.18からなっている。ここでコン
デンサj7,1Bをはじめ水晶振動子15.抵抗16の
値が変ると一般に発振回路の緒特性に大きな影響があっ
て、コンデンサ17もしくは18の値が大きくなりすぎ
ると発Jh(シないことも起る。第6図は増11i1回
路19の入力111i121と出力側22の間にコンデ
ンサ20が入った場合を示すものであるが、コンデンサ
゛20の静電容量を01増11f+、を回路19のゲイ
ンをGとずればミラー効果としてよく知られている通り
第4図のように信号ライン27と29の間にコンデンサ
の入った等価回路に変換できて、増幅回路25のゲイン
はG、コンデンサ26の静電容量は(G−1)Oの値上
等価となる。したがって増幅回路19.25のゲインが
非常に大きければ、たとえコンデンサ20の静電容量が
非常に小さな値であっても無視できなくなる。したがっ
て前記ミラー効果のような現象が発振回路を含む回路の
中に生じ、第2図のコンデンサ18もしくは17の’1
6’l 定容ト七の値が等価的に非常に大きくなると正
常な発振が阻害されることになる。第5図は従来の半導
体集積回路で集積回路の中に発振回路の一部を持ち、発
振周波数と同一の周波数を集積回路外部に出力する構成
の回路例を示すものである。
であったとき安定し、定常的な発振状態となる。したが
って帰還回路の構成は発振特性を大きく左右する。第2
図は帰還回路12の一例で水 −晶振動子15.抵抗1
6.コンデンサ17.18からなっている。ここでコン
デンサj7,1Bをはじめ水晶振動子15.抵抗16の
値が変ると一般に発振回路の緒特性に大きな影響があっ
て、コンデンサ17もしくは18の値が大きくなりすぎ
ると発Jh(シないことも起る。第6図は増11i1回
路19の入力111i121と出力側22の間にコンデ
ンサ20が入った場合を示すものであるが、コンデンサ
゛20の静電容量を01増11f+、を回路19のゲイ
ンをGとずればミラー効果としてよく知られている通り
第4図のように信号ライン27と29の間にコンデンサ
の入った等価回路に変換できて、増幅回路25のゲイン
はG、コンデンサ26の静電容量は(G−1)Oの値上
等価となる。したがって増幅回路19.25のゲインが
非常に大きければ、たとえコンデンサ20の静電容量が
非常に小さな値であっても無視できなくなる。したがっ
て前記ミラー効果のような現象が発振回路を含む回路の
中に生じ、第2図のコンデンサ18もしくは17の’1
6’l 定容ト七の値が等価的に非常に大きくなると正
常な発振が阻害されることになる。第5図は従来の半導
体集積回路で集積回路の中に発振回路の一部を持ち、発
振周波数と同一の周波数を集積回路外部に出力する構成
の回路例を示すものである。
第5図において61は発振回路の一部、52は分ッファ
ーで発振回路31の出力信号を端子34から出している
。35.36は発振回路を構成する為に外部回路と接続
する為の端子である。また一点鎖線57の内部は集積回
路の内部に属する。コンデンサ3Bは集積回路の外部に
おいて端子34と端子55の間の寄生容量である。コン
デンサ39は集積回路の外部において端子34と端子3
6の間の寄生容量である。なお端子35.36は発振回
路に水晶振動子を用いた場合、水晶振動子は集積回路外
部に位置するので、その接続に要するものである。また
寄生容1138.39は集積回路外部においても配線や
回路がある為、一般に僅かながら必ず存在してしまう。
ーで発振回路31の出力信号を端子34から出している
。35.36は発振回路を構成する為に外部回路と接続
する為の端子である。また一点鎖線57の内部は集積回
路の内部に属する。コンデンサ3Bは集積回路の外部に
おいて端子34と端子55の間の寄生容量である。コン
デンサ39は集積回路の外部において端子34と端子3
6の間の寄生容量である。なお端子35.36は発振回
路に水晶振動子を用いた場合、水晶振動子は集積回路外
部に位置するので、その接続に要するものである。また
寄生容1138.39は集積回路外部においても配線や
回路がある為、一般に僅かながら必ず存在してしまう。
さて、このとき第5図のバッファー66が第3図の増幅
回路19に相当し、また@5図のコンデンサ38もしく
は39が第6図のコンデンサ20に相当することになっ
て、見かけ上第2図のコンデンサ18もしくは17が非
常に大きな値となって発1)−の開始を阻害することが
ある。但し、一度発JbGしてしまえば安定な発振を維
持する。この理由を次にMo5g≦積回y11の例で説
明する。第6図はMOSガS fa [可vhにおける
0M0Sインノく一部の構成を示すものである。40
iJ: PチャネルMQSFET、41はNチーYネル
MOSFETであり、PチャネルMO8FET40とN
チャネルMO’5FET41のゲートは共通の151号
ライン42に接続され、力)つドレインも共通の信号ラ
イン4シに接続されてし)る。ここでPチャネルMO8
IIIII;T2OのβをβP、スレッシュホールド電
圧をVTP とし、NチャネルMO8FIIliT4
1のβをβN、スレッシュホールド71(圧をVTN
とし、また電源電圧をVDD 、そしてドレイン側
の信号ライン46に寄生する静fIL容量を08とすれ
ば第7図に示すような微4X振1Ilf、1の正弦波が
ゲート側の信号ライン42に入った11与、ドレイン側
に出力される同じ周波数の止り女波の振幅比でインバー
タのゲインGを定翰すると、=、、; −(VD D−
VT P −VT N ) ・=(101となり、一般
的には非常に大きな値となる。ところがゲート側の信号
ライン42に乗ってし)る正弦波の振幅が大きくなると
ドレイン側の信号ジイン43に出力される波形は飽和し
て矩形波となる。
回路19に相当し、また@5図のコンデンサ38もしく
は39が第6図のコンデンサ20に相当することになっ
て、見かけ上第2図のコンデンサ18もしくは17が非
常に大きな値となって発1)−の開始を阻害することが
ある。但し、一度発JbGしてしまえば安定な発振を維
持する。この理由を次にMo5g≦積回y11の例で説
明する。第6図はMOSガS fa [可vhにおける
0M0Sインノく一部の構成を示すものである。40
iJ: PチャネルMQSFET、41はNチーYネル
MOSFETであり、PチャネルMO8FET40とN
チャネルMO’5FET41のゲートは共通の151号
ライン42に接続され、力)つドレインも共通の信号ラ
イン4シに接続されてし)る。ここでPチャネルMO8
IIIII;T2OのβをβP、スレッシュホールド電
圧をVTP とし、NチャネルMO8FIIliT4
1のβをβN、スレッシュホールド71(圧をVTN
とし、また電源電圧をVDD 、そしてドレイン側
の信号ライン46に寄生する静fIL容量を08とすれ
ば第7図に示すような微4X振1Ilf、1の正弦波が
ゲート側の信号ライン42に入った11与、ドレイン側
に出力される同じ周波数の止り女波の振幅比でインバー
タのゲインGを定翰すると、=、、; −(VD D−
VT P −VT N ) ・=(101となり、一般
的には非常に大きな値となる。ところがゲート側の信号
ライン42に乗ってし)る正弦波の振幅が大きくなると
ドレイン側の信号ジイン43に出力される波形は飽和し
て矩形波となる。
そして第8図に示すように電源電圧の間を1/1つ番よ
いに振れる正弦波がインバータを経由して完全に矩形波
となった時、同じ周波数の正弦波成分の振幅比でゲイン
Gを考えると、矩形波が で表わされたとしてフーリエ級数展開すると4A
、 1 7 (t ) = −(s+nωt+−¥51n3ωt
π となるので第8図の場合のインノ々−夕のゲインGは ) おヶ、。□19−ケアよう、い7J fil t
IJ!r ji。。
いに振れる正弦波がインバータを経由して完全に矩形波
となった時、同じ周波数の正弦波成分の振幅比でゲイン
Gを考えると、矩形波が で表わされたとしてフーリエ級数展開すると4A
、 1 7 (t ) = −(s+nωt+−¥51n3ωt
π となるので第8図の場合のインノ々−夕のゲインGは ) おヶ、。□19−ケアよう、い7J fil t
IJ!r ji。。
も飽和して矩形波となった場合のゲインGはG=1
・・・・・・・・・ (103)と考えられる。
・・・・・・・・・ (103)と考えられる。
以上により第5図のバッファー33のゲインGは実質的
に入力振幅の大きさによって変化し、発振回l1lij
31において発振が安定な状す(Iにおいては(102
)式や(103)式に見られるようにほぼ1に近い程度
であるが、発振開始時、つまり発振の成長期で振幅が非
常に小さい場合には(101)式で表わされるごとくゲ
インGは非′帛に大きな値となる。したがって、一度、
発1h(シ定常状態になってしまえばバッファー33の
ゲインは1に近く、かつ寄生容量38もしくは39はそ
れ自体の値は一般に小さいので、ミラー効果を8’ i
L(しても殆ど問題にならないが、発振開始時にはバッ
ファー36のゲインは非常に大きく作用し、寄生容量3
8もしくは39の値は小さくとも、ミラー効果によって
非常に大きな静電容量のコンデンサが発振回路31につ
いたことと等価になり、発」h4の開始を阻害すること
になる。以上のように発振回路と同一の周波数を集+i
t回路外部に出力する場合、従来の回路方式では一度、
発振が定常状爬になってしまえば問題がない状況におい
ても発振開始時には発振が妨害され、発振しないという
ことが起る。
に入力振幅の大きさによって変化し、発振回l1lij
31において発振が安定な状す(Iにおいては(102
)式や(103)式に見られるようにほぼ1に近い程度
であるが、発振開始時、つまり発振の成長期で振幅が非
常に小さい場合には(101)式で表わされるごとくゲ
インGは非′帛に大きな値となる。したがって、一度、
発1h(シ定常状態になってしまえばバッファー33の
ゲインは1に近く、かつ寄生容量38もしくは39はそ
れ自体の値は一般に小さいので、ミラー効果を8’ i
L(しても殆ど問題にならないが、発振開始時にはバッ
ファー36のゲインは非常に大きく作用し、寄生容量3
8もしくは39の値は小さくとも、ミラー効果によって
非常に大きな静電容量のコンデンサが発振回路31につ
いたことと等価になり、発」h4の開始を阻害すること
になる。以上のように発振回路と同一の周波数を集+i
t回路外部に出力する場合、従来の回路方式では一度、
発振が定常状爬になってしまえば問題がない状況におい
ても発振開始時には発振が妨害され、発振しないという
ことが起る。
本発明は発振回路と同一の周波数の信号を集積回路外部
に出力する場合に発振回路が何ら悪影響を受けず、ずみ
ゃかに発振を開始し、定常状態に移行する回路方式を提
供するものである。
に出力する場合に発振回路が何ら悪影響を受けず、ずみ
ゃかに発振を開始し、定常状態に移行する回路方式を提
供するものである。
第10図に本発明の回路のブロック図を示す。
第10図において45は発振回路、46は分周回路、4
7は発振検出回路、48は出力回路である。発振回路4
5の出力信号は信号ライン49を通って分周回路46と
出力回路48に入力している。分周回路46の出力は信
号ライン5oを通して発振検出回路47に入力している
。発振検出回路47の出力は発振回路45の出力と共に
出力回路48に入力しており、出力回IM 48の出力
は端子54を経由して集積回路外部に出力されている。
7は発振検出回路、48は出力回路である。発振回路4
5の出力信号は信号ライン49を通って分周回路46と
出力回路48に入力している。分周回路46の出力は信
号ライン5oを通して発振検出回路47に入力している
。発振検出回路47の出力は発振回路45の出力と共に
出力回路48に入力しており、出力回IM 48の出力
は端子54を経由して集積回路外部に出力されている。
さて、発振が妨害されるのは前述したようにバッファ7
のゲインが見かけ上、大きくなる発振振幅が非常に小さ
い時、つまり発振開始時のみである。したがって、発振
開始時においては発振周波数と同一の周波数の出力信号
を外部に出さず、充分に発振が成長し、安定してから前
記出力信号を集積回路外173に出すことにすれば発振
は全く妨害されず、かつ発振周波数と同一の周波数の出
力信号を寄生容f、lのつきやすい集積回路外部に出す
ことが出来ることになる。第10図に示した回路は以上
に述べた原理に基づいて構成されている。発振回路45
が電源投入後、発振を開始していない、もしくは不充分
な場合、発振検出回路47の出力信号51によって発振
回路45の出力信号49は出力回路48を通して集積回
路外部に出力されることを禁止されている。したがって
、このとき端子54と端子52もしくは端子53の間に
寄生容i1があっても、それが原因となって発振回路4
5の発振の成長が阻害されることはない。そして充分に
発振が成長して発振回路45の出力が分周回路46を経
て発振検出回路47に達すると、発振したことを確認し
て発振検出回路47の出力信号51が変り、出力回路4
8は発振周波数と同一の周波数の信号を端子54に出力
するようになる。
のゲインが見かけ上、大きくなる発振振幅が非常に小さ
い時、つまり発振開始時のみである。したがって、発振
開始時においては発振周波数と同一の周波数の出力信号
を外部に出さず、充分に発振が成長し、安定してから前
記出力信号を集積回路外173に出すことにすれば発振
は全く妨害されず、かつ発振周波数と同一の周波数の出
力信号を寄生容f、lのつきやすい集積回路外部に出す
ことが出来ることになる。第10図に示した回路は以上
に述べた原理に基づいて構成されている。発振回路45
が電源投入後、発振を開始していない、もしくは不充分
な場合、発振検出回路47の出力信号51によって発振
回路45の出力信号49は出力回路48を通して集積回
路外部に出力されることを禁止されている。したがって
、このとき端子54と端子52もしくは端子53の間に
寄生容i1があっても、それが原因となって発振回路4
5の発振の成長が阻害されることはない。そして充分に
発振が成長して発振回路45の出力が分周回路46を経
て発振検出回路47に達すると、発振したことを確認し
て発振検出回路47の出力信号51が変り、出力回路4
8は発振周波数と同一の周波数の信号を端子54に出力
するようになる。
このとき端子54と端子52もしくは端子53の間に少
々の寄生静電容量が存在しても発振回路45において発
41Aは既に充分に成長してしまっているので端子54
から発振回路45と同一の周波数が出力されても見かけ
上の静電4容量が非常に大きくなるということはなく発
振は妨害されず、かつ集積回路外部に発振周波数と同一
の周波数のb力を得ることが出来る。
々の寄生静電容量が存在しても発振回路45において発
41Aは既に充分に成長してしまっているので端子54
から発振回路45と同一の周波数が出力されても見かけ
上の静電4容量が非常に大きくなるということはなく発
振は妨害されず、かつ集積回路外部に発振周波数と同一
の周波数のb力を得ることが出来る。
なお、第11図は第10図における発振検出回路47の
具体的な回路の一例を示すものである。
具体的な回路の一例を示すものである。
第11図において56及び57は2人力のNAND回路
でNARD回路56の出力はN’AND回路57の第1
ゲートに接続され、NANDl路57の出力はNAND
l路56の第56−トに4〆続されている。またインバ
ータ58の出力)j: N A N D回路56の第2
ゲートに接続されている。また抵抗60とコンデンサ6
1に上−り副−トクリア回路を構成していて抵抗60の
−☆riA &;L’ + V D n に、他端は
コンデンサ61の一端に接続されている。声ンデンザ6
1の他端は−yes に接続されている。抵抗60と
コンデンサ61の接続点より信号ジイン59が取り出さ
れ、NAND回路57の第2ゲートに↑妥続されている
。また発振検出回路の入力信号50はインバータ58の
ゲートに相当し、また発振検出回路の出力信号51はN
AND回路56の出力に相当している。以上の回路構成
により、電源投入時、発振が開始する前にはオートクリ
ア101路の出力信号59によりNAND回路57の出
力はHi g h (−1−Vnn )になり、かつ
分周回R46もオートクリア回路信号59によって−I
NJ、リセットすると分周回路46の出力信号50はL
ow(−Vss )となって発振検出回路47に入力
する。このときHAND回路56の出力はLowとなり
発振検出回路47の出力信号51はLowとなる。オー
トクリア回路の出力信号59tよ短時間の間にHIHh
に復帰するが出力信号51がL OWであるのでHAN
D回路57の出力は変化せず、NAND回路56及びN
AND回路57の状態は変化しない。また出力信号51
がLowであることによって出力回tl’1S4 Bの
出力を禁止するので発振回路45は支障なく発振を開始
し、定常状態に入る。そして分周回路46によって発振
回路45の出力は分周され、一定時間後、分周回路46
の出力はH1ghiC変る。したがって第11図におい
て信号ライン50がlighになるので出力信号51は
Hlghになり、かつ保持され、分周回路の出力信号5
0が以後、LowとHi g hの間を変化しても発振
検出回路47の出力信号51はHlghの状態を保ち、
出力回路48から発振回路45と同一の周波数の信号が
出力することになる。
でNARD回路56の出力はN’AND回路57の第1
ゲートに接続され、NANDl路57の出力はNAND
l路56の第56−トに4〆続されている。またインバ
ータ58の出力)j: N A N D回路56の第2
ゲートに接続されている。また抵抗60とコンデンサ6
1に上−り副−トクリア回路を構成していて抵抗60の
−☆riA &;L’ + V D n に、他端は
コンデンサ61の一端に接続されている。声ンデンザ6
1の他端は−yes に接続されている。抵抗60と
コンデンサ61の接続点より信号ジイン59が取り出さ
れ、NAND回路57の第2ゲートに↑妥続されている
。また発振検出回路の入力信号50はインバータ58の
ゲートに相当し、また発振検出回路の出力信号51はN
AND回路56の出力に相当している。以上の回路構成
により、電源投入時、発振が開始する前にはオートクリ
ア101路の出力信号59によりNAND回路57の出
力はHi g h (−1−Vnn )になり、かつ
分周回R46もオートクリア回路信号59によって−I
NJ、リセットすると分周回路46の出力信号50はL
ow(−Vss )となって発振検出回路47に入力
する。このときHAND回路56の出力はLowとなり
発振検出回路47の出力信号51はLowとなる。オー
トクリア回路の出力信号59tよ短時間の間にHIHh
に復帰するが出力信号51がL OWであるのでHAN
D回路57の出力は変化せず、NAND回路56及びN
AND回路57の状態は変化しない。また出力信号51
がLowであることによって出力回tl’1S4 Bの
出力を禁止するので発振回路45は支障なく発振を開始
し、定常状態に入る。そして分周回路46によって発振
回路45の出力は分周され、一定時間後、分周回路46
の出力はH1ghiC変る。したがって第11図におい
て信号ライン50がlighになるので出力信号51は
Hlghになり、かつ保持され、分周回路の出力信号5
0が以後、LowとHi g hの間を変化しても発振
検出回路47の出力信号51はHlghの状態を保ち、
出力回路48から発振回路45と同一の周波数の信号が
出力することになる。
第12図は第10図における出力回路48の具体的な回
路の一例を示すものである。第12図において62は2
人力の14 A N D回路である。NANDl路62
の第62−ト49.第2ゲート51及び出力54のそれ
ぞれの番号は第10図における信号ラインの同番号にそ
れぞれ対応している。
路の一例を示すものである。第12図において62は2
人力の14 A N D回路である。NANDl路62
の第62−ト49.第2ゲート51及び出力54のそれ
ぞれの番号は第10図における信号ラインの同番号にそ
れぞれ対応している。
したがって発振積出回路の出力信号51がLowであれ
ばNAND回路62の第1ゲート49から入ってくる発
振回路45の信号はHkND回路62の出力54より出
力されるのが禁1にされ、発振検出回路の出力信号51
がHlghであれば発ノ11(回路45の信号かNAN
D回路62より出力される。
ばNAND回路62の第1ゲート49から入ってくる発
振回路45の信号はHkND回路62の出力54より出
力されるのが禁1にされ、発振検出回路の出力信号51
がHlghであれば発ノ11(回路45の信号かNAN
D回路62より出力される。
以上、本発明は発振回路が発振したか否かを検出し、出
力回路を制御することにより、発振の成長を1M1害さ
れることなく、発振周波数と同一の周波数のイ1(号を
集積回路外部に出力することを可能にするものである。
力回路を制御することにより、発振の成長を1M1害さ
れることなく、発振周波数と同一の周波数のイ1(号を
集積回路外部に出力することを可能にするものである。
rl)1図は発振回路の構成を示すブロック図、第2図
は帰還回路の一例を示す図、第3図と第4図はミラー効
果を説明する為の元の回路と等価回路、第5図は発振周
波数と同一の周波数を出力する従来の回路、第6図はC
MOSインバータ回路のGet戒を示す図、第7図9第
8図、第2図は入力信号がインバータにより増幅され出
力信号となる際の波形を示す図、第10図は本発明の回
路を示すブロック図、第11図は発振検出回路の具体的
回路の一例を示す図、第12図は出力回路の具体的回路
の一例を示す図である。 11.19.25・・・・・・増幅回路12・・・・・
・帰遷回路 13.14.2j、22,23,24,27゜28.2
9,30,42,43,49,50゜51.54.59
・・・・・・信号ライン15・・・・・・水晶振動子 16.60・・・・・・抵 抗 17.1B、20,26.3B、59,44゜61・・
・・・・コンデンサ 31.45・・・・・・発振回路 32.46・・・・・・分周回路 55.58・・・・・・インバータ 34.35,36,52,53.54・・・・・・端子
37.55・・・・・・集積回路内部と外1°91;の
境界40・・・・・・PチャネルMOSFFT41・・
・・・・NヂャネルMO8FJCT47・・・・・・発
振検出回路 4日・・・・・・出力回路 56,57.62・・・・・・NAND回路以回路上 Dr!82H 丸τA; δ目 マフ 3デ「 )I 9;、’S 7図 ■1 (=〉 シ、・、8図 弔9図 VrN ’Iou丁 ovr 篤Ur
は帰還回路の一例を示す図、第3図と第4図はミラー効
果を説明する為の元の回路と等価回路、第5図は発振周
波数と同一の周波数を出力する従来の回路、第6図はC
MOSインバータ回路のGet戒を示す図、第7図9第
8図、第2図は入力信号がインバータにより増幅され出
力信号となる際の波形を示す図、第10図は本発明の回
路を示すブロック図、第11図は発振検出回路の具体的
回路の一例を示す図、第12図は出力回路の具体的回路
の一例を示す図である。 11.19.25・・・・・・増幅回路12・・・・・
・帰遷回路 13.14.2j、22,23,24,27゜28.2
9,30,42,43,49,50゜51.54.59
・・・・・・信号ライン15・・・・・・水晶振動子 16.60・・・・・・抵 抗 17.1B、20,26.3B、59,44゜61・・
・・・・コンデンサ 31.45・・・・・・発振回路 32.46・・・・・・分周回路 55.58・・・・・・インバータ 34.35,36,52,53.54・・・・・・端子
37.55・・・・・・集積回路内部と外1°91;の
境界40・・・・・・PチャネルMOSFFT41・・
・・・・NヂャネルMO8FJCT47・・・・・・発
振検出回路 4日・・・・・・出力回路 56,57.62・・・・・・NAND回路以回路上 Dr!82H 丸τA; δ目 マフ 3デ「 )I 9;、’S 7図 ■1 (=〉 シ、・、8図 弔9図 VrN ’Iou丁 ovr 篤Ur
Claims (1)
- 半導体集積回路において発振回路と分周回路と発振検出
回路、及び発振周波数と同一の周波数を出力する出力回
路からなり、発振回路の発振開始時においては前記出力
回路から発振周波数と同一の周波数が出力されることを
禁止するように構成されたことを特徴とする発振妨害除
去回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57196215A JPS5986310A (ja) | 1982-11-09 | 1982-11-09 | 発振妨害除去回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57196215A JPS5986310A (ja) | 1982-11-09 | 1982-11-09 | 発振妨害除去回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5986310A true JPS5986310A (ja) | 1984-05-18 |
Family
ID=16354115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57196215A Pending JPS5986310A (ja) | 1982-11-09 | 1982-11-09 | 発振妨害除去回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5986310A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5662428A (en) * | 1979-10-29 | 1981-05-28 | Nec Corp | Oscillator |
-
1982
- 1982-11-09 JP JP57196215A patent/JPS5986310A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5662428A (en) * | 1979-10-29 | 1981-05-28 | Nec Corp | Oscillator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5469120A (en) | High performance voltage controlled oscillator | |
US6385265B1 (en) | Differential charge pump | |
US4710730A (en) | Data clock oscillator having accurate duty cycle | |
US7852164B2 (en) | Piezoelectric oscillator | |
US7737795B2 (en) | Voltage controlled oscillator | |
US6727735B2 (en) | Charge pump circuit for reducing jitter | |
JP5876368B2 (ja) | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 | |
US6351191B1 (en) | Differential delay cell with common delay control and power supply | |
JPH04233805A (ja) | 電圧制御平衡発振器回路 | |
US7639093B2 (en) | Voltage-controlled oscillator having independent output frequency and amplitude | |
US7034628B1 (en) | Crystal oscillator circuit having a start-up time reduction circuit | |
US10367450B2 (en) | Oscillator scheme capable of reducing far-out phase noise and closed-in phase noise | |
US20070126485A1 (en) | Voltage-controlled oscillator | |
US6611177B2 (en) | Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise | |
EP0895354B1 (en) | Voltage-controlled oscillator | |
JP2755181B2 (ja) | 電圧制御発振器 | |
US6111473A (en) | Integrated circuit comprising an oscillator | |
JPS5986310A (ja) | 発振妨害除去回路 | |
US11637549B2 (en) | Replica circuit and oscillator including the same | |
JPH088651A (ja) | 電圧制御発振器 | |
JP2811969B2 (ja) | 位相同期回路 | |
JPH04152711A (ja) | 電圧制御発振回路 | |
US6853240B2 (en) | Master clock input circuit | |
JPS62176218A (ja) | 分周装置 | |
JPH1141070A (ja) | ディジタル制御発振回路 |