JPS598426A - Detector of abnormal waveform - Google Patents
Detector of abnormal waveformInfo
- Publication number
- JPS598426A JPS598426A JP11688082A JP11688082A JPS598426A JP S598426 A JPS598426 A JP S598426A JP 11688082 A JP11688082 A JP 11688082A JP 11688082 A JP11688082 A JP 11688082A JP S598426 A JPS598426 A JP S598426A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- register
- waveform
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はパルス幅変調波形を出力波形とする機器の出力
パルス幅の異常を検出する波形異常検出器に関するもの
で、パルス列中におけるノ(ルス欠落および波形異常を
高精度かつ速やかに検出することのできる検出器を提供
することにある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a waveform abnormality detector that detects abnormalities in the output pulse width of equipment that uses pulse width modulated waveforms as output waveforms. Another object of the present invention is to provide a detector that can detect the present invention quickly.
近年とみに多くなってきたパルス幅変調出方波形を出力
とする機器におい−で、その波形異常検出器として高精
度かつ高安定なものが必要となってきつつある。In recent years, the number of devices that output pulse-width modulated output waveforms is increasing, and there is a growing need for highly accurate and highly stable waveform abnormality detectors.
第1図は従来の波形異常検出器の構成を示す図で、第2
図は第1図の各部動作を説明するための動作波形図であ
る0図において1は積分器、2はパルスエツジ検出器、
3.3’は比較器、 4’、4’は設定器、5は論理和
回路(OR回路)であり、第1図に示す各部(イ)〜f
PJの動作状態を第2図(イ)〜(イ)に対応して示し
である。従来の検出方式としては第1図の構成図ならび
に第2図の動作波形図に示すように、第2図(イ)に示
す検出パルスを入力とする積分器lを設け、パルスの始
まりと同時に積分動作を開始し、パルスエツジ検出器2
にて第2図(羽に示されるような検出パルスのエツジを
検出し、コノ検出信号にて比較器3および3′に比較指
令として与えると共に積分器lの動作を停止、リセット
し、次の検出パルスに備えるようにした方式が提案され
ている。Figure 1 is a diagram showing the configuration of a conventional waveform abnormality detector.
The figure is an operation waveform diagram for explaining the operation of each part in Figure 1. In Figure 0, 1 is an integrator, 2 is a pulse edge detector,
3. 3' is a comparator, 4' and 4' are setters, and 5 is an OR circuit (OR circuit), and each part (a) to f shown in Figure 1
The operating state of the PJ is shown corresponding to FIGS. 2(A) to 2(A). As shown in the configuration diagram in Figure 1 and the operating waveform diagram in Figure 2, the conventional detection method is to provide an integrator l that receives the detection pulse shown in Figure 2 (A) as an input, and to Starts the integral operation and pulse edge detector 2
The edge of the detection pulse as shown in Fig. 2 (wing) is detected, and the edge of the detection pulse is given to the comparators 3 and 3' as a comparison command using the detection signal, and the operation of the integrator 1 is stopped and reset. A method has been proposed that prepares for detection pulses.
この方式の動作は第2図に)に示す積分器lの出力が、
第2図(ホ)に示すパルスエツジ検出器2の出力信号発
生時点にて比較器3.3′にて比較される。The operation of this method is shown in Figure 2), where the output of the integrator l is
A comparator 3.3' compares the output signal at the time when the output signal of the pulse edge detector 2 shown in FIG. 2(e) is generated.
いま第2図(イ)に示す検出入力の幅が長くなった場合
には、第2図に)に示す積分器1の出方波形が1点鎖線
に示すようになり、第2図((1)、(へ)ならびに(
ト)に示すようにパルスエツジ検出器2、比較器3、論
理和回路5が動作(A点)する。また逆に第2図(イ)
に示す検出入力の幅が短くなった場合には、第2図に)
に示す積分器1の出方波形が破線に示すようになり、第
2図((ホ)l(ト)ならびに(−T’)に示すように
パルスエツジ検出器2、比較器3′、論理和回路5が動
作(B点)する。If the width of the detection input shown in Fig. 2 (a) becomes longer, the output waveform of the integrator 1 shown in Fig. 2 (a) will become as shown by the dashed-dotted line, and 1), (to) and (
As shown in (g), the pulse edge detector 2, comparator 3, and OR circuit 5 operate (point A). Conversely, Figure 2 (a)
If the width of the detection input shown in Fig. 2 becomes shorter)
The output waveform of the integrator 1 shown in FIG. 2 becomes as shown by the broken line, and as shown in FIG. Circuit 5 operates (point B).
このようにして、第2図(イ)に示す検出入力の幅が長
くなっても短かくなっても論理和回路5より異常検出信
号を取り出すようにしているものである。In this way, the abnormality detection signal is extracted from the OR circuit 5 regardless of whether the width of the detection input shown in FIG. 2(A) becomes longer or shorter.
この種の波形異常検出ではパルスの欠落は検出すること
ができず、また検出回路に積分回路等のアナログ要素を
用いるため、温度ドリフト等にょる精度の低下は否めず
、微妙な調整が必要となる。This type of waveform abnormality detection cannot detect missing pulses, and since analog elements such as an integrating circuit are used in the detection circuit, there is an unavoidable drop in accuracy due to temperature drift, etc., and delicate adjustments are required. Become.
また、検出パルスが高い周波数になればなるほど性能の
高い積分器を使用しなければならないという不具合点が
あり、検出器として精度および安定性においても欠ける
面があった。Another problem is that the higher the frequency of the detection pulse, the higher the performance of the integrator must be used, and the detector lacks accuracy and stability.
本発明はかかる不具合点に鑑み、これを解消し高精度か
つ安定な波形異常検出をなし得るようにしたものである
。In view of these drawbacks, the present invention has been made to eliminate these problems and enable highly accurate and stable waveform abnormality detection.
以下、本発明を実施例図面にもとづいて説明する。第3
図は本発明の基本的な構成を示す図で、lOは所定の周
波数にて発振する発振器、11は発振器lOの出力パル
スにて検出信号を記録するレジスタ、12.12’は排
他的論理和回路(BX−OR回路)13はカウンタ、1
4は設定回路である。図において、被検出信号は発振器
lOよりの出力パルスと共にレジスタ11に加えられる
。レジスタ11の1つの出力(Qs小出力は被検出信号
と共に排他的論理和回路12に加えられる。このレジス
タ11のQ!出力は、もう1つのレジスタ11の出力(
Q!出力)と共に、排他的論理和回路12’に加えられ
る。カラyり13は発振器lOよりの出力信号をクロッ
クパルスとするカウンタで、前記排他的論理和回路12
および12’の出力が、それぞれ該カウンタ13のリセ
ットおよびプリセット信号として印加され、排他的論理
和回路12’の信号により設定回路14の値がプリセッ
トされるカウンタ動作を行うもので構成される。Hereinafter, the present invention will be explained based on the drawings of the embodiments. Third
The figure shows the basic configuration of the present invention, where lO is an oscillator that oscillates at a predetermined frequency, 11 is a register that records a detection signal with the output pulse of the oscillator lO, and 12 and 12' are exclusive ORs. Circuit (BX-OR circuit) 13 is a counter, 1
4 is a setting circuit. In the figure, the detected signal is applied to register 11 along with the output pulse from oscillator IO. One output of the register 11 (Qs small output is added to the exclusive OR circuit 12 together with the detected signal. The Q! output of this register 11 is the output of the other register 11 (
Q! output) and is added to the exclusive OR circuit 12'. The counter 13 is a counter that uses the output signal from the oscillator 1O as a clock pulse, and is connected to the exclusive OR circuit 12.
and 12' are applied as reset and preset signals to the counter 13, respectively, and the counter operates such that the value of the setting circuit 14 is preset by the signal from the exclusive OR circuit 12'.
以上の基本的な構成の詳細な動作を第3図の構成図なら
びに第4図、第5図の動作波形図を用いて説明する。第
4図、第5図は第3図の各部動作を説明するための動作
波形図で、第3図に示す各部(イ)〜(ホ)ならびに(
ト)の動作状態を第4図、第5図(イ)〜(ホ)ならび
に(ト)に対応して示しである。The detailed operation of the above basic configuration will be explained using the configuration diagram in FIG. 3 and the operation waveform diagrams in FIGS. 4 and 5. 4 and 5 are operation waveform diagrams for explaining the operation of each part in FIG. 3, and each part (A) to (E) and (
The operating states of (g) and (g) are shown corresponding to FIGS. 4 and 5 (a) to (e) and (g).
まず第3図、第4図によって説明すると、第4図(イ)
に示す検出パルスの入力および第4図(ロ)に示す発振
器lOの出力が、それぞれレジスタ11のデータ入力端
子りおよびクロック入力端子Cにデータ入力およびりμ
ツク入力として加えられると、レジスタ11の出力端子
Q1より第4図(ハ)に示すQ1出力を、出力端子Qz
より前記第4図(ハ)のQ1出力より更に発振器10の
出力周期の遅れをもった波形のQ2出力を、それぞれ出
力する。排他的論理和回路12で検出入力波形(第4図
(イ))とレジスタ11のQ1出力の論理をとり、排他
的論理和回路12’でレジスタ11のQ1出力とQ!出
力の論理をとり、それぞれカウンタ13のリセット端子
Rならびにプリセット端子pgに、リセット信号(第4
図に))とプリセット信号(第4図(ホ))として印加
する。First, let's explain by referring to Figures 3 and 4. Figure 4 (a)
The input of the detection pulse shown in FIG. 4 and the output of the oscillator lO shown in FIG.
When it is added as an input to the register 11, the Q1 output shown in FIG.
Therefore, the Q2 outputs each have a waveform delayed by the output cycle of the oscillator 10 from the Q1 output shown in FIG. 4(C). The exclusive OR circuit 12 calculates the logic between the detected input waveform (FIG. 4 (a)) and the Q1 output of the register 11, and the exclusive OR circuit 12' calculates the logic between the Q1 output of the register 11 and Q! The logic of the output is taken, and a reset signal (fourth
)) and a preset signal (FIG. 4(e)).
カウンタ13は、そのリセット端子几およびプリセット
端子PRに信号が印加されていない時に、端子cpに入
力されるパルスをカウントする。またリセット端子几に
信号が加えられると無条件でカウント内容は零となり、
プリセット端子PBに信号が加えられると端子Pに与え
られる設定回路14の信号を無条件でカウンタ13内に
プリセットする。カウンタ13の出力端子COは、カウ
ント内容がオー/<−フローすると信号(波形異常信号
)を出力するもので、Nビットのカウンタであれば2個
のパルスをカウントした時に出力信号を発する。第4図
(へ)はそのカウンタ13のカウント量の動作状態を示
している。The counter 13 counts the pulses input to the terminal cp when no signal is applied to its reset terminal ⇒ and preset terminal PR. Also, when a signal is applied to the reset terminal, the count value becomes zero unconditionally.
When a signal is applied to the preset terminal PB, the signal from the setting circuit 14 applied to the terminal P is unconditionally preset in the counter 13. The output terminal CO of the counter 13 outputs a signal (waveform abnormality signal) when the count contents overflow/<-flow, and in the case of an N-bit counter, it outputs an output signal when two pulses are counted. FIG. 4(f) shows the operating state of the count amount of the counter 13.
しかして検出入力の周波数をF1発振器IOの周波数を
!、カウンタ13のビット数をN1設定回路14による
プリセット数をn1異常検出しようとするパルス幅と等
価な発損器lOのパルス数をn′とする己、
なる関係が成り立つ。Therefore, the frequency of the detection input is the frequency of the F1 oscillator IO! , the number of bits of the counter 13 is N1, the number of presets by the setting circuit 14 is n1, and the number of pulses of the oscillator IO which is equivalent to the pulse width for abnormality detection is n'.
ここで被検出パルス波形が正常であれば、もしくは設定
回路14で設定される値の幅以内の変化であればカウン
タ13はオーバーフローせず、従ってCO端子より信号
(波形異常信号)は出力しない。Here, if the detected pulse waveform is normal, or if the change is within the range of the value set by the setting circuit 14, the counter 13 will not overflow, and therefore no signal (abnormal waveform signal) will be output from the CO terminal.
第5図は設定回路14で設定された値以上に検出入力が
変化した場合の各部の動作状態を第5図(イ)〜())
に示すもので、このときのカウンタ13のCO小出力第
5図(ト))を異常検出信号とすれば良い。Figure 5 shows the operating status of each part when the detection input changes more than the value set by the setting circuit 14 ((a) to ()).
The small CO output of the counter 13 at this time (FIG. 5(g)) may be used as the abnormality detection signal.
かかる方式によれば、非常に簡単な回路構成でパルス波
形欠落を含む異常検出が可能で、従来方式に比しデジタ
ル方式で行うため、その精度および安定度は格段に向上
する。According to this method, it is possible to detect abnormalities including pulse waveform dropouts with a very simple circuit configuration, and since the detection is performed in a digital manner compared to the conventional method, its accuracy and stability are significantly improved.
第6図は本発明の他の実施例を示す構成図で、図中第3
図と同じ番号のものは同じ機能を有するものを示してい
る。第3図と重複する説明は略省するが第6図の構成図
においては、レジスタ11には出力端子Qs、Q意の他
にさらにもう1つの出力端子Q3が設けられている。ま
た排他的論理和回路12゜12’の他にさら(こ1つの
排他的論理和回路1rが設けられており、レジスタ11
のQ2出力とQ3出力がその排他的論理和回路12’に
加えられる。15は設定回路、16はデジタルコンパレ
ータ、17は論理回路(OR回路)を表わしている。第
6図での排他的論理和回路12の出力はデジタル方式ノ
(レータ16に与えられている。また排他的論理和回路
12′および12′の出力が、それぞれカウンタ13の
リセット端子几、プリセット端子PEに、リセット信号
とプリセット信号として印加されている。FIG. 6 is a block diagram showing another embodiment of the present invention.
Items with the same numbers as in the figure indicate items having the same functions. In the configuration diagram of FIG. 6, the register 11 is provided with another output terminal Q3 in addition to the output terminals Qs and Q, although the explanation that overlaps with FIG. 3 will be omitted. In addition to the exclusive OR circuit 12゜12', an exclusive OR circuit 1r is also provided, and the register 11
The Q2 output and Q3 output of are added to the exclusive OR circuit 12'. 15 is a setting circuit, 16 is a digital comparator, and 17 is a logic circuit (OR circuit). The output of the exclusive OR circuit 12 in FIG. A reset signal and a preset signal are applied to terminal PE.
動作波形図で、第6図に示す各部(イ)〜■の動作状(
9)
態を第7図(イ)〜(男、第8図(イ)〜崎に対応して
示しである。第7図の各部動作状態図は前記第4図と同
様のものであるから説明は省略する。第8図は設定回路
で設定された値以上に検出入力が変化した場合の動作状
態であり、第8図(へ)に示される排他的論理和回路1
2の出力はデジタルコンパレータ16の比較指令信号と
して与えられている時のみデジタルコンパレータ16は
比較動作を行うものであるので、この時、カウンタ13
カウント出力Qs−Qnの値が設定回路15にて与えら
れるデジタル量より小さい場合には、第8図(ヌ)に示
すようにデジタルコンパレータ16は異常検出信号を出
力することとなる。第6図の論理和回路17は第3図〜
第5図で説明した動作によるカウンタ13のCO小出力
前記デジタルコンパレータ16の出力論理和をとり、そ
の出力として異常検出信号を出力するものである。The operation waveform diagram shows the operation status of each part (A) to ■ shown in Figure 6 (
9) The states are shown in FIGS. 7 (A) to (M) and FIG. 8 (A) to Saki. The explanation will be omitted. Fig. 8 shows the operating state when the detection input changes more than the value set by the setting circuit, and the exclusive OR circuit 1 shown in Fig. 8 (v)
Since the digital comparator 16 performs a comparison operation only when the output of the counter 2 is given as a comparison command signal to the digital comparator 16, at this time, the output of the counter 13
If the value of the count output Qs-Qn is smaller than the digital amount given by the setting circuit 15, the digital comparator 16 will output an abnormality detection signal as shown in FIG. The OR circuit 17 in FIG. 6 is shown in FIG.
The CO small output of the counter 13 by the operation explained in FIG. 5 is logically summed with the output of the digital comparator 16, and an abnormality detection signal is output as the output.
このように本発明によれば、パルス列中の1パルス欠落
はもちろんのこと、パルス波形の異常を高精度かつ高安
定に検出することが可能であり。As described above, according to the present invention, it is possible to detect not only a missing pulse in a pulse train but also an abnormality in the pulse waveform with high precision and high stability.
非常に良好なる検出器の実現が可能であり、基準信号波
形のモニター、パルス幅制御機器の異常検出器等その適
用範囲は広く、工業的価値は非常に犬なるものである。It is possible to realize a very good detector, and its range of applications is wide, such as monitoring reference signal waveforms and detecting abnormalities in pulse width control equipment, and its industrial value is extremely high.
第1図は従来の波形異常検出器を示す構成図、第2図は
第1図の各部動作波形図、第3図は本発明の一実施例を
示す構成図、第4図、第5図は第3図の各部動作波形図
、第6図は本発明の他の実施例を示す構成図、第7図、
第8図は第6図の各部動作波形図である。
1・・・・−・積分器%2・・・・・パルスエツジ検出
e、3゜3′・・・・・・比較器、4.4’・・・・・
・設定器、5,17 ・・・・・・論理和回路、10・
・・・・・発振器、11・・・・・・レジスタ、 t2
,12’。
12’・・・・・・排他的論理和回路、13・・・・・
・カウンタ、14゜15・・・・・・設定回路、16・
・・・・デジタルコンパレータ。
特許出願人
東洋電機製造株式会社
代表者 土 井 厚Fig. 1 is a block diagram showing a conventional waveform abnormality detector, Fig. 2 is a diagram showing operation waveforms of each part of Fig. 1, Fig. 3 is a block diagram showing an embodiment of the present invention, Figs. 4 and 5. are operation waveform diagrams of each part in FIG. 3, FIG. 6 is a configuration diagram showing another embodiment of the present invention, and FIG.
FIG. 8 is an operational waveform diagram of each part of FIG. 6. 1...Integrator %2...Pulse edge detection e, 3゜3'...Comparator, 4.4'...
・Setting device, 5, 17...Order circuit, 10・
...Oscillator, 11...Register, t2
, 12'. 12'...Exclusive OR circuit, 13...
・Counter, 14゜15...Setting circuit, 16・
...Digital comparator. Patent applicant Toyo Denki Seizo Co., Ltd. Representative Atsushi Doi
Claims (1)
ルス幅の異常を検出する波形異常検出器において、所定
の周波数にて発振する発振器と、該発振器の出力パルス
にて検出信号を記録するレジスタと、核レジスタの第1
の所定出力と前記検出信号との排他的論理和信号をリセ
ット信号とし、かつ前記レジスタの第1の所定出力と第
2の所定出力との排他的論和信号をプリセット信号とし
、前記発振器の出力パルスにてカウント動作するカウン
タを備え、第1の設定回路出力によってプリセットされ
る値に応動し、パルス欠落ならびに波形異常時に前記カ
ウンタの所定の出力端子からの出力信号を異常検出信号
として取出すように構成したことを特徴とする波形異常
検出器。 2 パルス幅変調波形を出力波形とする機器の出力パル
ス幅の異常を検出する波形異常検出器において、所定の
周波数にて発振する発振器と、該発振器の出力パルスに
て検出信号を記録するレジスタと、該レジスタの第1の
所定出力と第2の所定出力との排他的論理和信号をリセ
ット信号とし、かつ前記レジスタの第2の所定出力と第
3の所定出力との排他的論理和信号をプリセット信号と
し、前記発振器の出力パルスにてカウント動作するカウ
ンタを備え、前記レジスタの第1の所定出力と前記検出
信号との排他的論理和信号にて第2の設定回路出力と前
記カウンタのカウント内容を比較し、検出入力波形の周
波数が高くなったとき検出動作し、前記カウンタの所定
出力信号との論理和を異常検出信号として取出すように
構成したことを特徴とする波形異常検出器。[Claims] 1. A waveform abnormality detector for detecting an abnormality in the output pulse width of a device whose output waveform is a pulse width modulated waveform, comprising: an oscillator that oscillates at a predetermined frequency; and an output pulse of the oscillator. A register for recording the detection signal and a first nuclear register.
An exclusive OR signal of a predetermined output of the register and the detection signal is used as a reset signal, and an exclusive OR signal of the first predetermined output and the second predetermined output of the register is used as a preset signal, and the output of the oscillator is The counter includes a counter that performs counting operation based on pulses, and responds to a value preset by the output of the first setting circuit, and extracts an output signal from a predetermined output terminal of the counter as an abnormality detection signal when a pulse is missing or a waveform is abnormal. A waveform anomaly detector characterized by comprising: 2. A waveform abnormality detector that detects an abnormality in the output pulse width of a device whose output waveform is a pulse width modulation waveform includes an oscillator that oscillates at a predetermined frequency, and a register that records a detection signal using the output pulse of the oscillator. , an exclusive OR signal of the first predetermined output and the second predetermined output of the register as a reset signal, and an exclusive OR signal of the second predetermined output and the third predetermined output of the register. A counter is provided which operates as a preset signal and counts with the output pulse of the oscillator, and the exclusive OR signal of the first predetermined output of the register and the detection signal is used as the second setting circuit output and the count of the counter is provided. A waveform abnormality detector characterized in that the contents are compared, a detection operation is performed when the frequency of the detection input waveform becomes high, and a logical sum with a predetermined output signal of the counter is extracted as an abnormality detection signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11688082A JPS598426A (en) | 1982-07-07 | 1982-07-07 | Detector of abnormal waveform |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11688082A JPS598426A (en) | 1982-07-07 | 1982-07-07 | Detector of abnormal waveform |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS598426A true JPS598426A (en) | 1984-01-17 |
JPH0226810B2 JPH0226810B2 (en) | 1990-06-13 |
Family
ID=14697919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11688082A Granted JPS598426A (en) | 1982-07-07 | 1982-07-07 | Detector of abnormal waveform |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS598426A (en) |
-
1982
- 1982-07-07 JP JP11688082A patent/JPS598426A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0226810B2 (en) | 1990-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE451926B (en) | SIGNALVAGSSTYRKRETS | |
US4400664A (en) | Digital phase detector | |
US6545621B1 (en) | Digitally programmable pulse-width modulation (PWM) converter | |
US6229864B1 (en) | Phase locked loop lock condition detector | |
JPS598426A (en) | Detector of abnormal waveform | |
US5180935A (en) | Digital timing discriminator | |
JP2600598B2 (en) | Pulse width judgment circuit | |
US4669098A (en) | Increased resolution counting circuit | |
KR100192775B1 (en) | Apparatus for checking a clock | |
US5610541A (en) | Reset signal generation method and apparatus for use with a microcomputer | |
JPH03267833A (en) | Clock interruption detecting circuit | |
JP2687349B2 (en) | Digital PLL circuit | |
JP3092729B2 (en) | Logic analyzer | |
US7173493B1 (en) | Range controller circuit and method | |
JP2580824B2 (en) | Clock failure detection circuit | |
JPH0121436Y2 (en) | ||
JPH04285422A (en) | Overvoltage detecting circuit | |
JPH0210915A (en) | Polarity unification circuit for pulse signal | |
JP2602404Y2 (en) | Counter circuit | |
US4622686A (en) | Up/down counter interface means | |
JPH0351712Y2 (en) | ||
JPH10240374A (en) | Clock abnormality detection circuit | |
JPH01145580A (en) | Detecting circuit of abnormal signal | |
JPS5910584Y2 (en) | Field brightness detection device | |
JPH01212368A (en) | Pulse width measuring circuit |