JPS5980967A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体装置の製造方法に係シ、特に半導体素
子のアクティブエリア周辺に、自己整合で高一度不純′
吻層を得る方法にある。

〔従来技術〕

半導体素子を分離する技術として絶縁・吻分離法がるる
。絶、碌分離領域を得る方法として、シリコンを選択的
に酸化するＬＯＣＯ８（Ｌｏｃａｌ　１ｚｅｄＱｘｉｄ
ａｔ　ｉｏｎ　　ｏｆ　ｆ３　ｉｌ　１ｃｏｎ　）　ｌ
）るいは、アイソプレーナ法と呼ばれる方法がよく知ら
れている。

この方法によれば、分離須域は厚い酸化、１ｇでおおわ
ｎるため、分離領域に対する素子領域のマスク什わせの
余裕が不必要になるため、菓子の占有面積を小さくでき
る。第１図は、選択酸化法によって製造されるバイポー
ラトランジスタの断面講造を示したものである。ｐ型基
板１の表面に選択的にＮ０領域２を形成し、Ｎ型エピタ
キシャル層３を形成する。その後、選択酸化法によシ酸
化膜ｌＯを形成する。その後、ベース層４を設け、エミ
ツタ層５及びコレクタ層６を設ける。更に、電極端子７
，８．９を形成する。第１図の構造のように、ベース層
４の周辺側面が１設化ｊ漠１０に接するものをウオール
ベース、更に、エミツタ層５の周辺側面の一部が酸比膜
ｌＯに接するものをウオー・ルドエミツタと呼ぶ。ウォ
ールドエミッタでは以下に述べる様な大きな欠点がある
。即ち、酸化膜とシリコンの界面１２の部分がリーク磁
流を流しやすく、良好なトランジスタ特注が峙られにく
いことである。この原因として次の、鴎なことが挙げら
れる。第１の原因は、エミッタ疎域を人めるために、表
面の酸化膜１１をエツチングして開孔するが、バードビ
ークの先端部をエツチングするために、酸化膜をオーバ
ーエツチングしなければならない。このため、ベース領
域４と酸化膜１０の界面１２の部分が狭くなってしまっ
て、リーク特性を示しやすい。第２の原因は、酸化膜１
０にＮａ＋などの陽イオンが含まれやすく、そのために
１２の部分に空乏層が形成されやすく、リーク特性を示
しやすい。これらの対策として、ベース領域の周辺部の
不純物濃度を上げることが考えられる。その方法として
、マスクを１吏って高濃度層を形成する方法が考えられ
るが、マスク合わせを必要とするためｒｋｉ積が大きく
なってしまい、本来のウォールドエミッタの効果が失わ
れてしまう。

このような欠点のだめに、これまでウォールドエミッタ
の実用化が困４Ｇであった。

〔発明の目的〕

本発明の目的は、従来法の欠点を解消し、自己整合法に
より、アクティブエリアの周辺部に、高濃度不ＱＢ物狽
域を得る方法を提供することにある。

〔発明の概要〕

本発明を利用することによシ、第２図のような断面構造
のトランジスタが形成できる。エミッタ領域５が酸化膜
１０と接する部分には、高濃度不純物層１３が設けられ
る。この領域は自己整合法によって碍られるので、素子
の寸法を大きくする必要がない。

具体的工程は次の通りである。

選択酸化のマスク材料を半導体基材表面に形成する工程
と、該マスク材料のパターンニング工程と、該パターン
ニングによって形成されたマスク材料パターン周辺の下
の半導体領域の所定位置にセル７アラインメント法によ
シネＡ＋ｉをドーピングし高一度不線切領域を形成する
工程と、上記マスク材料パターンを用いた選択酸化によ
シ厚い酸化膜を形成する工程と、該厚い酸化膜で囲われ
た内部にベース線域を形成する工程と、該ベース領域表
面の所望の箇所に多結晶シリコン層を設ける工程と、該
多結晶シリコン層からベースと逆導鴫型の高盾度領域を
形成する工程と、上記多結晶シリコンとベース領域表面
に酸化膜を設ける工程と、該酸化膜を部分的に開孔し、
ベース電極取出し窓を形成する工程を有するものである
。

〔発明の実用的〕

以下、本発明の第１の実施例を第３図（ａ）〜（りによ
シ説明する。第３図は、本発明を利用して形成されるバ
イポーラトランジスタの主要工程における断面を示すも
のである。まず比抵抗１０Ω鋸〜５０Ω備程度のｐ型半
導体基板ｌの所望箇所にｎ２領域２を形成し比抵抗１Ω
ｃＩｎ程度のｎ型のエピタキシャル層３を設ける。その
後、表面酸化を行ない、３００〜１ｏｏｏ人程度の酸化
膜１０１を設け、更に５００〜２０００人程度のシリコ
形成化膜１０２を形成する。第３図（ａ）はこの段階に
おける断面構造である。その後、窒化膜を選択的にエツ
チングし、更に、酸化１換のエツチングを行なうと、同
図（ｂ）のようになる。その後、同図＜ｃ＞のように、
窒化膜をマスクとしてｐｍ不縄吻領域１３を形成する。

このｐ凰頑域は、酸化ｔ、＋（１０１の周辺部分の下に
も形成するためにボロンガラスをデポジションし、ボロ
ンガラスからシリコン中に拡散させる方法がよい。しか
し、ポロ／のイオン打込みを行なった後、熱処理をして
横方向に拡散させてもよい。次に、同図（ｄ）のように
、窒化ノ漠をマスクにしてエツチングを行ない窒化ノ良
でおおわれていない部分のシリコンを除く。この工程に
よシ、１化膜１０２の周辺部の下には、ｐ型不純物領域
１３が残るが、窒化膜１０２でおおわれていない部分の
ｐ型不純物領域は除去される。このような形状にするた
めに、本工程のシリコンエッチングには、几ＩＩ　（Ｒ
ｅａｃｔｉｘｅ　工ｏｎ　Ｅｔｃｈｉｎｇ：反応性イオ
ンエツチング）を用いるのがよい。

ＲＩＥの条件を適当に選べば、窒化ｊ［１０２をマスク
にして、シリコンのエツチングが可能であるが、よシ確
実にこのエツチングを行わせるためには、同図（ａ）の
段階において、窒化Ｊｌｉ１０２の上に酸化膜を堆積し
ておくとよい。次に、酸化を行なって窒化膜でおおわれ
ていない部分に、厚い酸化膜ｌＯを形成する。と同図（
ｅ）の様になる。この工程によシ、トランジスタのアク
ティブ・エリアとなる領域の周辺Ｋｐ型領領域３が形成
できる。次に、窒化膜１０２を除去し、ｐ型ベース領域
４を形成すると同図（ｆ）の様に、なる。領域４の形成
には、例えばボロンＩ　Ｘ　１０”〜５Ｘ１０１４傷−
２程度打込めばよい。その後、同図（２）の様に、酸化
ｔ＆１０１を除去し、更に、トランジスタのエミッタ及
びコレクタとなる領域の上にｎｉの多結晶シリコン層１
０３を１０００〜５０００人形成する。１０３の形成に
は、ｎ型不純物、たとえばＰかＡ３を含む多結晶シリコ
ン層を堆積させた後、パターンニングしてもよいし、不
純物を含まない多結晶シリコンノーを堆積し、ｎ型不純
物をドーピングした後、パターンニングしてもよい。次
に、同図（ｈ）の様に、多結晶シリコン１０３から単結
晶シリコンへｎｍ。

不純物を拡散させて、エミッタ領域５とコレクタ領域６
を形成し、表面に、酸化膜１０４を２０００〜４０００
人形成する。酸化ｌ漠１０４は、熱酸化膜でも形成され
るし、ＣＶ　ｐ　（Ｃｈｅｍｉｃａｌ　ＶａｐＯｒＩ）
　ｅｐＯｓ　ｉ　ｔ　ｉｏｎ　）法でも形成される。次
に、同図（ｉ）のように、ベースの電極取出し窓４１．
４２を開孔し、ベースの金属電極７を設ける。同図（ｊ
）は（りの平面パターンを示したものである。同図０）
のＡＡ’の断面が同図（りであシ、Ｂ−Ｂ’の断面が同
図（ｋ）の様になる。同図０）の斜線部分が本発明で得
られる高濃度領域でおる。同図（ｊ）６るいは（ｋ）か
られかる様に、エミッタ領域５が酸化膜ｌＯと接する場
所には、高濃度領域１３が形成できる。

なお、酸化膜１０の下にチャンネルストッパ用のｐ型領
域を設ける場合には、チャネルストッパ用のｐ型領域と
ｐ型禎域１３が接しない様にする必要がある。そのため
にはマスクを用いてチャ／ネルストッパ用のｐｄｉＪ＜
城を領域１３と接しない様にするか、又は、第３図（ｄ
）の段階でイオン打込み法によってチャンネルストッパ
用のｐ４領域を形成する時、シリコンの段差を利用して
、縦方向に領域１３とチャネルストッパの間隔を得る様
にする。

また、本実４例によれば、コレクタ電極の取シ出し部分
の周辺部にもｐ型領域が形成されるが、トランジスタの
動作としては問題がない。更に、後の芙ｍ同で述べる方
法によればコレクター極のＪ！ｉ、υ出し部分の周辺部
には、ｐａ碩域が形成されるのを防ぐこともできる。

本実施列によれば、第２図又は第３図（ｊ）（ｋ）に示
ｔＷに、ウォールドエミッタ構造にしても、２ｍ領域１
３が設けられるために、コレクタとエミッタ間のリーク
電流が防止できる。領域１３は自己整合法によって形成
されるため、トランジスタの面積増加がなく、効果は非
常に大きい。更に、ベース領域４の周辺の不純物濃度が
、領域１３のために高濃度にできるため、ウォールドエ
ミッタ構造にしても、ベース抵抗の増大がなく、非常に
優れた特性が得られる。

第４図（ａ）〜（ｉ）は、本発明の第２の実施列を示す
ものである。ｐｇ半４本基板１を用い、ｎ９埋込層２及
びｎ型エピタキシャルノー３を形成するまでは、第１の
実施列と同じでめる。次に、本実〃徂的では、分離用の
ｐ型項域１４を形成する。頭載１４μ、エピタキシャル
増の表面に磁比ｒＭを形成し、その酸化膜を通訳的に回
礼し、ボロ／を拡散させることにより得られる。その蚊
、ボロン拡欣のマスクとした表面の酸化、換金床去し、
再度、薄い酸化膜１０１と窒化ａｇ１０２を形成すると
第４図（ａ）の様になる。次に、同図（ｂＪの様に、窒
化膜１０２を選択的に味去し、更に、酸化７１ｇ１０１
をエツチングする。次に、ｐ型にドーグさ７したポリシ
リコンｍ１０５を堆積すると同図ＣＣ）の様になる。

更に、几ＩＥを用いて、ポリシリコン膜１０５をエツチ
ングすると同図（ｄ）の様になる。几ＩＥの異方−を利
用すれば、磁化膜１０２の周辺にポリシリコン膜を残す
ことができる。また、このエツチングによシ、シリコン
の表面が多少エツチングされてもよい。次に、留水雰囲
気中で熱処理を行ない、ポリシリコンからｐ型不線切を
シリコン中へ拡散させると同図（ｅ）の様に、窒化膜周
辺の王にｐ戚不純物哄域１３が得られる。次に、菫化膜
をマスクとして選択酸化を行なうと、同図（ｆ）の様に
、トランジスタのアクティブエリアとなる部分の周辺に
ｐｍｍ不純領領域１３得られる。なお、同図（りの檜遺
を得るためには、同図（ｄλの段階から直接選択酸化を
してもよい。この場合には、酸化と同時にポリシリコン
からｐｍ不純線切拡散してｐ型領域１３が得られる。以
下の工程は、第１の実施例と同様である。即ち、窒化膜
１０２を〆去し、ペース繊成となるｐｍｍ不純物職域４
形成する（同図＠）。領域４の形成には、しｌえばポロ
ンをＬＸ　１０”ｍ−”−５Ｘ　１０”ｃｍ−”の範囲
のイオン打込みを行なう。次に酸化膜１０２を除去し、
トランジスタのエミッタ及びコレクタとなる領域の上に
ｎ型の多結晶シリコン層１０３を形成しく同図（ｈ）　
）　％この多結晶シリコンからｎ型不純物を拡散させて
エミッタ領域５及びコレクタ領域６を形成し、表面に酸
化膜１０４を設ける（同図（ｉ））。

次に、ベースの電極取出し窓の開孔を行ない、ペース電
極７を形成する（同図０ン）。

なお、本実ｒｊｔＭ列では、ｐを１域１４を分離領域と
する例を示しだが、本実施例の方法が、絶縁物分離の場
合にも用いられることは勿論である。その場合には、ｐ
差碩域１４の形成が不要となシ、代わりに、第４図（ｂ
）の段１昔でシリコン層３をエツチングすればよい。

本実施例の効果は第１の実施例と同じでめる。

第５図は、本発明の第３の実施例を示すものである。同
図（ａ）、（ｂ）までの工程は、第２の叉施列と同じで
ある。本実施例では、その後、同図（Ｃ）の様に酸化膜
１０６を堆積させる。１０６は通常のＣＶＤ法によ９１
０００〜５０００人の程度で適当な厚さに形成する。そ
の後、金属膜、例えばアルミ三つム膜１０７を堆積する
と、同図＠）の様に、酸化、ｄ１０６の段差の為に段切
れする。段切れをおこさせ８為には１０７を蒸着法で形
成するのがよい。１０７の厚さは、酸化膜１０１の厚さ
と窒化膜１０２の厚さの和よシ薄い値にする。次に、酸
化膜１０６のエツチングを行なうと、金属膜１０７の段
切れ部分からエツチングが進み同図（ｅ）の様な形状が
得られる。その後、金属膜１０７を除去すると、窒化膜
１０２の周囲に溝が形成できる。次に、この溝からシリ
コンへｐｍ不純物をドープすると同図（ｆ）の様に、窒
化膜１０２の周辺の下にｐ型領域が形成できる。ｐ型不
純物のドーピングは、ボロンのイオン打込み法あるいは
熱拡散法によシ行なう。次に、酸化膜１０６を除去し、
窒化膜１０２をマスクにして選択酸化を行なうと、同図
位）の様に、トランジスタのアクティブエリアとなる部
分の周辺にｐｍ領域１３が得られる。以下の工程は、第
１の実施例と同様である。即ち、窒化膜１０２を除去し
、ペース領域となるｐｍ不純物領域４を形成する（同図
（坤）。次に、酸化膜１０１を除去し、トランジスタの
エミッタ及びコレクタとなる領域の上にｎ型の多結晶シ
リコン層１０３を形成し、この多結晶シリコンからｎＷ
不純物を拡散させてエミッタ領域５及びコレクタ領域６
を形成し、表ｍｌに酸化ｔ＆１０４を設ける（同図０ン
）。

次に、ペースの電極取出し窓の開孔を行ない、ベース電
極７を形成する（同図（ｊ））。

なお、本実施列では、ｐ型領域１４を分離領域とする例
を示したが、本実施列の方法が、絶縁物分離の場合にも
用いられることは勿論でおる。その場合には、ｐ型ｇ域
１４の形成が不要となシ、代わりに、第５図（ｂ）の段
階でシリコン層３をエツチングすればよい。その場合、
表面の段差が大きくなるため金属膜１０７の段切れが容
易にできる。

第６図は、本発明の第４の実施例を示すものでアル。本
実ｍｆｌｌは、本発明を工”　Ｌ　（Ｉ　ｎｔｅｇｒａ
ｔｅｄ工ｎｊｅｃｔｉｏｎ　　Ｌｏｇｉｃ　　）に適用
したものである。

Ｉ”Ｌは高集積密度のバイポーラ論理回路であるが、ト
ランジスタを通常と逆方向に動作させる（集積回路の表
面側がコレクタとなる）ため電流利得βＵが低くなる。

正常動作をさせるためには、βｕ　＞　１でなければな
らなく、そのためには、コレクタ面積のベース面積に対
する比を出来る限シ大きくしなければならない。従って
、以下の実、癩例で述べる様にコレクタ領域をウォール
ド構造にして、コレクタ面積を大きくできる点で、本発
明は非常に有効なものとなる。第６図１ａ）〜（ｄ）ま
での工程は、第２の実施例で述べた第４図（ａ）〜（ｄ
）までの工程と同じである。ただし、第６図では、探い
ｐ７ｉｉ！！頭域１４を省略しである。同図（ｄ）の平
面パターンを同図（ｅ）に示す。窒化膜１０２の周辺に
ポリシリコン１０５が残されている。本実施列では、こ
のポリシリコン１０５を更に部分的に除去する。

そのために、同図（ｅ）の破線で示した部分をマスクで
おおい、ポリシリコンを７ツ硝酸でエツチングする。ポ
リシリコンは高濃度にドープされているタメ、エツチン
グ速度が速いので、シリコン３は殆んどエツチングされ
ない。このエツチングのマスクには、向えばホトレジス
トを用いればよい。

同図（すは、この段階の断面図である。その後、熱処理
を行なうと、同図＠の様にシリコン３へｐｍ不純物が拡
散される。更に、酸化を行えば、同図（坤の様に素子の
アクティブエリアとなる部分の周辺の１部分にｐ型不純
物領域１３が得られる。その後、１０２を除去し、ポロ
ンを打込んでベース領域４とインジェクタ領域１５ｉ形
成する。イオン打込みのマスクにはホトレジストを用い
ることができる。イオン打込みの後、イオン打込みのマ
スクとしたホトレジストを再度マスクとして酸化膜１０
１をエツチングすると同図（りの様になる。

この様にすれば、領域３と４及び３と１５によシできる
ｐｎ接合の表面部分は酸化１１１ＪＩＯＩで保護できる
。次に、同図（ｊ）の様にＩ”　Ｌのコレクタとなる部
分の上にｎｆＪｌの多結晶シリコン層１０３を形成する
。次に、同図（ｋ）の様に、多結晶シリコンからｎ歴年
線切を拡散させ、コレクタ領域５を形成し、表面を酸化
膜１０４でおおう。次に、同図（力の様に、酸化膜１０
４にベース電極取出し窓４１．４２とインジェクタ電極
取出し窓４３を開孔し、ベース電極７と、インジェクタ
電極１６を形成する。なお、多結晶シリコン１０３は、
同図（ｅ）の一点鎖線の様に形成する。これにょシコレ
クタ領域５はウォールド構造になる。また、Ｉ”Ｌの横
方向ｐ−ｐトランジスタのベース領域は、多結晶シリコ
ン１０５が除去された部分に形成できるので、ｐ−ｐ）
ランジスタのエミッタとコレクタがショートすることは
ない。本実施例の特長は、トランジスタのアクティブエ
リアの周辺の１部分に、ｐ型不純物須城を得ることが可
能になることである。また、本実施例で得られるＩ”　
Ｌではコレクタがウォールド構造であるにもかかわらず
、自己整合で得られるｐ型須域１３のために、コレクタ
・エミッタ間のリーク電流を低減できる。従って、コレ
クタ面積のベース面積に対する割合が大きくなるので、
電流利得を大きくすることができる。更に、領域１３の
ために、ベース抵抗が減少し、Ｉ”Ｌの遅延時間が大幅
に減少される。

なお、本実施例で述べた方法を用いれば、第１〜第３の
実ｌＸ１ｉｆＦＩＪのコレクタ領域の周辺部にｐｍ領域
が形成されるのを防止することができる。

第７図は、本発明の第５の実施列を示すものである。本
実施列は、第４の実施列で述べた様に、アクティブエリ
アの周辺の１部分にｐ型不純物を得る別の方法に関する
。第７図（ａ）までの工程は、第６図（ａ）までの工程
と同じである。その後、窒化膜を選択的にエツチングす
ると、第７図（ｂ）の鎌になる。同図（Ｃ）は、この段
階の平面パターンを示すものである。同図（Ｃ）の破線
の内側をマスクでおおって、酸化膜のエツチングをする
と、破線の内側には酸化膜が残る。同図（ｄ）は、この
段階の断面図である。その後、ｐ型にドープした多結晶
シリコン１０５を堆積すると、同図（ｅ）の様になる。

次に、ＲＩＥで多結晶シリコンをエツチングすると、下
地断差の大きい部分には、多結晶シリコン１０５が残シ
同図（ｆ）の様になる。次に、熱処理を施すと同図（ｇ
）の様に、多結晶シリコン１０５からｐ型不純物が拡散
する。これによって、ｐ型領域１３が得られるが、この
領域は、同図（Ｃ）の破線内側には形成されない。次に
、酸化膜をエツチングして、同図（Ｃ）の破線内側に残
されていた酸化膜を除去し、更に多結晶シリコン１０５
を除去する。酸化膜の除去と多結晶シリコンの除去は、
順序を入れかえてもよい。次に、酸化を行なうと同図（
ｈ）の様に、素子のアクティブエリアの周辺の１部分に
、ｐ型領域１３が得られる。その後の工程は、第６の実
施例と同じである。

本実施例の効果は、第４の民施例と同じである。

〔発明の効果〕

本発明によれば、半導体素子のアクティブエリアの周辺
に自己整合法によシ高濃度不線切領域が形成できる。素
子が微細化されるに伴ない素子の面積に対する周辺のＡ
ｌ１合が増加し、周辺部分が素子の特性に与える影響が
大きくなる。本発明では、アクティブエリアの周辺に尚
一度不純物・頭載が得られるので、ウォールド１愕造に
した場合のトランジスタのエミッタ・コレクタ間のリー
ク電流の問題が解消され、高一度不純物１域は自立整合
で形成できるので周辺部分まで含めた素子の寸法が大幅
に減少できる。例えば、アクティブエリアがｌＯμｍ×
１０μｍの素子の周辺に１μｍの高濃度領域を形成する
場合、従来のようにマスク合わせが必要な場合は１辺の
長さが１４μｍとなるのに対し、本発明では１２μｍと
なる。従って２０〜３０％の面積低減となる。更に、上
記高濃度領域のために、ウォールド構造にしてもベース
抵抗の増大が避けられる。

以上の様に、本発明は、微細化された素子の造に非常に
有効なものである。

【図面の簡単な説明】

第１図は従来の方法によるウォールドエミッタのトラン
ジスタの断面図、第２図は本発明にょるｎｐｎ）ランジ
スタの断面図、第３図は第１の実施例の主要工程での断
面図と平面図、第４図は第２、第３の実施例の主要工程
での断面図、第５図は第４の実施例の主要工程での断面
図、第６図は第５の実施例の主要工程での断面図と平面
図、第７図は第６の実施例の主要′Ｉ程での断面図と平
面図である。 １・・・ｐ型半導体基板、２・・・ｎ“埋込層、３・・
・ｎ型エピタキシャル層、４・・・ベース領域、５・・
・ｎ”！領域（、ｎｐｎ）ランジスタのエミッタあるい
はＩ”Ｌのコレクタ）、６・・・ｎ′″型領域（ｎｐｎ
）ランジスタのコレクタ）、７・・・ベース電極、８・
・・エミッタ電極、９・・・コレクタ電極、１０・・・
フィールド酸化膜、１１・・・酸化膜、１２・・・ベー
ス領域とフィールド酸化膜の界面、１３・・・ｐ型領域
、１４・・・ｐ０型領域、１５・・・２ｍ領域（インジ
ェクタ）、１６・・・インジェクタ成極、４１．４２・
・・ベース電極取出し窓、４３・・・インジェクタ電極
取出し窓、１０１・・・薄い酸化膜、１０２・・・窒化
膜、１０３・・・多結晶シリコン層、１０４・・・酸化
膜、１０５・・・多結晶シリコン層、１０６・・・酸化
膜、１０７・・・金属篤　１　図 ｆ　Ｚ　図 １３図 （ｄ） ／ρ２ （ｅ） ｌρ２ ′￥Ｊ３図 （る） 高　４　図 （ｔｌ） （反り 第　４　図 （ｅ） （イラ （Ｌ３） Ｃし ■４図 とＬノ （Ｊ） η　５　図 （１１） （ｂ） ′″ｆＪ５図 （ｅ） 第　５　図 （Ｌ） （Ｊ） （わ （ｂ） （６） 第　に　　図 （ｅ） 第　６　　図 （Ｌ） ′￥−Ｊ　６　図 （ｍ） ３ ｖｉ７　　　図 （ｃＬ） ｌθ２ （０ ７１ １

Claims (1)

【特許請求の範囲】
1. 選択酸化のマスク材料を半導体基材表面に形成、する工
   程と、該マスク材料のパターン二／グ工程と、核パター
   ンニングによって形成されたマスク材料パターン周辺の
   下の半導体填域の所定位置にセル７アラインメ／ト法に
   よシネ線切をドーピングし高濃度不純物領域を形成する
   工程と、上記マスク材料パターンを用いた選択酸化によ
   シ厚い酸化膜を形成する工程と、該厚い酸化膜で囲われ
   た内部にベース領域を形成する工程と、該ベース領域表
   面の所望の箇所に多結晶シリコン層を設ける工程と、該
   多結晶シリコン層からベースと逆導電型の高濃度領域を
   形成する工程と、上記多結晶シリコンとベース領域表面
   に酸化ｒｆｉを設ける工程と、該酸化膜を部分的に開孔
   しベース電極取出し窓を形成する工程を含むことを特徴
   とする半導体装置の製造方法。