JPS5978371A - 機械制御装置並びに制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子式機械制御装置並びにこれ（Ｃよる制御方
法及びタスク実行方法に関する。

本願に関連のある情報としては次の諸米国特許出願、即
ち、１６θ、！；’ｉｔ号「遠隔プロセス衝突回復Ｊ　
（Ｒｅｍｏｔｅ　Ｐｒｏｃｅｓｓ　Ｃｒａｓｈ　Ｒｅｃ
ｏｖｅｒｙ　）　Ｓ第≠ノ０．りに♂号「電子式制御に
おけるプロセススケジューラＪ　（Ｐｒｏｃｅｓｓ　５
ｃｈｅｄｕｌｅｒ　Ｉｎ　ａｎＥｌｅｃｔｒｏｎｌｃ　
Ｃｏｎｔｒｏｌ　）、ｍ４’、２０．２２７号「分散処
理式環境故障隔離Ｊ　（Ｄｌｓｌ：ｒｌｂｕｔｅｄ　Ｐ
ｒｏｃｅｓｓｉｎｇＥｎｖｌｒｏｎｒｎｅｎｔ　　Ｆａ
ｕｌｔ　　ｌ５ｏｌａｔｉｏｎ　）％　　ｆｌｌｒｌＡ
、２０−７７２号［連鎖タスクによる多重グロセツサに
おける共通制御Ｊ　（Ｃｏｍｍｏｎ　Ｃｏｎｔｒｏｌ　
Ｉｎ　ＭｕｌｔｌｐｌｅＰｒｏｃｅｓｓｏｒｓ　Ｂｙ　
Ｃｈａｌｎｌｎｇ　Ｔａ５ｋｓ　）　、ｍ１ｌ−，２０
ｍ９９３号［仮想計算機制御Ｊ　（Ｖｌｒｔｕａｌ　Ｍ
ａｃｈｉｎｅ　Ｃｏｎｔｒｏｌ　　）、第≠２０．タタ
≠与［タスク制御管理装置Ｊ　（Ｔａ５ｋＣｏｎｔｒｏ
ｌ　Ｍａｎａｇｅｒ　）　％　纂１１．２０　＊タタタ
号［多重グロセツサ制御におけるグロセツサの分離リセ
ット」（５ｅｐａｒａｔｅ　Ｒｅｓｅｔｔｌｎｇ　ｏｆ
　Ｐｒｏｃｅｓｓｏｒｓ　ｉｎ　ａＭｕｌｔｌｐｒＯｃ
ｅｓｓｏｒ　Ｃｏｎｔｒｏｌ　）　、ｆＪＺ　４ｔ、２
／　ｅθθｌＩ号「フィルタート人力Ｊ　（Ｆｉｌｔｅ
ｒｅｄ　Ｉｎｐｕｔｓ　）　、ｍ≠λ／、００７号「多
１１ｆロセツザ制御同期化及び命令ダウンローノ”イン
クＪ　（ＭｕｌｔｉｐｒｏｃｅｓｓｏｒＣｏｎｔｒｏｌ
　５ｙｎｃｈｒｏｎｉｚａｔｉｏｎ　ａｎｄ　Ｉｎｓｔ
ｒｕｃｔｉｏｎＤｏｗｎｌｏａｄｉｎｇ　）　、ｍ　１
１．２／　ｅ　Ｏθざ号「多重グロセツサメモリマツプ
Ｊ　（Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ　Ｍｅｍｏｒｙ　
Ｍａｐ）ｓ第グ、２／、００り号「ＲＯ〜１準拠システ
ムにおける制餌１の部分変更Ｊ　（Ｃｈａｎｇｉｎｇ　
Ｐｏｒｔｉｏｎｓ　ｏｆ　ＣｏｎｔｒｏｌＩｎ　　ａ　
　ＲＯＭ　Ｂａ５ｅｄ　　Ｓｙｓｔｅｍ　　）、ｍ’ｌ
−２／、０１０号　「レース制御延期ｊ　（Ｒａｃｅ　
Ｃｏｎｔｒｏｌ　５ｕｓｐｅｎｓｉｏｎ　）　１１ｍ１
１．２／　、０／／す［誤動作前の機械回復及び診断の
ための制御故障検出Ｊ　（Ｃｏｎｔｒｏｌ　Ｆａｕｌｔ
Ｄｅｔｅｃｔｉｏｎ　ｆｏｒ　Ｍａｃｈｉｎｅ　Ｒｅｃ
ｏｖｅｒｙ　ａｎｄ　Ｄｌａｇｎｏｓ−ｔｌｃｓ　Ｐｒ
１ｏｒ　　ｔｏ　Ｍｕｌｆｕｎｃｔｉｏｎ　）　、ｍ　
１１ｔ２／　ｔθ／乙号ｒ単一点マイクログロセツサリ
セット」（Ｓｉｎｇｌｅ　ｐｏｉｎｔ　Ｍｉｃｒｏｐｒ
ｏｃｅｓｓｏｒ　Ｒｅ５ｅｔ　）　、１及び第４’、２
／　、乙ｉ３号「制［ｊｊｌ　尚突診断Ｊ　（Ｃ，０ｎ
ｔｒＯＩ　Ｃｒａｓｈ［）ｉａｇｎｏｓｔｌｃｓ　）が
ある。

複合電子式制御装置直においては、制御装置は、入力条
件（スイッチの条件の便化）、経過した期間、または特
定のタスクの完了のような種々の出来事に応答すべきも
のである。これは事象検知及び識別と屡々呼ばれており
、事象は、成る場合には一般的の性質のものであり、ま
た成る場合にはまれなまたは独特の性質のものである。

屡々あることとして、その次に続く制御シーケンスは２
うまたはそれ以上の事象または条件に応答する制御手続
きである。制御装置としては、各事象の生起、即ち、そ
の次に続く動作がこれによって定っているという各事象
の生起を待つことが屡々必要となる。

従来から、時間または入力変化に従うように制御装置を
延期させて動作を継続することができるということが知
られている。若干の場合においては、制御装置は複数の
事象または条件を待つが、事象または条件の一つの生起
罠必要なのは適切な応答を引き起こすことだけである。

不必要な条件を待つことは制御時間のむだとなる。他方
、制御装置における条件または延期のタイミングは、屡
々、重要なフェイルセーフ方法である。

そのために、制餌１装置が複数の条件または事象のうち
のどれか一つに応答するようになってσＡる制御例借が
要望されている。また、複数の事象に対して実行するこ
とができるが、実際上は、事象の最初の生起を感知した
ときに実行し、残りの事象を無視するようになっている
制御装置が要望されている。

従って、本発明の目的は新規且つ改良された制御装ば、
特に、λつまたはぞれ以上の条件が互いにレースして応
答を引き起こすようになっている制御装置を提供するこ
とにある。

本発明の他の利点は以下に行なう詳細な説明から明らか
になり、また本発明の特徴は特許請求の範囲に記載の如
くである。

概略説明すると、本発明は、２つまたはそれ以上の条件
を互いにレースさせて制御応答を引き起こすための手段
に関するものである。詳述すると、人力、時間遅延、デ
ータの利用可能性、またはタスクの完了のような条件が
生起したら機械制輯１装置の一部を延期させる。即ち、
条件の一つの生起によって応答が開始し、他の全ての条
件は無視される。応答の型は、最初に生起した特定の条
件によって定まる。

以下、本発明を図面を参照して詳細に説明する。

図面においては、同様部材には同じ参照酢号を付しであ
る。

第１図について説明すると、図は、光導電性面を有する
ベルト１０を用いる電子写真式複写機を示すものである
。ベルト１０は矢印１２方向に移動し、上配光導電性面
の順次続く諸部分を、コロナ発生装置１４を有する帯電
用ステーションから出発して種々の処理ステーションを
通って進ませる。上記コロナ発生装置は上記光導電性面
を比較的高い実質的に一様な電位に帯電させる。

上記光導電性面の帯電した部分は、次いで、画像形成ス
テーションを通って進ませられる。この画像形成ステー
ションにおいては、書類取扱い装置１５が原画書類１Ｇ
を面下向きにして露光装置１７の上に位置決めする。露
光装置１７は、透明プラテン１８上に置かれたＩｔｆ類
１６を照明する２ング２０を有している。書類１６から
反射した光線はレンズ２２を通って伝送される。レンズ
２２は原画書類１６の光像をベルト１０の光、導電性面
の帯電部分上に合焦させ、その電荷を選択的に消散させ
る。これにより、上記原画書類内の情報領域に対応する
静電潜像が上記光導電性面上に記録される。

プラテン１８は移動可能に取付けられており、複写され
る原画書類の倍率を調節ず６ために矢印２４万同に移動
するように構成されている。レンズ２２は、原画書類１
６の光像を−ｔシルト０の光導電性面の帯電部分上に合
焦させるように、上記プラテンと同期的に移動する。

書類取扱い装置１５は書類を保持トレイからプラテン１
８へ順々に送る。上記書類取扱い装置は書類を再循環さ
せ、上Ｎ１２トレイ上に支持されている書類の相重ね即
ちスタックへ戻らせる。その後、ベルト１０は、上記光
導電性面上に記録されている静電潜像を現像ステーショ
ンへ進ませる。

上記現像ステーションにおいては、／対の磁気ブラシ式
現像ローラ２６及び２８が現像剤を送って上記静電潜像
と接触させる。上記潜像は、上記現像剤のキャリヤ粒子
からトナー粒子を引き付け、ベルト１０の光導電性面上
にトナー粉像を形成する。

上記ベルト１０の光導電性面上に記録されている静電潜
像を現像した後、ベルト１０は上記トナー粉像を転写ス
テーションへ進ませる。この転写ステーションにおいて
は、コピーシートが１１０して上記トナー粉像と接触さ
せられる。この転写ステーションは、イオンを上記コピ
ーシートの裏面上に吹き付けるコロナ発生装置３０を有
している。

これにより、上記トナー粉像はベルト１０の光導電性面
から上記シートへ引き付けられる。

コピーシートは、選択された一つのトレイ３４または３
６から上記転写ステーションへ送られる。

転写の後、コンベヤ３２が上記シートを定着ステー　シ
ョｙ　ヘ進＊せる。この定着ステーションは、転写済み
の粉像をコピーシートに永久的に固着させるための定着
器組立体を冶している。好ましくは、定着器組立体４０
は、加熱された定着ローラ４２及びバッファラグローラ
４４を有しており、シートは定λｊローラ４２とバッフ
ァラグローラ４４との間を通過し、粉像が定着ローラ４
２と接触する。

定着の後、コンベヤ４６が上記シートをケ”−ト４８へ
送る。このゲートは反転セレクタとして働く。ケ９−ト
４８の位置により、上記コピーシートはシート反転器５
０または側路シート反転器５０内へ偏向させられ、そし
て第コのダート５２上へ直接に送られる。この決定ゲー
ト５２は上記シートを出力ドレイ５４内へ直接に偏向さ
せるか、または上記シートを搬送路内へ偏向させ＼該搬
送路は該シートを反転なしのままで第３のりゝ−ト５６
へ連ぶ。ゲート５６は上記シートを反転なしのままで複
写機の出力路内へ直接に通過させるか、または上記シー
トを両面籾写反転ロール搬送器５８内へ偏向させる。反
転俯送器５８は、両面複写すべきシートを画面複写トレ
イ６０内に反転させて積み患ねる。両面複写トレイ６０
は、片面複写済みのシートを、その反対面にも複写する
ために、中間的または緩衝的に格納する。

両面複写を行なうためには、トレイ６０内にある片面轡
写法みのシートを下部フィーダ６２によって転写ステー
ションへ順々に戻し、トナー粉・像を該シートの反対面
に転写する。コンベヤ６４及び６６が、シート反転を行
なう通路に沿って上記シートを進ませる。画面複写シー
トは、次いで、上記片面Ｎ写法みシートと同じ通路を通
って送られてトレイ５４内に積み重ねられ、その後、蝮
写機操作員によって取り出される。

コげ−シートがベルト１０の光導電性面から分離させら
れた後に不可避的にあることとして、若千の残留粒子が
ベル）ＩＯＫ被着して残っている。

これら残留粒子はクリｍ＝／ゲスチージョンにおいて上
記ベルトの光導電性面から除去される。こ（Ｄり’）−
ニングステーションは、回転可能に取付けられてベルト
１０の光宥箪性面と接触しているブラシ６８を有してい
る。

制御装置３８及び制御・ヤネル８６を第７図に示しであ
る。制御装置３８は、破線で示すようｌｃ　。

複写機の種々の構成部品に電気的に接続されている。

第２図について説明すると、図は第１図に示ず制御装置
３８の纂／のレベルの制御Ｉａ１ａを示すものである。

本発明においては、特に、情報を他の全ての制御盤、特
に、用紙送り、整合及び出力用賭紐送機のような用紙取
扱いサブシステムの動作を制御する用紙取扱い遠隔（Ｐ
ＨＲ）制御盤７２へ及びこれから通信するための中央物
理マスク（ＣＰＭ）制御盤７０を図示しである。

池の制＃盤としては、ゼログラフィ処理、特にｒイノタ
ル４０号をモニタ及び制御するためのゼログラフィｍ１
Ｗ（ＸＥＲ）制ｔＭ１７４、光学及びゼログラフィサブ
システムの作動゛、特にアナログ伯母を制御するための
マーキング及びイメージング速隔（ＭＩＲＪＩＪ御盤７
６がある。７′イスプレイ制御遠隔（ＤＣＲ）制かシ盤
７８がまたＣＰＭｆｂｌＪ御盤７０に接続されており、
作動及び診断情報を文字数字及び液晶ディスプレイ上に
提供する。上記諸制御盤を相互接続しているのは共用通
信線８０、好ましくＧ−ｔ、’？”’ツクス・エサ−ネ
ット（Ｘｅｒｏｘ　Ｅｔｈｅｒｎｅｔ　　：商標名）型
通信ンステムに用いられているものと類似のシールド同
軸ケーブルまたは撚り対ｔｉｉｌであ４．。

エサ−ネット型通信システムの詳細については、／りざ
０年７７８１０日出願の係属中の米国特許用１ｍｍ、、
２０！；ｉ０９　　号ＣＤｌ７ｇ１０１）、第、２０に
、ｆ、２．２　号（Ｏ／７ど１０♂Ｑ））、及び纂、２
０ｊ、ど２／　号（Ｄ／７了１０ｇＱ３）を参照された
いが、これについてはδ照として本明細書において説明
する。

曲の制御盤を必ＨＫ応じて共用通信ｌ＃８０に接続する
ことができる。例えば、再循ｍ書類取扱い遠隔（ＲＤＨ
Ｒ）制御盤８２（破線で示しである）を般けて再循環書
類取扱い器の４１１１作を制御することができる。また
、半自動書類取扱い遠隔（５ＡＤＨＲ）制御盤（図示せ
ず）を設けて半自動書類取扱い器の動作を制御１するご
と、ソータ出力遠Ｍ（ＳＯＲ）制餌ｊ盤（図示・０ず）
を設けてソータの動作をｔ６１Ｊｌｌ！１すること、及
び仕上げ器出力遠隔ＣＦＯＲ）制御盤（図示せず）を設
けてスタッカ及びステイチャの動作を制御することもで
きる。

上記制御盤の各々は、好ましくは、適当なＲＡＭ及びＲ
ＯＭメモリ付きのインテル（Ｉｎｔｅｌ　）ざＯざｊ型
マイクロプロセッサを治す。　ｔた、ＣＰＭ　制御盤に
は、正常な機械の動作を制御するための適当なＲＯＭ　
付きのマスタメモリ盤（ＭＭＢ）８４、並びにジョブ選
択及び診断グログ２ムを人力するための制御・ぐネル盤
８６が相互接続されている。また、ＣＰＭ制御盤７０内
には適当な不揮発性メモリが設けられている。ＣＰＭ制
御盤以外の上記全ての制御盤は一般に遠隔制御盤と呼ば
れる。

好ましい実ｈｊ１例においては、制御・臂ネル盤８６は
７０回線ワイヤ發介してＣＰ’Ｍ制御盤７０に直接に接
続されており、メモリ制御盤８４は３６回線ワイヤを介
してＣＰＭ制御盤に接続されている。

好ましくは、マスタメモリ盤８４はｊ乙にバイトメモリ
を有し、ＣＰＭ制御盤７０は、２Ｋ　　ＲＯＭ。

ｇＫ　　ＲＯＭ及びｊ７．２バイト不揮発性メモリを有
す。　ＰＨＲ制御盤７２は／Ｋ　　ＲＡＭ及びｔ／ＬＫ
ＲＯＭを有し、好ましくは、２りの入力及び、２ｆの出
力を取扱う。ＸＥＲ制御盤７４は２４１のアナログ入力
を取扱い、７．２のアナログ出力信号及びｊつのディジ
タル出力信号全提供し、＆、ＫＲＯＭ及び／ＫＲ八Ｍへ
を有す。ＭＩＲ制御盤７６は／３の人力及び／７の出力
を取扱い、＋Ｋ　　ＲＯＭ及び／Ｋ　　ＲＡＭを有す。

図示のように、ＰＨＲ，ＸＥＲ及びＭＩＲの諸制御盤は
複写機から種々のスイッチ及びセンナ情報を受取り箋そ
して、弾写機の動作中に例えばクラッチ及びう／ノへ種
々の駆動及び起動信号を送る。以上から解るように、種
々の型の機械及びプロセスの制御が本発明の範囲内で行
なわれる。

本発明における＠２のレベルの制御ＩＩ機構、即ちオペ
レーティングシステム（Ｏ，Ｓ、　）を第３図に示す。

このオペレーティングシステムを、参照番号９６ａ、９
６ｂ及び９６ｃで示す破線ブロックテ示す。上記オにレ
ーティングシステムハ、図示のように、／対のマイクロ
ゾロセッサ９８ａ及び９８ｂのマクロ　及びアセンブリ
言語命令と通信する。上記オペレーティングシステムは
任意の個数のマイクロノロセッサ、例えば第２図に示す
諸制御盤７０．７２．７４．７６．７８及び８２の各々
のマイクロ戸ロセツザと通信できる。上記オペレーティ
ングシステムは第一図の制御機栴の上ニ乗っており、そ
して、一般に、ＣＰＭ及び遠隔制御盤のマイクロノロセ
ッサ並びに制御盤の各々のＲＯＭ及びＲＡＭメモリのよ
うな種々のリソースのマネジャとして働く。本発明にお
いては、上記オペレーティングシステムは、第１図に示
す複写機の制御に際して生のマイクロプロセッサ・・−
ドウエアを仮想計算機に変換する。仮想計ｎ機というの
は、システムハードウェアを取り巻いている参照番号９
６ａ、９６ｂ及び９６ｃで示す制御装置の部分である。

事実上、上記オペレーティングシステムは、下に横たわ
っているハードウェア自体よりも強力な制御装置となる
。

第３図について説明すると、上記オペレーティングシス
テムは複数のディレクティブ９８を有す。

これらｊ′イレクテイブは７つまたは複数のデコーダま
たは命令モジュール１００を呼出す。そこで、命令モジ
ュール１００は７つまたは複数のプリミゾイブを呼出す
。詳述すると、上記プリミゾイブは、スケゾユーラマネ
ジャ１０２、タスクマネジャ１０４、ｒ−タペースマネ
ノヤ１０６、タイママネジャ１０８及び通信マネジャ１
１０である。

そこで、上記プリミゾイブは、マイクロノロセッサ９８
ａ、９８ｂのマクロ１１４、アセンブリ言語１１６及び
マイクロコード１１８企介して種々Ｑマイクロプロセッ
サ９８ａ、９８ｂと通信する。

上記命令モジュール及びデＩＪ　ミテイプの呼出しを、
ディレクティブ（９８）、命令モノニール（１００）及
びプリミゾイブ（１０２，１０４，１０６，１０８，１
１０）を結ぶ実線で第３図に示す。マイクロノロセッサ
１１２の各々は、適当するＲＡＭ及びＲＯＭメモリ並び
に池のマイクロ７０ロセツサに接続されている。

物理的機械（マイクロノロセッサ）の機構内のマクロに
対応するディレクティブは操作制御の最高レベルである
。上記ディレクティブはオペレーティングシステム借造
をコンミ９イラ内の変化から遮幣し、オペレーティング
システム内部（Ｕ造内の変化を考慮し、コン・ぞイブに
不必要なオペレーティングシステム明細から抜粋する。

命令モジュール及びプリミティブはオペレーティングシ
ステムを構成する。命令モジュールは中間レベルであり
、物理的機械内のアセンブリ言語命令にえ］応する。

これらは仮想計算機における最小の実行可能な非優先的
ユニットである。優先性は、物理的機械が基本的に２つ
の並行的ノロセスまたはタスク（前景または背景）を許
すということ以外は、物理的機械の割込み能力に類似し
ており、これに対して、仮想計算機は７つまたは複数の
物坤的グロセッサ内で実行されるほとんど無制限の数の
タスクを許す。

プリミゾイブは第４レーテイングシステムにおける最低
レベルである。上記プリミティブはマイクロプロセッサ
のマイクロコードに対応する。マイクロプロセッサ上の
オペレーティングシステムの基本的ビルディングブロッ
クを実現し、及びこのマイクロノロセッサに対する全て
の変化を吸収することがプリミティブの機能である。一
般に、ディレクティブは１つまたは却数の命令モ・ジュ
ールを呼出し、そして該モジュールは７つまたは複数の
グＩＪ　ミテイプｅ呼出してタスクまたは処理を実行す
る。

好ましくは、命令モジュール１００並びにフ０リミテイ
ブ１０２．１０４．１０６．１０８及び１１０はシリコ
ン内のソフトウェアから成る。しかし、ハードウェア内
に命令モジュール及びプリミティブを実現することは本
発明の範囲内にある。

これらは全体的制御システムにおけるビルディングブロ
ックである。詳述すると、命令モ・ジュール及びプリミ
ティブは、一般に、マイクロプロセッサの相異なる製作
を通じて包括的に用いることのできるリアルタイム多重
タスク処理機能のセットを提供する。機械または７°ロ
セス制御装置においては、命令モジュール及びプリミゾ
イブはマイクロプロセッサの命令セットの拡張である。

命令モジュールの原始セットを有するマイクログロセツ
サはカーネルとして働き、シリコン内のソフトウェアま
たはファームウェアはシェルとして働く。

この機械制御装置は、紀仏図に示すように制御のレベル
が順次高くなるネスティングまたはオーバレイとみなす
ことができる。最低レベルには、マイクロコード、アセ
ンブリ言語及びマクロに応答するマイクロノロセッサま
たは制御装置がある。

この物理的機械の上に、ディレクティブに応答するプリ
ミティブ及び命令モジュールを具備する仮想用算機が横
たわっている。実際上、上記プリミティブは高レベルの
ディレクティブ及び命令モジュール企、上記マイクログ
ルセッサが実行するためのレベルにブレークダウンする
。

オペレーティングシステムにおける命令モジュール１０
０はスライスとして知られており、７つの命令モジュー
ルは実行するために５００ミリ秒を与えられる。上記命
令モジュールは仮想計算機における最小の実行用能な非
優先的ユニットである。より一般的に用いられる命令モ
ジュール１００のうちの若干のリスト及び説明を付＆＋
Ａに示す。

優先性は、マイクロッ０ロセツサが基本的に一つの並行
的ゾロセス（前景及び１々゛景）を許すということ以外
は、マイクロプロセッサの割込み可能性に類似している
。池方、仮想計葬機またはオペレーティングシステムは
、７つまたは複数のマイクロッ０ロセツサにおけるほと
んど無制限の数の並行的なゾロセスまたはタスクの実行
を許ずＯ即チ、オペレーティングシステムは、５ＴＡＲ
Ｔ（始動）命令を用いることにより、いくつかのタスク
を順次実行開始することができる。各タスクが開始させ
られると、該タスクは仄の命令を実行するためにその順
番ｅ待だなければならない。しかし、多くのタスクが同
時に能動となっており、並行的に実行される。

一つのゾロセスまたはタスクというのは、マイクロノロ
セッサによって実行されるコードの任意のブロックであ
る。コードのこれらブロックは制御の下にあるゾロセス
または機械の計算、ノ・ウスキーピングまたは直接制御
を提供する。

プリミティブはオーミレーティングシステムにおける最
低レベルである。プリミティブは暗黙優先性を考慮して
おらず、物理的機械（マイクロプロセッサ）上にオペレ
ーティングシステムの基本的ビルディングブロックを実
現し、及び上記物理的機械に対する全ての変化を吸収す
ることが該プリミティブの機能である。上記プリミティ
ブの各々は、更に、プリミティブオペレーションとして
知うレテいるサブレベルにブレークダウンされ、該当の
マネジャのオペレーションを実行する。付録Ｂにスケジ
ューラマネジャ１０２の種々のプリミティブオペレーシ
ョンを掲げてあり、付録Ｃにタスクマネジャ１０４の種
々のプリミティブオペレーションを掲げである。

ｃ　Ｐ　Ｍ　Ｈ＋　御盤７０内に在るオペレーティング
システムの部分はダイナミックオペレーティングシステ
ム（ＯＯＳ　）として知られている。ＣＰＭ制御盤７０
におけるメモリ割当ての一例としては、好ましくは、テ
ーブルレこ対するＲＡＭの乙にバイト、オペレーティン
グシステムに対するＲＯＭのざにバイト、及び適用プロ
グラムに対するＲＯＭのｔＩ−どにバイトがある。

オペレーティングシステムはシステム全体にわたって種
々のＲＡＭテーブルをセットアツプする。

制御盤の各々と関連しているＲＡＭの部分はメＲレーテ
ィングシステムの種々の初期設定及び実行時間制御情報
に対して割当てられたスペースである。プリミティブの
各々は、機械またはゾロセスの全体的制御を同期及び整
合させるのに必要な情報をＲＡＭ内に保持すべきもので
ある。例えば、スケゾユーラマネジャ１０２は好ましく
はＣＰＭ制御盤７０上のＲＡＭ内にテーブルをセットア
ツプし、タスクまたはゾロセスのシーケンスまタハスケ
ジュールを規定する。上記マネジャは種々のスケジー−
ル済みタスクの実行の優先順位を決定する。延期させら
れていた、または待っているタスクまたはゾロセスはス
ケジュールされない。しかし、タスクが持っているとい
う場合が生ずると、該タスクは実行のためにスケジュー
ルされる。

タスク制御マネジャ１０４は、成る特定のｆｒＩゾロセ
スはタスクのトラックを保持するブリミテイブである。

上記マネジャは、種々のオペレーションをどのようにし
て行なうかを決定する。例えば、成る特定のタスクは、
多くの相異なるプリミティブオペレーション全呼出すい
くつかの命令モジュールを要求する。上記タスク制御マ
ネジャは、タスクの各々の状態のテーブルを適切な制御
盤上のＲＡＭ内に保持する。データベースマネジャは、
タスクを遂行するために要求される池の情報の変数また
は定数のトラックを保持する。このデータは、タスクの
各々と関連するスタックと呼ばれるＲＡＭの部分に記憶
される。

従って、各タスクを遂行するためには、該タスク自体を
スケジューラマネジャ１０２によってスケジュールしな
ければならず、この特定のタスクのｉｌＮはタスク制御
マネジャ１０４によって記録が取られ、該タスクを遂行
するために要求される全てのデータはデータベースマネ
ゾヤ１０６によって提供される。タイママネジヤニ０８
グリミテイブは各タスクに対する必要なタイミング制御
を提供し、通信ラネジャ１１０プリミテイブは、好まし
くけ共用線を介して、種々の制能１盤間の通信を提供す
る。

どのようにしてオペレーションシステムが作動するかと
いう一例をあげると、複写機の制御において動作をセッ
ト期間にわたって延期または遅延させることが必要な場
合が屡々ある。２００　ミリ秒の遅延が心壁な場合釦は
ディレクティブＷＡＩＴＲ；ｕθ０を用いる。このディ
レクティブは命令モジュール＄ＷＡＩＴを呼出し、そし
て次のゾリミテイブオペレータヨンを呼出す。即ち、５
ＴＡＲＴ　　ＴＩＭＥＲ（、タイマ始動）ＳＵＳＰＥＮ
Ｄ　　ＴＡＳＫ　　　　　（タスク延期）ＥＸＥＣＵＴ
Ｅ　　ＮＥＸＴ　　ＴＡＳＫ（次のタスクを実行）これ
により、２００ミリ秒の遅延が提供される。

即ち、オペレージＷン適用コード（ＲＯＭ内の制御コー
ド）がディレクティブを呼ぶ。上記ディレクティブは７
つまたは複数の命令モジュール１００を呼び出す。例え
ば、上記適用コードがＷＡＩＴ（待ち）ディレクティブ
を呼ぶと、ＷＡＩＴ（待ち）命令モジュールが呼び出さ
れる。

そこで、上記ＷＡＩＴ命令モジュールはタイママネジャ
及びスケジューラマネジャを呼び出し、これらマネジャ
はタスクを遂行すべきゾリミテイブオペレーションを提
供する。ＷＡＩＴディレクティブが実行のための正しい
グリミテイブへ送られると、上記命令モジュールは他の
ディレクティブを受は入れることができる。

オペレーティングシステムに対する必須的なものとして
、実行されべきグロセスまたはタスクのセットがある。

複写機の制御は、これらタスクについての正しいスケジ
ューリング及び時機を得た実行に依存する。ランプ、ク
ラッチ、モータの起動、並びに種々のセンナ及び条件に
対する応答は所定のタスーグの遂行によって行なわれる
。成る所定数のタスクがいつでも能動となっており、そ
してオペレーティングシステムはこれら能動タスクを並
行的に実行する。多くのタスクが他のタスクに関連して
いる。グロセスまたはタスクを呼び出し、そしてこのグ
ロセスをもって制御のスレッドを保持し、またはタスク
を呼び出し、及びリンケージを保持していない命令モジ
ュールにより、オにレーティングシステムは完全なグロ
セス制御を支持する。従って、種々の命令モジコーール
または手続キがオペレーティングシステムによって提供
され、関連するタスク相互間のリンクを保持する０ このように、５ＴＡＲＴ（始動）命令または手続きは完
全に独立のタスクを生じさせ、一方、ＦＯＲに（フォー
ク）手続きはチャイルドと呼ばれる関連のタスクを生じ
させる。このチャイルドは、ペアレントとして知られて
いる呼出しタスクの７アミリのメ／パとなる。タスクが
、ＣＡＬＬ（呼出し）手続きを介して他のタスクによっ
て呼び出されるときには、呼出しタスクは延期さゼられ
（能動のまま）、そして呼出されたタスクは上記呼出し
タスクの能動チャイルドとなる。種々の命令モジュール
についての更に詳細な説明を付録へに示しである。

全ての可能タスクは予め定められ、静的タスク制御−′
ロック（５ＴＣＢ　）にリストされる。上記静的タスク
制御ブロックは、全てのオペレーティングシステム制御
盤内のランダムアクセスメモリ及び読出Ｌ　１／、用メ
モリの一部分である。動的オペレーティングシステム（
ＣＰＭ制御盤７０上）内の静的タスク制御ブロックのラ
ンダムアクセス部を第５８図に示す。

第５８図及びｉｔｂ図について説明すると、図ハ動的オ
ペレーティングシステムＲＡＭマツプ、即ちＣＰＭ制御
盤７０上のＲＡＭ記憶場所の割当てを示すものである。

一般に、マネジャまたはプリミティブの各々は、そのプ
リミティブだけが使用できる付属のＲＡＭスペースを有
している。最初のＪつのブロックまたは列Ｏ及び／は通
信マネジャ１１０に割り当てられ、次の一つの列並びに
列よないしＪ、Ｄ、Ｅ及びＦの諸部分はデータベースマ
ネジャ（ＤＢＭ）１０６に、詳細には、バイト及びワー
ドスタック、事象データ及び適当なポインタに割り当て
られる。列り、Ｅ及びＦの残部はスケジューラマネジャ
１０２に、詳細には、他のタスクに対する優先セクショ
ン並びに順及び逆のす／りに割り当てられる。

タスク制御マネソヤ（ＴＣＭ）１０４は、列夕ないしＣ
及び列≠の諸部分を總］り当てられる。列グは、タスク
またはグロセスの現在能動場合のＴＣＢ番号またはＲＴ
ＩＤを識別する静的タスク制御ブロックの一部である。

タスク制御マネジャに割り当てられたＲＡＭスペースの
残部は、タスク制御ブロックまたはバッファ（ＴＣＢ３
　）として知られている記憶場所から成る。タスク制御
ブロックは能動タスクであり、コン・ｇイル時識別ラベ
ル（ＣＴＩＤ）、次の場合の指定、ペアレント実行時間
識別ラベル（ＲＴＩＤ）、ノヨインＲＴＩＤ。

起動アドレス、東件変数、及びインタプリアト９レステ
ーブルを言んでいる。残りの記憶場所はタイママネジャ
１０８に、詳細には、リアルタイムクロック（ＲＴＣｌ
＆びマシンクロック（ＭＣ）データに割り当てられる。

好ましい実施例においては、５ＴＣＨにおいて識別され
る利用可能な総数２５５のタスクがある。

タスク制御マネジャ１０４はまた現在能動タスク（ＴＣ
Ｂ）のリストを保持する。好ましくは、一時に能動であ
り得る最大り乙のタスクがある。このリストはｇｌだな
タスクが開始または起動されるにつれて絶えず変更され
、現在タスクは延期または抹消される。能動タスクの各
場合と関連するタスク制御バッファ（ＴＣＢ　）がある
。

成る特定のタスクに対しては、静的タスク制釧１ブロッ
クは成る特定のタスク制御バッファを指示する０上記バ
ツフアは、タスクの識別ラベル、及び現在タスクが関連
しているというペアレントまたは前の一タスクの識別ラ
ベルの如き情報、及び上記現在タスクな他のどれかのタ
スクにリンクしている池の全ての情報をリストする。

オペレーティングシステムは２つまたはそれ以上の制御
盤内に在るから、制御盤オペレーティングシステムの各
々はタスクに対する状ａ情報をタスク制動ブロック内圧
保持する。

作動においては、タスクが呼び出されると、ＴＣＢが割
り当てられ、全ての必要な処理情報が挿入される。タス
クが制御のスレッドナＬ、　テノＵセッｆ［よって呼び
出されると、オにレーティングシステムは上記タスクが
どこに在るかを見る。

タスクが該タスクを呼び出すプロセッサ内に在る（即ち
、局所的に在る）場合には、上記タスクはＴＣＢを割り
当てられ、そしてタスク実施が開始させられる。タスク
が外部的である、即ち、呼び出しているグロセッ廿とは
異なるプロセッサ内に在る場合には、オペレーティング
システムハ、共用ｉｔたは通信チャネル８ｏを介して、
該タスクを保持しているｆロセッサの適当する第４レー
テインクシステムニ呼出し東京を送る。このオペレーテ
ィングシステムは上記タスク、即ちＴＣＢｔ？割り当て
、上記タスクを開始する。

タスクが制御のスレッド奈もって呼び出され、そして該
タスクが局所的に在る場合には、該タスクはＴＣＢ及び
新たなＴＣＢ内の情報の一部を割り当てられ、にアレン
トタスクＴＣＢは池のタスク制御バッファの１０となる
。新たなタスクが外部的である場合には、該タスクはＴ
ＣＢを局所的に割り当てられ、４アレント及びチャイル
ドのりスフは〃いのＩＤでタグ付けされ、十（レーティ
ングシステムはネットワーク内の適当するオーセレーテ
イング〜′スデムヘ東求を送る。オペレーティングシス
テムは、次いで、チャイルドタスクに対するＴＣＢ及び
ペアレントタスクに対するＴＣＢを割り当て、適当する
タグが再び作られる。これは、プロセッサの各々内に擬
似ＴＣＢがあって、異なるプロセッサ内に在るペアレン
トまたはチャイルドのタスクの状態を表わすということ
を意味する。

成るタスク制釧１命令モジュールはその状態を変更する
ことができる。現在グロセス制御命令モジュールのセッ
トは、それ自身の新たな制御のスレッドをもってタスク
呼出しをするための５ＴＡＲＴ（１＋）［）　、ｆｌｒ
制御のスレッドをもってタスク呼出しをするためのＦＯ
ＲＫ（フォーク）、ペアレントタスクがチャイルドと同
期することを詐すＪＯＩＮ（ジョイン）、チャイルドタ
スクがペアレントにジョインまたは同期することを許す
ＥＮＤ（終り）、及ヒペアレントタスクがチャイルドタ
スクを終了させることを許すＣＡＮＣＥＬ（取消し）で
ある。

ＣＡＮＣＥＬはまた５ＴＡＲＴさせられたタスクを終了
さゼるのに用いられる。全部が終了すると、その彰響を
受けるタスクはそのｗ　ｌ　Ｌ　＋−＜タイル）を実行
させられる。

他の７０ロセツサにおけるペアレントまたはチャイルド
プロセスを表わすために擬似ＴＣＢを用いるこのシステ
ムは、全オペレーティングシステムに、プロセッサのう
ちのどれからも実行可能な、従って要求を発生する適用
ソフトウェアに対して透過性である任意のタスクを作る
能力を与える。

例として、ＴＣＢの割当て及び他のＴＣＢとの関係を第
６図について説明する。左の列ＣＰ　Ｍ（１）は番号１
として示しであるＣ、ＰＶＩ制１ｌｉｔ１！盤７０を示
すものであり、右の列Ｒ［＞　Ｍ　（２）は肝号２とし
て示しであるＲＤＨ制＋ｉ＋−１＋盤８２を示すもので
ある。また、タスクＡ１即ち実行ずべきコーＩ”のブロ
ックがＣＰＭ　　ＲＯＭ内に在り、タスクＢがＲＤＨＲ
ＯＭ内に在るものとする。番号３５のコン・やイル時Ｉ
　Ｄ　（ＣＴ　Ｉ　Ｄ　）はタスクＡを任意に与えられ
ており、５５というコン・−？イル時ＩＤはタスクＢを
与えられている。

列ｌについて説明すると・ＣＰＭ（１）の下の最初の行
には、３５というＣ’Ｔ’　Ｉ　Ｄがあるタスク八があ
る。ｆｌ：ｌ制御盤識別ラベルが無いのは、タスクがＣ
ＰＭ制仰盤上に在ることを意味する１、５５というＣＴ
　Ｉ　Ｄがある次の行にはタスクＢがある。

タスクＢは、タスクＢがＲＤＨ制御盤上のＲＯＭ内に在
るということを意味する０００ノの識別ラベルを有す。

そこで、タスク八が呼び出されておって実行されつつあ
るものとする。ＲＡ　Ｍ内の夕２りＡに対するコードを
、タスクＡの下にＡとラベル付けしであるブロックで示
す。タスク々内の成る点において、ＲＤＨＲＯＭ内に在
るタスク日に対する呼出しがある。

ＲＡＭメモリセクションの下の列／について説明すると
、成る時点においてタスク八が制御装置内に呼び出され
たので、タスクＡは実行されつつある。この時に、タス
クＡが呼び出され、タスク制御バッファがＣＰＭ制御盤
上のｒｔＡＭメモリ内に確立されたのであり、タスクＡ
を能動タスクとしてシステム内に霞いている。上記タス
ク制御バッファは特定のタスクに関する情報、特に飴の
タスクに対する関係を提供する。ＲＡＭメモリタスク制
御バッファは任意に割り当てられるので、タスクＡをＣ
ＰＭｆｌｌ制御盤上のＲＡＭ　　ＴＣＢ内の第λの割当
てとして示しである。即ち、これは２という実行時間識
別う４ル（ＲＴＩす）を与えられ、コン／譬イル時１０
番号３５が記録される。タスクＡが他、のタスクに関連
していたとすると、この１時に番号はベアレン）ＩＤ（
Ｐ−ＩＤ）の下に現われる。この時点ではまた、タスク
Ａが他のどれかのタスクにジョインされるかどうかがＩ
Ｗつて才５らず、従ってノヨインｌ　Ｄ　（Ｊ　−Ｉ　
Ｏ）δ９号は空白である。タスクＡはＣＰＭモジョール
内に在’）、従ってアドレスブロックの下には゛アドレ
スが与えられてない。

そこで、タスクＡが、タスクＢをＩＩ″Ｉ４び出す点へ
進んでいるものとする。この八番（オいて、静ｔｊ′Ｊ
りスフ制卸ブロック的のタスクＢの識別ラベルＩＤ５５
が検査され、タスクＢがＲＤ　ＨｆｉｉｌＪ御錠上に在
るということが１ｉｌｌｉ　ｇされる。タスクＢは、図
示のように５５というＣＴＩＤを（了丈るＣＰＭ　　Ｒ
ＡＭ内のバッファｋ　ｉ・ａｌり当てられる。こＪＬは
ＲＴＩＤｉ１号１を任意に与えられ１成る′１Ｍ報をも
ってタスク制御・々ツファ内で識別される。イ７レント
または呼出しタスクはタスクＡであるから、番号２がＰ
−ＩＤ列Ｑこ入れられる。この時にはジョインされるべ
きタスクが解っていないから、０がＪ−ＩＤブロックに
入れられ、アドレスはタスクの記憶場所のアドレスを示
す。

次いで制御装置はＲＤＨｆｔｉＵ呻盤内のＲＯＭ内のタ
スクＢの実行ヘペクタ動作する。この時、ＲＤＨ制御盤
内のＲＡＭメモリは、実行時間ＩＤ番号４として任意的
に示されているタスク制御ブロック、及びＣＴＩＤ５５
を割り当てられる。タスク日のペアレントは缶号３で示
すタスク八である。また、ＲＤＨＲＡＭ内のブロックは
タスクＡ１即ちＩＤ３５にり」シて割り当てられる。タ
スク３５に対する追加の情報はこのタスク制御ブロック
内に、詳細にはジョインＩＯ浴号４及びｒドレスθθ０
／内に會まれる。この情報は、タスク八を、タスクＢの
完了後にタスクＡへのリターンをもってタスクＢＫ関連
しているものとして識別する。

ブロックが既にタスクＡに対してＣＰＶＲＡＭメモリ内
に割り当てられているから、タスク八に対するＲＤＨＲ
ＡＭメモリ内のタスク制御ブロックは本質的に擬似割当
てである。同様に、タスクＢは既にＲＤＨＲＡＭ内でタ
スク制御ブロックを割り当てられているから、タスク日
に対するＣＰＭ　ｉＡＭ内のブロックの割当ては単に擬
似表示である。

オペレーティングシステムのスヶジューラマネノヤ１０
２は全ての能動タスク間０−マイクログロセツサ時ｒＩ
ＪＪのセグメントを区画する。スヶゾユーラマネジャは
、どのタスクが実行すべき次の機会を受取るべ龜である
かを決定すべきものである。

スケジューラマネジャ１０２は中期スケジューラ及び短
期スケジューラから成る。中期スケジュー２は、どのタ
スクが実行時間を受取るべきであるがを決定し、そして
実行の優先順位を決定する。短期スケジューラは、どの
タスクが次に実行するがｔｔ′決定すべきものである。

中期スケジューラは能動タスクの状Ｆｌｕ移を取扱う。

上記タスクの状態は次の通りである。即ち、（１）　　
待ち。実行スライスを望んでいるタスク。各オぜレーテ
ィングシステムの命令モジュールは正確ニアつのスライ
スを取る。スライスハ、現在タスクがその最初のオペレ
ーティングシステム命令を完了するまで実行すべき機会
を与えられた時間、即ち、約ｓｏｏミリ秒である。これ
を得るために、大部分のオペレーティングシステム命令
は、一つの命令が完了すると、短期スケジューラプリミ
ティブを実行する。他の命令は中期スケジューラグリミ
ティプを用いてタスクの属性を変化させる（スケジュー
２マネジヤプリミテイブについてのこれ以上の詳細につ
いては付録日を見られたい）。

（２）　　延期（ｓｕｓｐｅｎｄ　）　　状態。即ち、
タスクは現時点では実行を考慮されていないが、結局は
実行することを欲する。

（３）　　不動状態。即ち、タスクはスケジューラに知
られておらず、従って実行スライスを受取ることができ
ない。

スケジュールされた各タスクは付随の優先順位を有す。

これは、タスクが、他の全てのタスクに対して、実行す
べき機会をいかに頻繁に与えられるかを決定する。待ち
及び延期タスクはいずれも優先順位を有す。延期タスク
には、中期スケジューラを用いて該タスクを該タスクが
延期されている優先順位に並べることのできる如き優先
順位が付随している。短期スケジューラは不動及び延期
タスクによって影響を受けることはない。

スケジューラは、各タスクと関連するデータ構造、即ち
、優先順位及び２つのリンクを見ることにより、列に並
んでいるタスクのうちのどれを実行すべきか全決定する
。これらは、第ｔｂ図に示しであるＣＰＭ　　ＲＡＭに
おいて見られる通りである。上記２つのリンクはタスク
の二重リンク環状リス）Ｑ形成するように配置されてい
る。スケノユーラは一般に、４行すべき次のタスクが、
現在タスクのｉ：ｆｉリンクが指し示すタスクであると
いう、ことを決定する。

スケジューラはまた、＄ＮＥＸＴ　　ＩＤと呼ばれる内
部変数のトラックを保持する。この変数は、＄ＣＵＲＲ
ＥＮＴ−ＩＤＫよって益別されたタスクがそのスライス
を完了した後に次のタスクが何を実行すべきかについて
のスケジューラの最良の推測である。

環状リストデータ構造はスケジューラの待ち行列と呼ば
れる。＄ＬＥＶＥＬ−ＴＡＳＫとして知られているシス
テムタスクに対する待ち行列内の配置は優先順位を決定
する。このタスクは、該タスクが実行する前に全ての高
優先順位タスクが実行するように配置される。最初の低
いタスクへ向かって制御を通過する前に、これは、次の
タスクの後にどのタスクを実行すべきかについてのスケ
ジューラの考えを変化させ、これにより、スケジューラ
の正常ルーチンは１つの低優先順位タスク全実行し、次
いで、最初の高優先順位タスクの直前に位置している＄
ＳＹＳＴＥＭ　　ＴＡＳＫへ戻る。とれは次のオ（し−
ジョンを行なうことによってなされる。即ち、 ＄ＣＵＲＲＥＮＴ−ＩＤ４−次の低いタスク＄ＮＥ・Ｘ
Ｔ−ＩＤ４−＄ＳＹＳＴＥＭ−ＴＡＳＫ次いで、全ての
高優先順位タスクは／同突行し、そして＄ＬＥｖＥＬ−
ＴＡＳＫへ戻り、そコテコれは、＄　ｓ　ｙ　ｓ　Ｔ　
Ｅ　Ｍ　−Ｔ　Ａ　Ｓ　Ｋにおいて実行を再開する前に
次の低優先順位タスクがスライスを実行することを詐ず
。これにより、全ての高優先順位タスクは、低優先順位
タスクのスライスの各実行に対して／同突行する。これ
により、どんなに多くの低優先順位タス）が並んでいて
も、低優先順位タスクによる実行の唯１つだけのスライ
スが、全ての高優先順位タスクを実行するための応答を
常に遅延させる。

作動においては、スケジューラは、実行すべき高優先順
位タスクのリスト及び実行すべき低優先順位タスクのリ
ストを保持する。約ｊＯＯミリ秒ごとに一つのタスクに
関係する命令が実行されると、スケジューラマネジャ１
０２は、次いで、実行すべき次の高優先順位タスクを指
し示す。各タスクは一般に一つまたはそれ以上の命令を
営んでいる。このようにして、複数のタスクが並行して
実行される。！つのタスクが同時に実行されていなくと
も、タスクを通ずる循環が急速Ｉなので、同時的実行が
なされているかの如くに見える。

例として、第７図に、ＣＰＭ制御盤上のスケジューラＲ
ＡＭの高優先順位セクション及び低優先順位セクション
を示す。作動においては、スクージューラマネジャ１０
２は、タスク２１２における次の命令モジュールの実行
を指し示し、次いで、タスク８１、タスク１５０につい
て指し示し、このようにして、タスク６で終る高優先順
位セクション内の全てのタスクを指し示す。次いで、ス
ケジューラマオジャ１０２は、低優先順位セクション内
の次のタスクを、例えばタスク２３１を、順次指し示す
。タスク２３１に対する命令モジュールの実行後、制御
装置は、タスク２１２を有する高優先順位セクションへ
、その最後のタスク、即ちタスク６へ戻る。制御装置は
次いで低優先順位セクションへジャンプするが、この時
は、タスク１２、即ち実行済みのタスク２３１の後の次
のタスクへである。

スケジューリングは、次に示す極めて重役な２つの理由
で、このようｒ（セットアツプされている。

即ち、 （１）　　いかに多くの低優先順位タスクが能動となっ
ていても、これらタスクは、高優先順位タスクの応答（
ウェイクアップまたは呼出しから、実行される最初のス
ライスまでの時間）または実行速Ｋ（単位時間当りの実
行されるスライスの数）と衝突することはない。

（２）　　各タスクに一度に７つのスライスを実行さゼ
ることだけにより、ロードが間化しても応答及び実行は
ほぼ同じになっている。また、完了７゜ルゴリズムに対
する実行よりも速い応答、及び、新たなタスクを直ちに
実行する場合のアルゴリズムよりも速く且つ矛盾のない
実行速度が得られる。大部分のシステムにおいては、ウ
ェイクアップまたは１呼出し後の最初のいくつかの命令
が最も重要であり、または、必要ならばこのように配置
され得る。このスケジューリングアルゴリズムは、禁止
的オーバヘッドを付は加えることなしに、応答と実行速
度との開に最良のトレードオフを与えるように変えられ
る。

成る一つの型の割込み処理ができるように追加の状態及
びオペレーションがスケジューラに付加されている。こ
れらを欠に説明する。

スノーリング 割込み型オペレーションを処理するときには、即時実行
のためのタスクをスケ、ジュールすることが望ましい場
合がＭ々ある。本発明の適用においては、プロセッサ間
通信を処理するときにこの場合が生ずる。システムの残
部の性能を実質的に阻害することなしに迅速且つ効率的
に反応するために、スプール−スレッド機構を用いた。

これにより、使用者はタスクをスレッドすることによっ
てタスクを′ｔｑ殊の形式の延期におくことができる。

スレッド済みタスクを、スツールオペレーションを迅速
に用いて短期スケジューラに挿入することができる。か
かるタスクに対して制限がおかれる。

即ち、これは７つの実行スライスを与えられ、そして、
これが再びスレッド及びスツールされるまで不動である
とみなされる。これは、可能状態の七ットに対して状ｔ
ｉｌＴＨＲＥＡＤＥＤ　（スレッド済み）及び５ＰＯＯ
ＬＥＤ　（スツール済み）を付加する。

スケジューラがタスクをスツールすると、このタスクは
、現在タスクが終った後に実行されるべき次の夕ろりと
なる。これは次に示す動作を行なうことによってなされ
る。

くスツール済み一タスク〉の順リンク←＄ＮＥＸＴ−＋
。

＄ＮＥＸＴ−＋ｏ←くスツール済み一タスク〉スツール
済みタスクの順リンクだけが変更され１、ｙ、　ケＪ　
ｘ−ａ）の待ち行列の他のメンバはスツール済みタスク
を指し示すように゛変更されてはいない。

従って、スツール済みタスクは７回だけ実行し、池のス
ライスを受取ることがない。

ＶＩＰ起動 極端に速い割込みＶオペレーションが必要な場合には、
ＶＩＰ起動機借を用いる。これにより、極めて重要なグ
ロセスを割込みルーチ／によって呼出すことができ、こ
れにより、割込みルーチンは成る特定のタスクと別名す
ることができ、そして、タスクに対してのみ前に予約さ
れていた能力のうちの若干を得る。これらタスクは、こ
れらが延期または不動となるまで実行し、次いで、これ
らを呼出した割込みコードへ戻る。この特別の機構をシ
ステムの残部から隔離するため４Ｃ，ＶＩＰオペレーシ
ョンをシステムの残部から分配しておく。このＶｊＰオ
イレーシミンを前景スヶソユーラオペレーションと呼フ
。

７”−４）ベースマネジャ１０Ｇは種々のタスクに対す
る全てのデータベースを制御する。一つノ型のデータベ
ースは通信及び制御を・セスするためのコつのリスト構
造から成っている。他のデータベースはオペレーティン
グシステムのＥＶＥＮＴ（事象）機能を履行するのに用
いられる。

上記一つの構造は、バイＦ巾通信またはバイトスタック
及びワード巾制御またはワードスタックから成っている
。各リスト構造は、能動タスクに付属する複数の＃構造
を保持するための確定データ領域である。各リスト構造
内 みなすことのできるセルから成っている。セルはメモリ
のλまたは３ページの隣接バイトがら成っており、各セ
ルは２つのフィールド、即ち、リンクフィールド及びデ
ータフィールドに分割される。

セル内の最初のバイトはリンクフィールドであり、イン
デックス、即ち、リスト構造内のセルのアドレスを言ん
でいる。リスト構造が通信またはバイトスタックである
場合には、次のバイトはデータフィールドである。リス
ト構造が制御またはワードスタックである場合には、次
のコっのバイトはデータフィールドに専用である。

能ｆｌ）　ｐ　ス／をＭＩＪ　１１　Ｍ　Ｋ連結する構
造はポインタリストである。かかる２つのリストが、デ
ータベースマネジャ１０６によって、各リスト構造に対
して７つずつ、保持される。各ポインタリストは、シス
テム内の各可能能動タスクに対するエンド替を９４・で
いる。エンドすは、リスト構造内の゛副構造に対する日
？インクから成っている。タスクの実行時間識別ラベル
を用いてポインタリスト内ヘペクタし、タスク副構造に
対するポインタを検索する。

当初は、？インタリストは全てゼロとなっている。

上記スタックはヘッダポインタ及びスタックポインタリ
ストを介して保持され、能動タスクと関連のスタックの
先頭を指し示す。スタック内では、各セルはリンクフィ
ールド及びデータフィールド分有す。スタックに対する
ポインタがゼロである場合には、このタスクと関連する
スタックはない。

エントリをスタックに付加すべき場合には１自由セルを
見付け、付加済みセルのインデックスを新たなセルのリ
ンクフィールドに入れ、データをデータフィールドへ移
動させ、上記新たなセルのインデックスを現在タスクと
関連するスタックポインタに入れる。これは、新たなセ
ルをスタックの先頭に付加するという効果を有す。

エントリをスタックから取り除くべき場合には、データ
を上記スタックの先頭にあるセルから取り［、上記セル
のインデックス及びリンクフィールド全スタックポイン
タへ移動させ（スタックの新たな先頭を作る）、上記セ
ルを利用可能セルのリストに付加する。

通信マネジャ１１００機能は、第２図に示しであるＣＰ
Ｍ、ＰＨＲ，ＸＥＲＸＭＩＲ，ＤＣＲ及びＲＤＩ−（Ｒ
の賭制御盤７０．７２．７４．７６．７８及び８２上の
マイクロプロセッサ間の全ての通ずＲの確実且つ効率的
な制御及び操作を行なうことである。

情報の全てのフォーマット汗製及び準備を伝送しなけれ
ばならない０まだ、情報の確実且つ正確な伝送を保証し
、または、より高いレベルの制御を、これが不可能であ
る場合に、通知しなければならない。これが上記マイク
ロプロセッサ相互間の制御リンクである。

タイママネゾヤ１０８は、リアルタイムまたはマシンク
ロック遅延を要求する全てのタスクの１１１４序づけさ
れた延期及びウェイクアップに対する７゜リミテイプオ
ペレーションのセットを提供する。

タイマ手続きは認セル形単リンクリストを用い、全テの
延期タスクにえ」するＩＬ報を保持する。一つのセルは
タスク延期期間を含み、隣接のセルは、より大きなまた
は等しい延期期間を持つタスクに対するリンクを菖む。

このリスト上の最後のタスクはリストヘッダを指し示す
。

タスクは一般に」嘱る期間にわたって延期されることを
要求し、そして、５ＵＳＰＥＮＤ　　（延期）が取り消
されない限り、その要求したルｊ間は冗了へ向かって実
行される。

タスクは次に示す理由のうちのいずれかのために延期さ
れることを求めることがある。即ち、（１）　　タスク
が入力を、例えば、レジスタフィンガ、フ・・リスト・
ぐネル指令、ピッチリセット、用紙通路スイッチ、また
はソートにおけるセンサを待っている。

（ＩＩ）！１フルタイムクロックまたはマシンクロック
に対するタイミングされた待ち。

（！１）　　ケ・−ス状態が上記ｉＪｌ！山の（１）ま
たは（１１）のどれかである場合に、タスクが、ケース
条件が真となるのを待つでいるＲＡＣＥ（レース）内に
ある。

本発明においては、鶴徐制御装置ｊＸし成る特定のの事
象の生起に対して延期ざぜりことのできるｔつの−Ｒ″
ヤ的ケースまたは条件がある。ｎｌ：述すると１人力延
期ケース（スイッチのような人力の崩移を待つ）、時間
延几：１クース（成る期間のマンン甲たはリアルタイム
のれ過を待つ）、データれ期り−ス（成るデータが呈示
されまたは利用可能となるのを待つ）、及び最後に、成
る特定のタスクまたは処理の完了を右つ処理またはタス
ク延期がある。

第ｊａ［ｉＪについて説明すると、成る事象または出来
事を持っている全ての延期タスクのリストを保持す、６
　ｔ、＝め（７）ＣＰ　ＭｆｌｉｌＪｌ）ｔｌ１８７０
　上ノｍ々ＯＲＡＭ記憶場所を表題事象の１に示しであ
る。これら事象は、例えばスイップ逃移のような入力遷
移であり、または成る特定の実行時間識別ラベル（ＲＴ
ＩＤ）を有する特定のタスクの兄了に対するものである
。一般に、ＲＡＭ紀憶場所は、４１Ｆ象を待っているタ
スクの識別ラベル、及びタスクが延期中であるという事
象の識別ラベルを言んでいる。好ましい実施例において
は、事象テーブルに対して一度ｔ／Ｃ乙グのエントリ刀
・ある／ピ＋ｊである。

また、’Ａ　ｊ　ａ図及びｍｔｂ図に示すように、セッ
トアツプされている種々の時間遅延に対するタイマテー
ブルまたはＲＡＭ記憶場所が表題Ｒ，Ｔ、Ｃ。

及びＭ、Ｃ，の下にあり、また、タスク及びグロ七スを
更に取扱うために必要であるデータ及びアーギュメント
のリストを保持だめのデータ及びアーギュメントテーブ
ルが総表題ＤＢＭの下にある。換言すれば、成る特定の
事象、データタイム、または池のタスクに依存する全て
の種々のタスクのリストがＲＡＭ記憶場所に保持されて
おり、また更に、上記特定の事象、データ及びタスクの
識別ラベルがある。これらは、所望の事象が生じたとき
にまたは制御装置の所望の状態または条件において呼び
起こしまたは実行されることを望んでいる延期タスクと
して知られている。

例えば入力遷移、完了タスク、完了時間間隔、または成
るデータの利用可能性のような所望の状態に到達すると
、この特定の出来事に関係する延期タスクのリストが走
査され、この特定の出来事を待っている特定のタスクが
決定される。即ち、延期タスクのリストを走査し、この
特定の時にどのタスクを呼び起こすべきかを決定する。

次いで制御装置はこの延期タスクヘペクタし、上記特定
の出来事に対する適切な時点で実行を継続する。

例えばＲＡＭ内の事象テーブルは、人力を待っている全
てのタスクをリストする。ｊつのタスクが事象テーブル
にリストされておって成る特定のスイッチ信号を待って
いるものとする。このスイッチ信号が生ずると直ちに、
制御装置は上記事象テーブルを走査し、このスイッチを
待っているタスクを捜す。次いで制御装置はこれらｊつ
のタスクを能動にする。従って、唯１つだけのテーブル
、即ち事象テーブルが走査されたのである。応答におい
て、ｊつのタスクが、各タスク自体がスイッチを走査し
てウェイクアップ信号を受信するということなしに、起
動されたのである。

「レーシング」は、タスクが多重の状態または出来事に
対して同時的に延期させることによって実現される。タ
スクの実行は、状態または出来事の一つが認識されると
直ちに継続する。タスクの継続実行はどの状態が認識さ
れたかによって定まる。例えば、成る特定のスイッチ人
力−によって成る型の実行がなされ、この実行において
、タイマランナウトによって池の型の実行がなされる。

出来事または条件のどれか一つが生ずると、このタスク
に対する池の全ての条件は種々のリストから取り除かれ
る。各条件に独特の番号を割当てることにより、制御装
置は、どの番号がタスクを起動したかを検査し、実行の
ための適切なコードへ自動的にペクタする。

制御コードにおいては、ＲＡＣＩＮＧ（レーシング）、
４．１ＲＡＣＥ／ＣＡＳＥ　（−レース／ケース）ステ
ートメントによって提供される。これらステートメント
は、多重状態を、時間に対して、または互いに対して検
査し、それらのうちのどれが−っが真となるときに適切
な動作をとるための手段である・ＲＡＣＥ命令の例を次
に示す。

ＲＡＣＥ　　１ ＣＡＳＥ　［ＡＮＹＴＩＭＥ）　　条件；ステートメン
ト；ｒＮＥＸＴＴＩＭＥ） ＥＮＤ； この使用は、条件がノつの値の単一比較に制限されてい
る場合の一例である。ＣＡＳＥ条件の後に続くステート
メントは、この条件が出会うべき最初のものである場合
に実行される。

ＡＮＹＴＩＭＥ　　（随時）と＋１Ｅｘｒｖ＋ＭＥ　（
次回）との違いは、ＡＮＹＴＩＭＥは、ＲＡＣＥ命令を
実行するときに条件が真であるならばＣＡＳＥステート
メントの実行を開始させるものであり、ＮＥＸＴＴＩＭ
Ｅは真条件の次の生起を特定的に要求するものである。

どちらも特定されない場合には、ＡＮＹＴＩＭＥが採用
される。

ＲＡＣＥ命令は必要なだけの数のＣＡＳＥステートメン
トを有することができ、その各々にはゼロまたは実行可
能ステートメントが続く。ｒラドロックを避けるために
、少なくとも１つのＣＡＳＥ条件が常に生起するように
することが重快である。この生起を確保するための一つ
の方法は、ＲＡＣＥの一部としてタイマＣＡＳＥを常に
言むことである。

ＲＡＣＥステートメントの一例を示すと次の通りである
。即ぢ、 ＲＥＣＥ； ＣＡＳＥ　　ＥＬＥＶＡＴＯＲ＝　　ＬＪＰ　　；ステ
ー　トメント； ステートメント； ＣＡＳＥ　　／３　　ＳＥＣ； ステートメント；／薫ＴＩＭＥＯＩＪＴ矢／ステートメ
ント； ＮＤｉ コノ命令は、状態ＥＬＥＶＡＴＯＲ−ＵＰ　が真となる
のに７３秒以上かかる場合に、ＣＡＳＥ　／３　ＳＥＣ
の下のステートメントのセントの実行を開始させる０ スイッチにおける用紙に対する検査の一例としては、次
に示す命令を用いる。即ち、 ＡＣＥ ＣＡＳＥ　　ＪＡＭＴＩＭＥ　　Ｘ　　ＭＣＬＫＤＥＣ
ＬＡＲＥ　　ＪＡＭ ＣＡＳＥ　　ＪＡＭ　　５ＷＩＴＣＨ＝　　ＰＡＰＥＲ
ステートメント ＮＤ 即ち、ジャムスイッチがＸマンンクロツクｉＫ用紙を感
知し損なうと、ステートメント［ＤＥＣＬＡＲＥ　　Ｊ
ＡＭ　　Ｊが実行される。さもない場合には、ジャムス
イッチは適時に用紙を感知し、制御はステートメントに
よって指示されるとおりに継続する。

以上においては本発明をその実施例について説明したが
、当業者には多くの変更及び変形が可能であり、これら
ちに更及び変形は、全て、特＃’Ｆ　ｉｉＶ求の範囲に
記載の如き本発明の真の精神及び範囲内に包合されるべ
きである。

【図面の簡単な説明】

第１図は本発明に従って制御することのできる型の機械
またはプロ七スの代表的なものである接写機の立面図、
第２図は第１図の機械を制御するための第１のレベなの
制御機構のブロック線図、第３図は第１図の機械を制御
するだめの第一のレベルの機構、特に本発明にかかる仮
想計算機を示すブロック線図、ｇ＋図は第１図に示す制
御装置の第１のレベル及び第！のレベルの制御の関係を
示す線図、用ｊ　ａ図及び第ｔｂ図は本発明にかかるＲ
ＡＭマツプを示す図、第６図は本発明にかかるタスクマ
ネジャのＡ−′！！し・−ジョンの一つの態様企示す図
、第７図は本発明にかかるスケジューラマネジャ制御装
置の一つの態様を示す図である。 ７０・・・中央処理マスク制御盤、 ７２．７４，７６．７８．８２・・・　遠隔制御盤、８
０・・・共用ｊＮＮ縁線 ８４・・・マスタメモリ、 ８６・・・制御−９ネル、 ８８・・・不揮発性メモリ、 ９８・・・ディレクティブ１ ９８ａ、９８ｂ　　・・・マイクロプロセッサ、１００
・・・命令モジュール、 １０２．１．０４，１０６，１０８，１１０・・・ゾリ
ミテイプ。 ＦＩＧ　Ｊ ＦＩＧ　４ ＦＩＧ、　６ ＦＩＧ、　７ スグＶ’ユーラ　−ＲＡＭ

Claims (1)

1. 【特許請求の範囲】 ／１機械が複数の操作用構成部材を言んでおり、制御装
   置丘が制御条件に応答し及び複数のタスクを実行して上
   記操作用部相を同期させるように構成されている機械制
   御装置において、関連する制御条件のリストをセットす
   る手段と１ 上記条件のリストをモニタする手段と１真となる上記制
   御条件の一つに応答してタスクを実行する手段と、 上記リスト上の池の全ての条件を無視する手段とを備え
   て成ることを特徴とする機械制御装置。 ２　制有印条件のうちの一つが時間期間である特許請求
   の範囲第１項記載の機械制御装置。 ３、　制御条件のうちの一つが論理変化である特許請求
   の範囲第７１１７　、；Ｉ：載の機械制御装置。 ４４　　制御条件のうちの一つがデータ変化である特許
   請求の範囲第１項記載の機械制御装置。 よ　制御条件のうちの一つが実行済みタスクである特許
   請求の範囲第１項記載の機械制御装置。 ６、複数の操作用構成部材を有する機械に対するもので
   あり、制御装置が複数の制御事象及び条件に応答するよ
   うに構成されている機械制御装置における制御方法にお
   いて、 条件のりスト１＝提供する段階と、 上記リストの条件の一つの生起まで制御装置の一部の動
   作を延期する段階と、 上記条件の一つの生起を認識する段階と、上記条件の上
   記一つの生起に直ちに応答する段階と、 上記条件の残部を無視する段階とを有することを特徴と
   する制御方法。 ７　リスト済み条件の一つの最初の生起を助１定するた
   めに上記リスト済み条件を絶えず走査する段階２百んで
   いる特許請求の範囲第６項記載の制御方法。 乙　事象及び条件の第２の生起を詔誠したときに最初の
   条件の生起に応答する段階を営んでいる特許請求の範囲
   第７項記載の制＠１方法。 ２　条件が、時間条件、入力遷移条件、完了タスク及び
   データ変化である’ｌ’−Ｙ許詩求の範囲第３項記載の
   制御卸方法。 １０、複数の操作用構成部材ン有する機械の動作を制御
   するための機械制御装置における制御方法において、 モニタすべき君／の条件をリストする段階と、上記第１
   の条件が生起したときに実行すべき動作を提供する段階
   と、 モニタすべき絹！の条件をリストする段階と鴬上記第２
   の条件が生起したときに実行すべき動作を提供する段階
   と１ 上記第１の条件を上記第２の条件に対してレースさせる
   段階と、 最初に生起する条件に対応する動作のみを実行する段階
   とを有することを特徴とする制御方法。 ／／４　モニタすべき条件のセットをグループ分けする
   段階を有し、上記条件の各々は別々の応答を請求し、更
   に、 上記条件を、第１の条件にのみ応答して上記第１の条件
   の生起に対してレースさせる段階を有する機械制御方法
   。 ／２．第１の条件の、第Ｊの生起の認識後にのみ上記第
   １の条件に応答する段階を會んでいる特許１１’ｆ求の
   範囲第１／項記載の機械制御方法。 ／３．複数の操作用構成部材を有する機械の作動を制御
   するためのものであり、上記操作用構成部材は互いに協
   働して機械の結果を作り、制御装置、が、複数のタスク
   を実行するだめの殺数の制御素子を傭兵しており、上記
   操作用構成部材の制御は上記タスクの完了に応答し、上
   記制御装置は複数の制御事象に応答するように構成され
   ている機械制御１１装置におけるタスクを実行する方法
   において、 実行すべきタスクを選定する段ト：ケと、制御事象ｆｌ
   ’紹識する段階とを有し、上記制御事象の一つの最初の
   生起は上記タスクの実行に幻して必須的のものであり、
   更に、 上記制ｒＡＩ事象の一つの上記最初の生起まで上記タス
   クの実行を延期するｔｇ、階を有し、上記制御装置は上
   記最初の生起によって定まる所定の方法で応答するよう
   に条件づけられ、更に、上記制御事象の一つの上記最初
   の生起を紹誠する段階と、 上記所定の方法で上記最初の生起に直ちに応答する段階
   と、 上記タスクの実行に対して心拍的である上記制御事象の
   残部を無視する段階とを有するタスク実行力、法。