JPS5975408A

JPS5975408A - 画素デ−タ蓄積用メモリ回路

Info

Publication number: JPS5975408A
Application number: JP18524382A
Authority: JP
Inventors: Hiroyuki Sugiyama; 博之杉山; Nobuaki Takahashi; 宣明高橋; Takeshi Shibamoto; 柴本　猛; Hideo Sato; 秀男佐藤; Yoshiaki Amano; 天野　良昭; Koji Tanaka; 耕治田中
Original assignee: Victor Company of Japan Ltd; Nippon Victor KK
Current assignee: Victor Company of Japan Ltd; Nippon Victor KK
Priority date: 1982-10-21
Filing date: 1982-10-21
Publication date: 1984-04-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は画素データ＃積用メモリ回路に糸り、画素デー
タの標本化周波数６と応じた列数のメモリ素子群にアド
レス信号を共揃に供給する古共に画素データを順次に書
き込み、また読み出し時には共通のアドレスからすべて
のメモリ素子群の蓄積画素データを夫々同時にアクセス
して順次に出力することにより、任意の読み出し、書き
込み速度を実現し得るメモリ回路を提供することを目的
とする。

以下、本発明の一実施例につき、本出願人が先に例えば
特願昭５７−６７８１８号にて提案したディジタルビデ
オ信号記録方式により記録されたディジタルオーディオ
ディスクの再生＠置内のメモリ回路に通用した場合を例
にとって説明する。まず、本発明回路を説明するに先立
ち、本発明回路を適用し得る上記の記録方式及び再生装
置の概略を説明する。上記の記録方式は、−走査線当り
の輝度画素数と標準プレビジョン方式における一画面の
有効走査線数との枳が２１８に極めて近く、かつ、２１
８を越えない値に選定したディジタルビデオ信号を生成
してディジタルオーディオ信号に時系列的に合成して記
録媒体に記録することにより、この記録媒体を再生する
装置内の再生ディジタルビデオ信号蓄積用メモリ回路と
して市販のメモリ素子（崎に６４　ｋＲＡＭ）を有効に
利用し得ると共にアドレス信号を共通に構成せしめ得る
特長を有するものである。

ここで、上記のディジタルオーディオディスクにディジ
タルオーディオ信号き共に記録されるディジタルビデオ
信号は、第１図に示すシロき信号フォーマットで記録さ
れているものとする。第１図は１フレ一ム分のディジタ
ルビデオ信号の信号フォーマットで、Ｙｌ、￥２．￥３
．】４．（トＹ）１゜（Ｈ−Ｙ）１．　、、、　、　（
Ｈ−Ｙ）、□４で示す例えはカラー静止画像に関する計
６８４の画素データからなるコンポーネント符号化信号
群上、各画素データ群の先頭位置に配された計６８４１
固のヘッダー山号Ｈ１〜Ｈ６８４七より構成されている
。

まず、コンポーネント符号化係号について説明するに、
走査線数６２５本、水平走査周波数１５．６２５ｋＨｚ
の１フレ一ム分のカラー映像信号のうち映像期間の信号
のみが輝度信号と色差信号（Ｒ−Ｙ）　　。

（Ｈ−Ｙ）とに夫々分離されて伝送され、輝度信号は標
本化周波数９　ＭＨｚ　、量子化数８ビツトで標本化及
び量子化され、他方２種の色差信号（Ｒ−Ｙ）及び（Ｂ
−Ｙ）は夫々標本化周波数２．２５　ＭＨｚ　、量子化
数８ビツトで標本化及び量子化される。ディジタル輝度
信号の一走査線当りの画素数（標本点数）は、前記した
ように一走査線当りの画素数と有効走査線数との積が２
１８よりもわずかに小なる値となるように４５６個ささ
れ、かつ肴効走査線数が５７２本とされる。従って、２
棟のディジタル色差信号（Ｒ−Ｙ）及び（Ｂ−Ｙ）の各
画素数は、標本化周波数ｎＢ＝ｕ世）個となる。

上記のディジタル輝度信号及び２糧のディジタル色差信
号は、メモリ回路を用いて夫々標本化周波数が下げられ
、ディジタル輝度信号は標本化周波数８８．２　ｋＨｚ
　、量子化数８ビツトで読み出され、２釉のディジタル
色差イぎ号も夫々標本化周波数８８．２　ｋｌ（ｚ　、
量子化数８ビツトで読み出される。なお、ディジタルオ
ーディオ信号及びヘッダー信号は夫々標本化周波数４４
．１　ｋＦ（ｚ　、量子化数１６ビツトのディジタル信
号である。

第１図において、１ワードは１６ビツトであり、量子化
ビット数８ビツトの各画素データは１ワードの上位８ビ
ツトと下位８ビツト七に夫々配置されるので、１ワード
で２画素データが伝送されることになる。また￥１は画
面の最左端の縦第１列目の計５７２個の輝度画素データ
群を示し、画面の上から下方向へ順香に配列された各画
素データは第１ワードの上位８ビツト、第１ワードの下
位８ビツト、第２ワードの上位８ビツト、第２ワードの
下位８ビツト、第３ワードの上位８ビツト、　　。

第２８６ワードの下位８ビツトという順序で配置される
。Ｙ２は画面の左端から２企目の縦第２列目り群を示し
、同様にＹｉ（＋は１〜４５６）は画面の左端からｉ４
目の縦１列目の計５７２制の輝度画素データ群を示し、
各画素データは前記画素データ群Ｙ、と同様に配列され
、夫々２８６ワートで縦１列分の画素データが伝送され
る。

また（Ｒ・−Ｙ）３ｆｔ画面の左端からｊ番目の縦方向
に配列さね、た第１のディジタル色差信号の計５７２個
の画素データ群で、（Ｂ−Ｙ）ｊは画面の左端からｊ面
目の縦方向に配列された第２のディジタル色差信号の計
５７２個の画素データ群を示し、夫々同一列の５７２イ
［泪の画素データは画面の上から下方向へ１）「１番に
第１ワードの上位８ビツト、第１ワードの下位８ビツト
、第２ワードの上位８ビツト、第２ワードの下位８ビツ
ト、第３ワードの上位８ビツト、・・、第２８６ワード
の下位８ビツトきいう順序で配置され、２８６ワードで
縦１列分の画素データが伝送される（ただし、ｊは１〜
１１４）。このように、画面縦方向に画素データを伝送
するのは、走査線数変換を容易に行なわせるためである
。

また上記コンポーネント符号化信号は第１図に示す叩く
、テイジタル輝度信号はＹ４　ｊ−ｓで始まる計４つの
画素データ群（Ｙ４３−３　Ｔ　Ｙ＜ｊ−２１Ｙ４ｊ−
１１Ｙ４ｊ）と、２種のディジタル色差信号（Ｒ−Ｙ）
ｊと（Ｂ−ｙ）・との計６つの画素データ群を一単位と
して、この単位４毎ｔζ時系列的に伝送される信号フォ
ーマットとされており、同一単位を構成する６つの画素
データ群は夫々後述する再生装置内のメモリ回路を構成
する６列のメモリ素子群に別々に、かつ、同一アドレス
に書き込まれる。

次にヘッダー信号Ｈ１〜Ｈ６８４の信号フォーマット−
ζつき説明する。ヘッダー信号は第１図ｔζＨ１〜Ｈ６
８４で示ず如く前記画素データ＠：Ｙ、　、　（Ｒ−Ｙ
）。

及び（Ｂ−Ｙ）・の計６８４個の画素データ群の夫々の
頭初位置に配置され、その直後の画素データ群の各種情
報を再生装置に識別させるための信号として伝送される
。ヘッダー信号Ｈ１〜Ｈ６８４の夫々は６ワードからな
り、それらは第２図に示す共通の信号フォーマットきさ
れている。

第２図において、縦方向はビット配列を示し、最も上の
ビットがＭＯＢ（モースト・シダニフイカント・ビット
）を示し、最も下のビットがＬＳＢ（グースト・シグニ
フィカント・ビット）を示し、横力向はｒ）　−ドを示
すことは駆１図と同様である。

ヘッダー信号の第１ワードには、５ＹＮＣで示’？１−
１５ビットオール「１」の同期信号、５、ＬＳＢ　］ビ
ピッに１．Ｐ／２Ｐで示す伝送チャンネル識別コードが
配置される。このコードはディジタルビデオ信号力３４
つの伝送チャンネルのうちの何チャンネルで伝送される
かを識別させるコードである。

次に第２図に示すヘッダー信号の第２ワード目φζは、
各種の職別コードが伝送される。まず、上位４ビツトに
はｌ’−ＭＯＤＪで示す画像植別誠別コードが配置され
る。このコードは、記録すべきディジタルビデオ信号が
標準の静止画像であるか（第１図についての前記説明は
この標準の静止画像である場合を例にさって説明した〕
、ランレングスコードによる動画であるか、例えは、走
査線数１１２５本のような高精細度、高品位の静止画１
象であるかなどを示すコードである。次に上位第５ビツ
ト目と第６ビ゛ント目の２ビ゛ントにはｌ’−８，ＥＪ
で示す特殊効実用コードが配置され、画面に表示される
静止画像に、フェードイン、画面上側又は左側よりの画
面変￥畳の特殊効果をもたせて表示される鳴合に、それ
を識別させるためのコードである。

上記の特殊効実用コードｌ”８．ＥＪの次の２ビツトに
は両種識別コード「Ｐ、ＧＪが配置され、このコードは
第４チヤンネル（！−筑３チャンネルの２つのチャンネ
ルを用いてディジタルビデオ信号を伝送する際に、何物
類かの画像の夫々ζζ応じて付したカテゴリーナンバー
の値を示す。

更に第２図に示すヘッダー信号の鷹２ワードの上位第９
ビツトの「１」は２進数の「１」であり、この第２ワー
ドの各種コードの値がオール「０」となったときに、第
２ワード１６ビツトすべてがオール「０」となってしま
うことをｂ方正するために設けられている。。また堝１
０ヒ゛ット目の「Ｐ゛）七／ＩＩ″Ｌ」は画１象情報量
識別コードで、これにより伝速さ机るディジタルビデオ
信号が１フレ一ム分であるか、１フイ一ルド分であるか
をＦＲｔ　、！弓１］させる。才たこの画ＩＪＪ情報量
識別コードの次の１ヒツトにはｒＡ／ｌ’Ｊで示す画面
伝送識別コードが配置さり１、値か「１」のときは全画
面に表示されるべき酊止画のディジタルビデオ信号が伝
送されるこき不示しく　Ｐ９ＴδＸＩ全画面伝送）、ま
た値が１０」のときは画面の一部で表示されるこ七によ
り、所商剖分暑き替えされるディジタルビチオ信号が伝
送されることを示す。

更に第２図において第２ワードの第１２ビット目、第１
３ビ゛／ｌ−目（７，）　ｒＢ］　９ＷＪ　、　［Ｂ１
９１ＬＪ　テ示す各１ビツトのコードは、後述する再生
装置内の２イ固のメモリの凋°き込み指定コードと読み
出し指定コードである。

また更に、第２図に示すヘッダー信号の第２ワード目の
第１４ヒ゛ツト目から第１６ビ゛ント目（ＬＳＢ、１ま
での４士３ヒ゛ントにｌ；ｊ、［８２〜ＢＯＪで示すメ
モリ列中、」別コードが配置される。この判別コードは
そのヘッダー信号の直後に伝送される画素データ群か醍
述する１つのメモリ４・構成する６列のメモリ素子群の
うち、何列目のメモリ素子群に蓄積されるべきかを示し
てＴ６つ、？７１ｊえは［５３０、Ｂｌ　、Ｂ２Ｊが「
０００」のときは４１何列目メモリ素子群に蓄卑責され
、同・浄にしてｒｌｏｏｊ　　、　　ｒｏｌｏＪ　　、
　　ｒｌｌＯＪ「０ＯＩＪ　、及びｒｌｏＩＪのとさは
夫々第２列目、第３列目、第４列目、第５列目及Ｑ嘱６
列目のメモリ素子群に蓄積されることを示している。

次に第２図に示すヘッダー信号の記３ワード目の上位８
ビツトＡ　Ｏ）　８３〜Ｂ１０．下位８ビツトＣのＢ３
〜ＢＩＯ，更に第４ワード目の上位８ビツトＢ　Ｏ）　
Ｂ　１．１〜Ｂ１８．下位８ビツトＤのＢｌｌ〜Ｂ１８
は、このヘッダー信号に引続いて伝送されるビデオ信号
部の第１ワード目の上位８ビツトの第１の画素データが
蓄積されるべきメモリ回路の１６ビツトのアドレスコー
ドを示す。なお、Ｂ３〜Ｂ１０がアドレスコードの下位
バイト、Ｂ１１〜８１８がアドレスコードの上位バイト
を示す。

ここで、世界の主壁なカラーテレビジョン信号の走査線
数は６２５本又は５２５本であり、ディジタルビデオ信
号を才実際に画像情報を含む５７２本の走査線の画素デ
ータの時系列的合成信号であるが、走査線数６２５本力
式で伝送されるため、走査線数５２５本力式で再生する
場合には、再生装置内で疋を線数変換を行なってからメ
モリ回路に蓄積する。

従って、このメモリ回路用アドレス信号さしては、走査
−数６２５本力式用と５２５本力式用での異なった値の
計２つのアドレス値を必要とするこきになる。そこで、
Ａ及びＢで示す上位バイｉ・＋ＩＩｌのアドレスコード
「■３３〜Ｂ１８」は６２５本力式におけるビデオ信号
部の第１ワードの上位８ビツトの画素データのアドレス
値を示し、Ｃ及びＤの下位８ビ゛ントに西装置された１
６ヒ゛ントのアドレスコードＢ３〜ｌ３１８は上記第１
ワードの上位８ビツトの画素データを走査線数５２５本
力式に変換したときの画素データのアドレス値を示す。

（に第２図において、ヘッダー信号の第５ワード目と第
６ワード目は予備のための２ワードであり、通常はオー
ル「０」である。再生装置側ではこの２ワードは予めオ
ール「０」であることがわかっているので、この２ワー
ドを検出することなく、次の画素データ群を検出する。

上記の構成のコンポーネント符号化信号とへツタ−信号
とが夫々時系列的に合成されてなるディジタルビチオ信
号は、１フレ一ム分（有効走査線数５７２本分）の画像
情報を伝送する場合、第１図に示す如く、コンポーネン
ト符号化信号を構成する各画素データ群Ｙ、　、　（Ｒ
−Ｙ）ｊ及び（Ｂ−Ｙ）ｊは夫々２８６ワードであり、
輝度画素データ＃Ｙｉは計４５６個、色差画素データ群
（Ｒ−Ｙ）ｊ及び（Ｂ−Ｙ）ｊは各々計１１４個であり
、更に各６ワードのヘッダー信号はＨ１〜Ｈ６８４の６
８４個であるから、全部で１９９　、７２８ワードで構
成される。この第１図に示す１９９．７２８ワードのデ
ィジタルビデオ信号は、第１図中左側のワードから順に
、がっ、興じワードはＭＳＢからＬＳＢＯ）＋噴で伝送
される。

また、上記のディジタルビチオ信号は１チヤンネルで伝
送する場合は各ワード毎に３ワードのディジタルオーデ
ィオ信号に時系列的に合成され、２チヤンネルで伝送す
る場合は２ワード毎に２ワードのディジタルオーディオ
信号に時系列的に合成されて、記録媒体（例えばディス
ク）に記録される。すなわち、これらディジタルビチオ
信号の１（父は２）ワードとディジタルオーディオ信号
の３（又は２）ワードとは夫々同期信号、談り１Ｊ正符
号、誤り検査符号、ランダムアクセスのための制御信号
等が付加されて１ブロツクの信号（例えば１３０ビツト
よりなる）を構成（７，１ブロツクの信号は例えは標本
化周期（ここでは４４．１　ｋＨｚの逆数）に等しい周
期でブロック信号単位で順次にティスフに記録される。

上記のディスクを再生する再生装置は、上記のフロック
信号中からディジタルビデオ信号を再生し、更にコンポ
ーネント符号化信号を同時化するためにメモリ回路に再
生コンポーネント符号化信号を書き込み、これを所定速
度で眺み出す。本発明はこのようなメモリ回路の構成に
関するものであり、一定のアクセススピードしかもたな
いメモＩＪ　ｆｆｉ子を用いた場合でも任意の読み出し
速度、書き込み速度を実現するものである。

第３図は本発明の一実施例のブロック系統図を示す。同
図中、入力端子１に入来した再生コンポーネント符号化
信号は６列のメモリ素子群２□〜２６のうちのいずれか
−のメモリ素子群に蓄積される。ここで、メモリ素子の
列数の選定の仕方について説明するζζ、記憶容量ｍビ
ットのメモリに、画面横力向にｈ個で画面縦方向にＶ個
の画素データを各１ビツトずつ一画面全部の画素データ
分記憶するためには、メモり素子の列数ＣはＣ≧□　　
　　　　　　　　　　　　　　（１）だけ必要（！：な
る。

一方、アドレス信号が入力されてから蓄積データが読み
出し出力さね５るまでのメモリ素子の読み出し速度を１
秒とすると、読み出すべき画素データの標本化周波数ｆ
　（Ｈｚ）との間では次式が成立する。

ｆ≦旦　　　　　　　　　　　　　　　　　　（２）い
ま−例として、記憶容ｔｊｋ２１６ビツトで、最大読み
出し速度４００　ｎｓ　Ｏ）　６４　ｋＲＡＭを使用す
るものとし、また前記した如く輝度画素データに関して
は上記りは４５６個、■は５７２個であるものとし、こ
れを標本化周波数９晩で読み出すためには、（ｌ）式及
び（２）式よりメモリ素子の列数Ｃは最小値が４となる
。また、色差信号の画素データに関してＣ］、前記した
如くｈは１１４個、■は５７２個であり、これを標本化
周波数２．２５　Ｍｔ−１ｚて読み出すためには、（１
１式及び（２）式よりメモリ素子の列数Ｃは最小値が１
（！：なる。

従って、ディジタル輝度信号の画素データ用として４列
の６４　ｋ）１１Ａ−Ｍ　ｑｐ用い、２種のディジタル
色差信号の画素データ用として各１列の６４　ｋＲＡＭ
を用い、＠局全部で６列の６４　ｋＲＡＭによりコンボ
−ネット符号化信号の導き込み及び硯み出し用のメモリ
回路を最も簡単に構成するこ七ができる。

たたし、一画面分の画素データを１ビット宛書き込み、
読み出す場合は、上記の如く１列宛１個の６４　ｋＷ、
ＡＭで良いが、画素データは８ビツトであるから、各メ
モリ素子列は再生しようとする量子化ビット救番（等し
い数の６４　ｋＲＡＭから構成されることになる。

従つ゛Ｃ１第３図に２、〜２６で夫々示す如く、メモリ
回路は６列のメモリ素子群で構成されると共番（、各列
のメモリ素子群は再生しようとする量子化ビット数を８
ビツトとしたききは、夫々８個の６４　ｋＲＡＭにより
構成される。このうち、第１列目から第４タリ目までの
メモリ素子Ｍ４２、〜２４には前記一単位を構成する６
つの画素データ群のうらの同じ単位内の４つの輝度画素
データ群Ｙ４ｊ−３１Ｙ・　　、￥４・−１及びＮ４．
が夫々別々に蓄積され、４３−２　　　　　３第５列目のメモリ素子群２５には画素データ群（几−Ｙ
）Ｊが蓄積され、更に第６列目のメモリ素子群２６には
画素データ群（Ｂ　−Ｙ　）　ｊが蓄積され、かつ、同
じ単位内の６つの画素データ群のうち画面縦方向上回じ
位置の画素データは同じアドレスに蓄積される（従って
、例えば画面上最も上にある４つの輝度画素データと２
つの包着画素データとは例えばアドレス［ＯＯ００Ｊに
書き込才れる。）。

入力端子３には共通のアドレス信号発生回路（図示せず
）からＪＩＭり出された１６ビツトのアドレス信号が入
来し、メモリ素子ｎ２．〜２６に大々供給サレル。上記
のアドレス信号発生回路はメモリ魯き込み時には、第２
図に示したアドレスコート゛「Ｂ３〜Ｂ１８」の値に基
づいて、ヘッダー信号の直後の画素データ群の第１ワー
ド目の上位８ヒツトの画素データのアドレス値を発生し
、Ｌ試後短子化数８ビットの画素データか入力端子１を
介してメモリ素子群２□〜２６に供給される毎に１６碕
法で［００７２Ｊなる値ずつ増加するアドレス信−弓を
発生する。

また、入力端子４，５及び６には夫々前記した第２図に
Ｆ３Ｑ、Ｂ１．、Ｂ２で示すヘッダー信号中（７）　３
ビツトのメモリ列判別コードが並列に入来し、デコーダ
７に供給される。デコーダ７はこのメモリ列判別コード
をデコードし、その値に応じてメモリ素子群２１〜２６
のうちのいずれか−のメモリ素子群に臀き込みパルスを
出力する。史に、入力端子８に入来した共通のラッチパ
ルスにより、メモリ素子群２１〜２６の各出力段に設け
られた６個のラッチ回路がメモリ素子群２１〜２６の各
ｄみ出し画素データをラッチする。

ます、等き込み動作時について説明するに、いま第１図
に示したヘッダー信号Ｈ，が再生されたものとすると、
１）４法で［ＯＯＯＯＪなる値の１６ビツトのアドレス
信号が入力端子３よりメモリ素子群２１〜２６に夫々供
給される。また−力、デコーダ７よりメモリ素子群２１
へ蓑き込みパルスが出力され始める。また第１図に示し
た輝度画素データ肝Ｙ、の第１ワードの上位８ビツトの
画素データ（これは画面最左端で最上位の位置の画素デ
ータである）が入力端子１よりメモリ素子群２１〜２６
に供給される。ここで、書き込みパルスはメモリ素子群
２□にのみ供給されるから、画素データ群￥１の第１ワ
ードの上位８ビツトの画素データはメモリ素子ｈ２．の
アドレスｒｏ　０００Ｊに書き込まれる。

次に再生されて入力端子１に入来する画素データ群￥１
の第１ワードの下位８ビツトの画素データは、アドレス
信号が１６進法で［ＯＯ７２Ｊなる値に切換わるので、
メモリ素子＃２、のアドレス［ＯＯ７２Ｊに萼き込まれ
る。以下、上記と同様−こして画素データ群ＹＸの各画
素データはメモリ素子群２．の「００７２」ずつ増加す
るアドレスに順次に書き込まれる。画素データ群￥１の
書き込みが終了すると、次にヘッダー信号Ｈ２が再生さ
れ、アドレス信号発生回路から１６進法の値「００００
」なるアドレス信号を発生させる一力、デコーダ７より
メモリ素子群２゜へ暑き込みパルスを出力させる。これ
により、画素データ群￥２の第１ワードの上位８ビツト
の画素データ、絹１ワードの下位８ビツトの画素データ
、第２ワードの上位８ビツトの画素データ、・・・はメ
モリ素子群２２の１６進法でｒｏｏｏｏＪ　、　ｌ’−
００７２Ｊ　。

［００Ｅ４Ｊ　、　　・というように「００７２」ずつ
増加するアドレスに順次に書き込まれていく。

同様にして画素データ群Ｙ３．Ｙ４の各画素データはメ
モリ素子群２３，２４に書き込まれ、また画素データ群
（１も−Ｙ　）　１＋　（”　−Ｙ）　１はメモリ素子
群２．。

２６に賽き込まれ、それらのアドレスは［０ＯＯＯＪ　
。

ｒｏｏ７２Ｊ　　、　　ｒｏｏＥ４Ｊ　　、　　ｒｏｔ
５６Ｊ　　、・・・というようにｌ’−００７２Ｊずつ
増加する。そして、次に入来する画素データ群Ｙｌ、の
各画素データはメモリ素子群２、に書き込まれるが、そ
の書き込みアドレスはｒｏｏｏＩＪ　　、　ｒｏｏ７３
Ｊ　、　　ｒｏｏＥｓＪ　　。

ｒ０１５７Ｊ　　、・・・というように１６進法で［０
０７２Ｊなる値ずつ増加する。また画素データ群Ｙ５と
同一単位を構成する残りの画素データ群Ｙ６．　Ｙ、　
。

Ｙ８．　（Ｒ−Ｙ）２．　（Ｂ−Ｙ）２はメモリ素子群
２２．２３゜２４、２．、２６の各アドレスｒｏ００１
Ｊ　　、　　「ｏ０７３Ｊ・・・に書き込まれる。以下
上記と同様の動作が繰り返され、メモリ素子群２□には
画素データ群Ｙ４ｊ−３が書き込まれ、メモリ素子群２
□、　２３．２４には画素データ群Ｙ４．−２．　Ｙ、
・−＋＋Ｙ４ｊが別々に書きＪ　　　　　　　　Ｊ込まれ、メモリ素子群２．には（Ｒ−Ｙ）ｊ、メモリ素
子群２６には（Ｂ−Ｙ）ｊなる画素データ群が書き込ま
れる。

次に読み出し時の動作について説明する。アドレス信号
は１６進法で「００００」なる値の信号が入力端子３よ
りメモリ素子群２１〜２６に夫々共通に印加され、これ
らを一括してアクセスする。次に入力端子８には一定周
期のラッチパルスが入来し、ラッチ回路９１〜９６に夫
々共通に印加される。

従って、ラッチ回路９□はメモリ素子＃２１のアドレス
ｌ’−００００Ｊの画素データをラッチし、ラッチ回路
９□はメモリ素子群２□のアドレス「００００」の画素
データをラッチし、以下同様にラッチ回路９３．９４，
９．及び９６はメモリ素子群２３１２４１２５及び２６
のアドレス［００００Ｊの画素データをラッチする。

次に、入力端子１０、〜１０６に夫々ドライブパルスが
入来し、ラッチ回路９、〜９６に夫々供給される。ただ
し、入力端子１ｏ１．　ｔｏ□、１０３及び１０４に入
来するドライブパルスは、次のラッチパルスが入力端子
８に入来するまでの期間中に順次時分割的に入来し、ラ
ッチ回路９１，９□、９３及び９４に各々ラッチされて
いたアドレスｒｏ　ＯＯＯＪから読み出された各１つの
輝度画素データをラッチ、ｓ６ルスの一周期内でｎｕ　
ｒ時分割的に出力させてＤＡ変換端１１に供給させる。

他力、入力端子１０５に入来したドライブパルスはラッ
チパルスの一周期内で１回発生してラッチ回路９．６ζ
ラツチされていたメモリ素子群２５のアドレス「０００
０」から絖み出された第１のディジタル色差信号の画素
データを出力させてｌ）　Ａ変換器１２に供給させる。

またこれ古同時に入力端子１０６に入求したドライブパ
ルスはラッチパルスの一周期内で１回発生してラッチ回
路９６にラッチされていたメモリ素子群２　のアドレス
ｒｏ　０００Ｊから睨み出された第２のディジクル色差
信号の画素データを出力させて１）　Ａ変換器１３に供
給させる。

次にアドレス信号の値がｌ”０００１Ｊに切換わるき共
に、入力端子８にラッチパルスが入来し、ラッチ回路９
１〜９６にメモリ素子群２１〜２６のアドレスｒ０００
１．Ｊの画素データが夫々ラッチされた後、入力端子１
０１〜１０６にドライブパルスが入来してラッチ回路９
．〜９４にラッチされた輝度画素データは時分割的にＤ
Ａ変４ＩＡ器１１へ出力され、他方ラッチ回路９５．９
６にラッチされた画素データは同時にｌ）　Ａ変換器１
２．１３へ出力される。

以下、アドレス信号の値がｒｏ　ＯＯＩＪずつ増加して
いくと共に、前記した順序でラッチパルス、ドライブパ
ルスが入来することにより、メモリ素子群２１〜２６に
蓄積された画素データは画面横力向で、かつ、上から下
方向の順に読み出されていく。

ここで、輝度画素データはラッチパルスの一周期内で４
つ］）Ａ変換器１１に時分割的に供唸されるため、椀本
・出用波数は９那で読み出されており、他力、色差信号
０月１ｆｉｊ　４ｉデータはラッチパルスの一周期内で
各１つＤＡ変麟器１２，１３に互いに別々に供給される
ため、樟不化周波数は２．７５ＡＩＨｚで読み出される
ことになる。

ＤＡ変−ａｊ＋！器■１に供給された画素データはディ
ジタル−アナログ変袂されて輝度信号とされて出力端子
■４へ出力され、他方、ＤＡＲ換器１２゜１３に供給さ
れた両軍データはディジクル−アナログ変換され工色差
信号（ｌ（−Ｙ）　、　（Ｂ−Ｙ）さされて出力端子Ｊ
、　５　、　］　６へ出力される。これらの輝度信号及
び色差信号（ｉｔ−Ｙ）　、　（Ｂ−Ｙ）は夫々エンコ
ーダ（１４４示せず）へ供給され、ここで標準テレビジ
ョン力式に準酷した信号形縣に変催されると共ζ（、水
平、垂直の谷同期信号やカラー／ｓ、ａ−スト信号が付
加されて、テレビジョン信号とされてモニター用テレビ
ジョン受像機に供給される。

なお、本発明は上記の笑施例に限定されるものではｌλ
く、例えばディジタル輝度信号の悼不化周波数を１３．
５　Ｍ）４ｚ　、　２槙のディジクル色Ｍ信号の標本化
周波斂を夫々６．７５Ｍ田とされたコンポーネント符号
化信号を蓄積するメモリ回路として番ま、輝度向累デー
タ数を画面楡方向に６８４個、縦方向番こ５７２個とす
ると前記したと同じ性能の６４　ｋＲＡＭをメモリ素子
きして使用する場合は、（１）式及び（２）式よりディ
ジタルＩａｌｔ［信号用に６列、ディジタル色差信号用
に各３列のメ七り素子で構成すれ（ｆよい。また例えば
矩査線数１１２５本、輝度信号の帯域２０　Ｍ−程１妃
の高精細ばのテレビジョン信号の場合は、ｉ、弗不化周
波数４４．５４％４Ｈｚとし、また画面横力向の画素デ
ータ数を１２８０個、画面縦方向の画素データ数を１０
２４個とすると、（１）式及び（２）式より２０列の６
４　ｋ）ＬＡｆ〜４で蓄積することが°Ｃきるものであ
る。また不発明はデイジタルオーテイオディスクに記録
された静止画１象に関するディジタルビデオ信号の再生
装丁＊内のメモリ回路ｔこ適用した魂合について説明し
たが、これに限定されるもので（Ｊない。

上述の如く、不発明になる画素データ蓄積用メモリ回路
は、メモリ素子４下又をはそれ以上で、かつ、ｆｘｔ又
はそれ以上の被数列数で配置可−ると共に、各列のメモ
リ素子を上記ｍｌ紮データ０）蓄積しようとする練子化
ビット数ζこ等しＧ＼数たけ夫々設置すで複数列のメモ
リ素子群を構成して上Ｂ己画素データを蓄積し、読み出
し時は複数列のメモリ素子群を共通のアドレス信号で同
時にアクセスし、各列のメモリ素子群の各アドレスから
蓄積画素データを視み出すよう構成したため、一定の読
み出し速度しかもたないメモリ素子を用いた場合でも任
意の読み出し、書き込み速度を得ることができ、また回
路構成が簡単であり、更に画素データを蓄積すべき−の
列のメモリ素子群を指定するコードを画素データと共に
伝送し、このコードをテコードして蓄積すべき−の列の
メモリ素子群にのみ書き込みパルスを供給して画素デー
タを蓄積するようにしたので、複数列のメモリ素子群の
うち−の列のメモリ素子群にのみ画素データを選択出力
する切換スイッチを設けることなく、所定の−の列のメ
モリ素子群にのみ画素データを書き込むことができる等
の特長５：廟するものである。

【図面の簡単な説明】

第１図は本発明回路に供給されるディジタルビチオ信号
の信号フォーマットの一例を示す図、第２図は第１図中
のヘッダー信号の信号フォーマットの一例を示す図、第
３図は本発明回路の一実施例を示すブロック系統図であ
る。１・・・入力端子、２〜２　・・・メモリ素子群、６３・・・アドレス信号入力端子、４〜６・・・メモリ列
判別コード入力端子、７・・拳デコーダ、８・・拳うツ
千パルス入力端子、９．〜９６・−１ラッチ回路、１０
　〜１０　　・・・ドライブパルス入力端子、１４・６ ■輝度信号出力端子、１５．１６・・中色差信号出力端
子。第１図第２図第３１凹第１頁の続き０発　明　者　田中耕治横浜市神奈用区守屋町３丁目１２番地日本ビクター株式会社内

Claims

【特許請求の範囲】

（１）画面縦方向にｈ個、画面横方向にＶ個配列され、
標本化周波数ｆの画素データを、読み出し速度ｔ（秒）
、記憶容１ｍ（ビット）のメモリ素子により蓄積するメ
モリ回路において、上記メモＸｖり素子を−又はそれ以上で、かつ、ｆｘｔ又（４それ以
上の複数列数で配置すると共に、各列の該メモリ素子を
上記画素データの蓄積しようとする量子化ビット数ｌζ
等しい数たけ夫々設けて複数列のメモリ素子群を構成し
て上記画素データを蓄積し、読み出し時は該複数列のメ
モリ素子群を共通のアドレス信号で同時にアクセスし、
該各列のメモリ素子群の各アドレスから蓄積画素データ
を読み出すよう構成したことを特徴さする画素データ蓄
積用メモリ回路。
（２）　　画面縦方向にｈ個、画面横力向にＶ個配列さ
れ、柳本化周波数ｆの画素データを、読み出し速度ｔ（
秒〕、記憶容量ｍ（ビット）のメモリ素子により蓄積す
るメモリ回路において、上記メモリＸｖ素子を一又（１それ以上で、かつ、ｆ’Ｘｔ又（Ｊそれ
以上のり数列数で配置すると共に、各列の該メモリ素子
を上記画素データの蓄積しようさする量子化ビット数に
等しい数たけ夫々設けて複数列のメモリ素子群を構成し
、該複数列のメモリ素子群のうち入力画素データを蓄積
］−べき−の列のメモリ素子群を指定するコードを該画
素データと共に伝送し、核コードをデコードして得た該
蓄積すべき−の列のメモリ素子群にのみ書き込みパルス
を供給して該画素データ）？蓄積し、Ｍｃみ比しＦ時は
該複数列のメモリ素子群を共通のアドレス信号ゴ号で同
時にアクセスし、核各列のメモリ素子群の各アドレスか
ら蓄積画素データを仇み出すよう、溝す児したことを特
徴とする画素データ４偵用メモリ回路。