JPS5972809A - Power amplifier - Google Patents
Power amplifierInfo
- Publication number
- JPS5972809A JPS5972809A JP18487982A JP18487982A JPS5972809A JP S5972809 A JPS5972809 A JP S5972809A JP 18487982 A JP18487982 A JP 18487982A JP 18487982 A JP18487982 A JP 18487982A JP S5972809 A JPS5972809 A JP S5972809A
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- output
- terminal
- amplifier
- increased
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明け、ブートストラップコンデンサを用いた電力増
幅回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a power amplifier circuit using a bootstrap capacitor.
従来例の構成とその問題点
第１図は従来の電力増幅回路を示し、トランジスタ（Ｑ
ｌ）〜（Ｑ８）、抵抗（Ｒ１）〜（Ｒｓ）、ダイオード
（ＤｓＭＤａ）プートストラップコンデンサ（ｅ）等か
ら成る。このようなブートストラップコンデンサ（Ｃ）
を用いた電力増幅器において、超低域の周波数で電力増
幅器が飽和するような過大な信号が入力端子（１） Ｋ
印加さｎると、異常動作をする。この様子を示したのが
第２図であり、入力端子（１１に、植２図（ＯＫ示す過
大な入力信号が印加されると、出力端子［２１Ｋは第２
図（すｆ示すように電源電、圧ＶＣＣで飽和した波形と
なり、この時のブートストラップ端子（３）の波形は第
２図■に示すように波形υ）を微分したものであり、電
源電圧より高い電圧が発生し、出力トランジスタ（Ｑｓ
ＭＱｚ）ｒドライブする駆動トランジスタ（前段増幅器
） （Ｑ４ＭＱａ）等が、トランジスタ（ＧＬｔＭ（ｈ
）より速く飽和することがないため、この出力トランジ
スタ（Ｑｓ）（Ｑｖ）が飽和する電圧（即ち電源電圧）
までドライブすることができ、・電源電圧を最大限有効
に利用できることば周知の１陰りである。次に出力波形
■における状態よりさらに過大な入力信号が印加された
場合には、第２図■に示す如く出力端子（２）において
点線で囲んだような単なる飽和波形以外の異常な信号が
発生する。Configuration of conventional example and its problems Figure 1 shows a conventional power amplifier circuit.
1) to (Q8), resistors (R1) to (Rs), a diode (DsMDa), a Pootstrap capacitor (e), etc. A bootstrap capacitor like this (C)
In a power amplifier using a K
If it is applied, it will operate abnormally. Figure 2 shows this situation, and when an excessive input signal indicating OK is applied to the input terminal (11), the output terminal [21K is
As shown in Figure 2, the waveform becomes saturated with the power supply voltage and voltage VCC, and the waveform at the bootstrap terminal (3) at this time is the differentiated waveform υ as shown in Figure 2, and the power supply voltage A higher voltage is generated and the output transistor (Qs
The driving transistor (pre-stage amplifier) (Q4MQa) etc. that drives the transistor (GLtM(h
), the voltage at which this output transistor (Qs) (Qv) saturates (i.e. the supply voltage)
It is a well-known fact that the power supply voltage can be used as effectively as possible. Next, if an input signal that is even larger than the state in the output waveform ■ is applied, an abnormal signal other than the simple saturated waveform as shown in the dotted line will occur at the output terminal (2) as shown in Figure 2 ■. do.
なお（４）は電源端子である。Note that (4) is a power supply terminal.
発明の目的
本発明は、上記従来の欠点を解消するものであつて、超
低域の周波数で電力増幅器が飽和するような過大入力が
印加さｎた場合の異常動作を防止することを目的とする
。Purpose of the Invention The present invention solves the above-mentioned conventional drawbacks, and aims to prevent abnormal operation when an excessive input that would saturate the power amplifier at an extremely low frequency is applied. do.
発明の構成
上記目的を達成するため、本発明の電力増幅器はプート
ストラップコンデンサ（Ｃ）［直列に抵抗（杓を挿入し
たものである。Structure of the Invention In order to achieve the above object, the power amplifier of the present invention comprises a Pootstrap capacitor (C) [with a resistor (ladder inserted) in series.
実施例の説明 以下、図示の実施例について本発明を詳述する。Description of examples The invention will now be described in detail with reference to the illustrated embodiments.
第３図において、出力信号で飽和時間（電圧Ｖｃｃの状
態が続く時間）が非常に長くなるような、過□されると
、プートストラップコンデンサ（Ｑの答−１が有限であ
るために、このコンデンサ（Ｃ）の電荷が放電してプー
トストラップ端子（３）の電圧が低下するため、駆動ト
ランジスタ（Ｑｓ）のエミッタ電圧が低下し、出力トラ
ンジスタ（Ｑｌ）がオフになる。従って出力端子【２）
の出力信号は、アース方向へ電流が流ｎ１出力電圧は異
常に低下する。その結果、コンデンサ（Ｃ）で結合され
たプートストラップ端子（３）の電圧が異常低下し、駆
動トランジスタ（Ｑｓ）のコレクタ・エミッタ電流は異
常に低下する。一方、駆動トランジスタ（Ｑ、）の入力
電圧はハイレベルのままであるから、この、駆動トラン
ジスタ（Ｑ、ｓ ）はオン状態のまま、トランジスタ（
Ｑｓ）のヘンスミ流がエミッタへ流れ、出力トランジス
タ（Ｑｌ）のヘンスジ
電圧を上昇させる。その結果、出力トランジスタ（Ｑｉ
）はオンになり、出力電圧が上昇し、コンデンサ（Ｃ）
Ｋよってプートストラップ端子（３）の電圧も上昇す
るため、トランジスタ（Ｑｌ）は速い時間にオンｒなり
、飽和電圧に達する。In Figure 3, if the saturation time (the time the voltage Vcc continues) of the output signal is excessively long, the Pootstrap capacitor (the answer of Q - 1 is finite) As the charge in the capacitor (C) is discharged and the voltage at the Pootstrap terminal (3) decreases, the emitter voltage of the drive transistor (Qs) decreases and the output transistor (Ql) turns off.Therefore, the output terminal [2 )
In the output signal of n1, a current flows toward the ground, and the n1 output voltage drops abnormally. As a result, the voltage at the Pootstrap terminal (3) connected by the capacitor (C) decreases abnormally, and the collector-emitter current of the drive transistor (Qs) decreases abnormally. On the other hand, since the input voltage of the drive transistor (Q,) remains at a high level, the drive transistor (Q, s) remains in the on state and the transistor (
The Hensumi current of Qs) flows to the emitter and increases the Henszumi voltage of the output transistor (Ql). As a result, the output transistor (Qi
) turns on, the output voltage rises, and the capacitor (C)
Since the voltage at the Pootstrap terminal (3) also increases due to K, the transistor (Ql) turns on quickly and reaches the saturation voltage.
従って従来であｎば、放電時間を長くするためにコンデ
ンサ（Ｃ）の容献を非常に大きくすると、コスト高ｆな
り、トランジスタの耐圧を含めると十分に大きくするこ
とができなかったが、本発明によｎば第３図に示すよう
な抵抗但）？使用してコンデンサ（Ｃ）の放電時定数を
大きくシ、その結果、第４図■■に示すような良好な結
果を得ることができ、増幅器の出力インピーダンス？Ｚ
Ｄとすると、端子（３）の放電時定数Ｔは、従来では、
Ｔ＝２・π・Ｃ・ＺＤであったが、本発明によると、
Ｔ２ｖ＝２＠π・Ｃ・（（なるため、第２図■の点線の
ような異常な電圧低下を発生する時間が長くなり、その
結果、出力トランジスタ（Ｑｌ）が飽和する時間が長く
なるため、ドライバ段のトランジスタ（Ｑｓ）が、出力
トランジスタ（Ｑｌ）より速くオフすることがなくなり
、本来のブートストラップ回路の効果を生かし、電源電
圧を最大限利用することができるものであわ、より過大
な低周波信号が印加されても、出力甫、圧が異常に低下
するような動作がなくなるものである。Therefore, in the past, if the capacitance of the capacitor (C) was made very large in order to lengthen the discharge time, the cost would be high, and if the withstand voltage of the transistor was included, it could not be made sufficiently large. According to the invention, a resistor as shown in FIG. 3)? By increasing the discharge time constant of the capacitor (C), we can obtain good results as shown in Figure 4. Z
D, the discharge time constant T of terminal (3) is conventionally
Although T=2・π・C・ZD, according to the present invention,
T2v=2@π・C・((As a result, it takes longer for the abnormal voltage drop to occur as shown by the dotted line in Figure 2), and as a result, the time for the output transistor (Ql) to saturate becomes longer. , the driver stage transistor (Qs) will not turn off faster than the output transistor (Ql), and the effect of the original bootstrap circuit can be utilized to maximize the power supply voltage. Even if a low frequency signal is applied, there will be no abnormal drop in output voltage or pressure.
なお実験ではＣ＝４７ｙＦ、 Ｒ、５６ｍｔｔｒおいて
、第４図に示すような良好な結果を得た。In the experiment, good results as shown in FIG. 4 were obtained when C=47yF, R, and 56mttr.
発明の効果
以上実施例に詳述したように本発明ｒ（よれば、プート
ストラップコンデンサと直列に抵抗を挿入しているので
、超低域の周波数で電力増幅器が飽和するような過大入
力が印加さｎた場合の異常動作を防止することができ、
その実用的価値は極めて大である。Effects of the Invention As detailed in the embodiments above, according to the present invention, since a resistor is inserted in series with the Pootstrap capacitor, an excessive input that would saturate the power amplifier at an extremely low frequency is not applied. It can prevent abnormal operation when
Its practical value is extremely great.
第１図は従来の電力増幅器の回路図、第２図はその動作
波形図、第３図は本発明による電力増幅器の一実施例を
示す回路図、算４図はその動作波形図である。
（ＩＱＩ）（Ｑ、２）はパワートランジスタ、（Ｑｓ）
（Ｑ４）Ｆｉミドライブトランジスタ（１）ｕ人カ端子
、（２１Ｆｉ出カ端子、（３１ｔｒｉプートストラツプ
端子。
特許出願人代理人
弁理士 山 本 孝
第２図
第４図
４１FIG. 1 is a circuit diagram of a conventional power amplifier, FIG. 2 is an operating waveform diagram thereof, FIG. 3 is a circuit diagram showing an embodiment of the power amplifier according to the present invention, and FIG. 4 is an operating waveform diagram thereof. (IQI) (Q, 2) is a power transistor, (Qs)
(Q4) Fi mid-drive transistor (1) U power terminal, (21 Fi output terminal, (31 tri pull strap terminal). Patent applicant's attorney Takashi Yamamoto Figure 2 Figure 4 Figure 41
Claims (1)
用前段増幅器とをブートストラップコンデンサで結合し
た電力増幅器において、上記コンデンサと直列に抵抗を
挿入した電力増幅器。(1) A power amplifier in which an output terminal and a pre-drive amplifier for driving an output transistor are coupled by a bootstrap capacitor, and a resistor is inserted in series with the capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18487982A JPS5972809A (en) | 1982-10-20 | 1982-10-20 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18487982A JPS5972809A (en) | 1982-10-20 | 1982-10-20 | Power amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5972809A true JPS5972809A (en) | 1984-04-24 |
Family
ID=16160907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18487982A Pending JPS5972809A (en) | 1982-10-20 | 1982-10-20 | Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5972809A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320544B1 (en) * | 1970-04-28 | 1978-06-27 |
-
1982
- 1982-10-20 JP JP18487982A patent/JPS5972809A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320544B1 (en) * | 1970-04-28 | 1978-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3976955A (en) | Protective circuit for pulse width modulated signal amplifier | |
| JPH05199044A (en) | Pulse width modulation amplifier circuit | |
| JPS5972809A (en) | Power amplifier | |
| JP3697678B2 (en) | V / F conversion circuit | |
| JPH0449847A (en) | Switching power source circuit | |
| JPS6223484B2 (en) | ||
| JPH03100814A (en) | Constant voltage circuit | |
| JPH10327021A (en) | Voltage supply circuit for amplifier | |
| JPS5847455Y2 (en) | automatic power off device | |
| JP3273744B2 (en) | Switching element drive circuit | |
| JP3044257B2 (en) | Driving device for switching element | |
| SU1026287A1 (en) | Relaxation oscillator | |
| KR890000225Y1 (en) | Power supply control circuit with mutting function | |
| KR880001213Y1 (en) | V/f converter | |
| JPH0210666Y2 (en) | ||
| JPH0513047Y2 (en) | ||
| JPH0342746Y2 (en) | ||
| JPS5918745Y2 (en) | Variable frequency generator circuit | |
| JPS587688Y2 (en) | Transistor amplifier protection circuit | |
| JPH065985B2 (en) | Switching drive circuit | |
| JPS6017965Y2 (en) | Vertical deflection output device | |
| JPS61167338A (en) | Rapid discharge circuit | |
| JPS58134526A (en) | Variation detecting circuit | |
| JPS6329293Y2 (en) | ||
| JPS6022574Y2 (en) | solenoid drive circuit |