JPS5972550A - Presence or absence deciding system of program memory for option - Google Patents

Presence or absence deciding system of program memory for option

Info

Publication number
JPS5972550A
JPS5972550A JP57183089A JP18308982A JPS5972550A JP S5972550 A JPS5972550 A JP S5972550A JP 57183089 A JP57183089 A JP 57183089A JP 18308982 A JP18308982 A JP 18308982A JP S5972550 A JPS5972550 A JP S5972550A
Authority
JP
Japan
Prior art keywords
program
program memory
option
control device
copying machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57183089A
Other languages
Japanese (ja)
Other versions
JPH0430060B2 (en
Inventor
Arata Umeda
梅田 新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP57183089A priority Critical patent/JPS5972550A/en
Publication of JPS5972550A publication Critical patent/JPS5972550A/en
Publication of JPH0430060B2 publication Critical patent/JPH0430060B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)

Abstract

PURPOSE:To prevent a program runaway, by detecting that an option device is selectively connected to a main device and then detecting the head address of a program for option. CONSTITUTION:A controller 6 of a main device 1 is provided with an RAM9 connected to a CPU7 via a bus line 8, ROM10-12, an input/output interface I/O13, etc. The ROM10 is usually used; while ROM11 and 12 are for options. Input ports I0 and I1 of the I/O13 are pulled up by resistances R1 and R2 and set at L levels with connection of option devices 2, 14, etc. Then the CPU7 decides from the head address of ROM11 and 12 respectively whether the programs for option are connected to ROM11 and 12. The processing proceeds to the next stage in case a prescribed program is connected. This prevents the runaway of a program and is suitably applied to an original feed device of a copying machine.

Description

【発明の詳細な説明】 この発明は、主装置制御用プログラムを書き込んだ主プ
ログラムメモリを常設し、主装置に選択的に接続可能な
オプション装置の制御用プログラムを書き込んだオプシ
ョン用プログラムメモリを必要に応じて増設するように
した制御装置におけるオプション用プログラムメモリの
有無判定方法に関する。
[Detailed Description of the Invention] This invention requires a permanent main program memory in which a program for controlling the main device is written, and an optional program memory in which a program for controlling optional devices that can be selectively connected to the main device is written. The present invention relates to a method for determining the presence/absence of an optional program memory in a control device that is expanded in accordance with the demand.

例えば、複写機の中には、自動原稿送り装置(ADF)
、半自動原稿送り装置(SADF)、及びソータなどの
オプション装置(周辺装置)を選択的に随時接続てきる
ようになっているものがある。
For example, some copiers have an automatic document feeder (ADF).
Some devices allow optional devices (peripheral devices) such as , semi-automatic document feeder (SADF), and sorter to be selectively connected at any time.

ところで、このような複写機では、第1図に示すように
、複写機1に例えば自動j京槁送り装置(以下「ADF
Jと称す)2をコネクタ6.4及び接続ケーブル5を介
して接続すると、複写機1の制御装置6内の入出力イン
ターフェース6aにおける抵抗R1でプルアップした入
カポ−1−1oが、ADF Z側のアース回路2aによ
ってローレベルIt OIIに落ちるようになっている
ため、制御装置6は入力ポート■0のレベルをチェック
することによって複写機1にADF2が接続されている
か否かを判定できる。
By the way, in such a copying machine, as shown in FIG.
When the ADF Z) 2 is connected via the connector 6.4 and the connection cable 5, the input capo 1-1o pulled up by the resistor R1 in the input/output interface 6a in the control device 6 of the copying machine 1 is connected to the ADF Z Since the ground circuit 2a on the side lowers the level to the low level It_OII, the control device 6 can determine whether or not the ADF 2 is connected to the copying machine 1 by checking the level of the input port 0.

そして、制御装置6はADF2が接続されていることを
確認すると、複写機1に係わる制御と共に、ADF2の
制御も行うようになる。
When the control device 6 confirms that the ADF 2 is connected, it starts controlling the ADF 2 as well as the control related to the copying machine 1.

しかしながら、複写機1の制御装置6においては、複写
機制御用プログラムを書き込んだ主プログラムメモリ(
−ROM)は常設しであるが、ADF2の制御用プログ
ラムを書き込んだADF用プログラムメモリ(ROM)
は、必要に応じて後から増設するようになっているため
、制御装置6自体がADF用プログラムメモリの有無を
判定できないと次のような問題が発生する。
However, in the control device 6 of the copying machine 1, the main program memory (in which the copying machine control program is written)
-ROM) is permanently installed, but the ADF program memory (ROM) contains the ADF2 control program.
Since the controller 6 is designed to be added later as necessary, the following problem will occur if the control device 6 itself cannot determine the presence or absence of the ADF program memory.

すなわち、制御装置6が前述のようにしてADF2が接
続されていることのみを確認した後プログラム処理に入
ると、A D F用プログラムメモリの有無に拘らず、
そのプログラムを実行しようとするため、万−ADF用
プログラムメモリを増設し忘れると、制御装置6はAD
F用プログラムを実行しようとする時点で暴走してしま
う。
That is, when the control device 6 enters program processing after only confirming that the ADF 2 is connected as described above, regardless of the presence or absence of the ADF program memory,
In order to execute that program, if you forget to add a program memory for the ADF, the control device 6
When I try to run the F program, it goes out of control.

この発明は、上記の点に鑑みてなされたもので、複写機
のような主装置にオプション装置が接続されている時に
、主装置の制御装置がオプション用プログラムメモリの
有無を判定できるオプション用プログラムメモリの有無
判定方法を提供することを目的とする。
The present invention has been made in view of the above points, and is an option program that allows a control device of the main device to determine the presence or absence of an option program memory when an option device is connected to a main device such as a copying machine. The purpose is to provide a method for determining the presence or absence of memory.

以下゛、この発明の実施例を図面の第2図以降を参照し
ながら説明する。
Hereinafter, embodiments of the present invention will be described with reference to FIG. 2 and subsequent drawings.

第2図は、この発明の一実施例を示すブロック図であり
、第1図と対応する部分には同一符号を付している。
FIG. 2 is a block diagram showing an embodiment of the present invention, and parts corresponding to those in FIG. 1 are given the same reference numerals.

同図中、複写機1の制御装置6は、中央演算処理装置(
CPU)7と、このCPU7にアドレス・データバスラ
イン8及び図示しないコントロールパスラインを介して
接続されたデータメモリ(RAM )9、第1〜第3の
プログラムメモリ(ROM)10〜12.及び入出力イ
ンターフェース(Ilo)13等によって構成されてい
る。
In the figure, the control device 6 of the copying machine 1 is a central processing unit (
CPU) 7, a data memory (RAM) 9 connected to the CPU 7 via an address/data bus line 8 and a control path line (not shown), and first to third program memories (ROM) 10 to 12. and an input/output interface (Ilo) 13.

そして、第1の几0M1−.0が、複写機制御用プログ
ラムを書き込んだ主プログラムメモリであって、制御装
置6に常設されており、第2のi(,0M11がADF
2の制御用プログラムを、第3のROM12がソータ1
4の制御用プログラムを夫々書き込んだオプション用プ
ログラムメモリであって、各々制御装置6に必要に応じ
て増設される。
Then, the first tank 0M1-. 0 is the main program memory in which the copying machine control program is written, which is permanently installed in the control device 6, and the second i (,0M11 is the ADF
The third ROM 12 stores the control program for sorter 1.
This is an optional program memory in which each of the four control programs is written, and is added to each control device 6 as necessary.

また、l1016の入力ポートIo、Itは、しく7’
Z 抵抗Rt 、 R2でプルアップされており、入力
ポート10は複写機1にコイ・フタ6,4及び接続ケー
ブル5を介してADIi’2が接続された時にのみ、A
DF2のアース回路2aによってローレベル“0″に落
ち、又入力ポート■1は複写機1:二コネクタ15.1
6及び接続ケーブル17を介してソータ14が接続され
た時にのみ、ソータ14のアース回路14 aによって
ローレベルII OII l1落ちる。
In addition, the input ports Io and It of l1016 are 7'
Z is pulled up by resistors Rt and R2, and the input port 10 is A
The ground circuit 2a of DF2 drops to low level "0", and the input port ■1 is connected to the copier 1:2 connector 15.1.
6 and the connecting cable 17, the ground circuit 14a of the sorter 14 drops the low level II OII l1.

なお、Ilo 13の図示しない他の入力ポートには、
複写機1における各褌センサや操作入力手段からの信号
が入力され、出力ポートには複写機1における各種の駆
動部用のドライバ回路が接続されている。
In addition, other input ports (not shown) of Ilo 13 include:
Signals from each loincloth sensor and operation input means in the copying machine 1 are input, and driver circuits for various drive units in the copying machine 1 are connected to the output port.

そして、第3図に示すように、制御装置6内のアドレス
・データパスライン8におけるデータパスライン8aは
、抵抗R3〜R1oによつでプルアップして、データバ
スライン8aが後述する理由によってオープン状態にな
った時の制御装置6のCPU 7に入力されるデータ内
容なFFHに特定している。
As shown in FIG. 3, the data path line 8a in the address/data path line 8 in the control device 6 is pulled up by the resistors R3 to R1o, and the data bus line 8a is pulled up by the resistors R3 to R1o. It is specified in FFH, which is the data content input to the CPU 7 of the control device 6 when it is in the open state.

第4図は、第1へ一第3のR,OM 10 = 12に
割り付けたアドレス群を示すメモリマツプ図である。
FIG. 4 is a memory map diagram showing a group of addresses assigned to the first to third R, OM10=12.

図示のように、第1のROMl0には0OOH〜3 F
 F Hのアドレスが、第2のR,0M11には400
H〜7FFI(のアドレスが、第3のR,OM 12に
は800H−BP”FHのアドレスが夫々割り付けてあ
り、第2のROM11の先頭アドレス400 J(には
、例えば00000000”なるデータが書き込まれて
おり、又第3のR,OM 1 ’2の先頭アドレス80
0Hには、例えば”01111000”なるデー夕が書
き込まれている。
As shown in the figure, the first ROM10 contains 0OOH to 3F.
The address of FH is 400 in the second R, 0M11.
The addresses of 800H-BP"FH are assigned to the third R and OM 12, respectively, and data such as 00000000" is written to the first address 400J (of the second ROM 11). and the start address 80 of the third R, OM 1 '2
For example, data "01111000" is written in 0H.

なお、CPU7がインテル8080系のものなら、”0
0000000”(OOH)はNOP命令で、”011
11000” (78n) はN0VA、B命令である
In addition, if CPU7 is Intel 8080 series, "0"
0000000” (OOH) is a NOP instruction, and “011
11000" (78n) is the N0VA, B instruction.

次に、第5図のフロー図をも参照しながら、制御装置6
におけるCPU7の処理内容に就で説明する。
Next, while also referring to the flowchart in FIG.
The processing contents of the CPU 7 will now be explained.

なお、第5図のフロー図に示すプログラムは、第2図の
第1のR,OM 10に書き込んだ複写機制御用プログ
ラムの中にネスティングされているものとする。
It is assumed that the program shown in the flowchart of FIG. 5 is nested within the copying machine control program written in the first R, OM 10 of FIG.

先ず5TEf’lでは、第2図のl1013における入
力ポートIOのレベルが1”であるか否かをチェックし
、′1”であれば5TEP2に、′0“であれば8’I
’EP3に夫々進む。
First, 5TEf'l checks whether the level of the input port IO at l1013 in FIG.
'Proceed to EP3.

すなわち、第2図に示すように複写機1にADF2が接
続されていれば、入力ポート■0はADF2のアース回
路2aによってローレベル″0”に落ちているので、こ
の場合には第2のf’tOM11のADF2用のプログ
ラムを実行する5TEP5に進むためのs’rEp3に
先ず進み、逆に複写機1にADF2が接続されていなけ
れば、入カポ−)IOは抵抗R1によってプルアップさ
れたままのハイレヘル1′1”の状態にあるので、この
場合にはS’l”EP3〜5に進まず、直接5TEP2
に進む。
That is, if the ADF 2 is connected to the copying machine 1 as shown in FIG. First, proceed to s'rEp3 to proceed to 5TEP5, which executes the program for ADF2 of f'tOM11. Conversely, if ADF2 is not connected to copying machine 1, input capo) IO is pulled up by resistor R1. Since it is still in the high level health 1'1" state, in this case, do not proceed to S'l" EP 3 to 5, but directly to 5TEP 2.
Proceed to.

5TEP2では、第2図にIlo 13における入力ポ
ート■lのレベルが“1”であるか否かをチェックし、
n 1 nであれば複写機制御用プログラム中の次ステ
ツプに進み、0”であれば8 T E P6に進む。
5TEP2 checks whether the level of the input port ■l in Ilo 13 is "1" as shown in FIG.
If n 1 n, proceed to the next step in the copying machine control program; if 0'', proceed to 8 T E P6.

すなわち、第2図に示すように複写機1にソータ14が
接続されていれば、入力ポート[1はソータ14のアー
ス回路14aによってローレベル″0”に落ちているの
で、この場合には第3のR,OMl 2のソータ2用の
プログラムを実行するための5TEP6に先ず進み、逆
に複写機1にソータ14が接続されていなければ、入力
ポート■lは抵抗R2によってプルアップされたままの
ハイレベル!1”の状態にあるので、この場合には5T
EP6〜8に進まず、第1のR,OM 10の複写機制
御用プログラム中の次ステツプに進む。
That is, if the sorter 14 is connected to the copying machine 1 as shown in FIG. 3 R, OMl 2 Proceed first to 5TEP6 for executing the program for sorter 2. Conversely, if the sorter 14 is not connected to the copying machine 1, the input port ■l remains pulled up by the resistor R2. High level! 1", so in this case 5T
The program does not proceed to EP6-8, but proceeds to the next step in the copying machine control program of the first R, OM 10.

5TEP3では、5TEPIで複写機1にADF’ 2
が接続されているとチェックされているので、第2図の
第2の1(、OM 11のみをチップセレクトすると共
に、アドレスを400Hと指定して第2のRO’M11
のアドレス400Hに書き込まれている内容を読み出す
At 5TEP3, add ADF' 2 to copier 1 at 5TEPI.
Since it is checked that the ROM is connected, select only the second ROM11 (, OM11 in FIG. 2), specify the address as 400H, and select the second RO'M11.
Read the contents written at address 400H.

このようにすると、第2図に示すように第2のROM1
1が増設されていれば、第2の1(、OM 11の先頭
アドレス400Hに書き込まれているOOHがCPU7
に入力され、又第2のI(OMllが増設されていなけ
れば、第2のROM11以外はチップセレクト又はテッ
プイイ・−プルされていないため、データパスライン8
aはオーブン状態となるが、データパスライン8aが第
6図に示すように抵抗几3〜RIOによってプルアップ
されているため1.F’ l” HなるデータがCPU
7に入力される。
In this way, as shown in FIG.
1 is added, the second 1 (, OOH written in the start address 400H of OM 11 is
Also, if the second I (OMll) is not added, the data path line 8
A is in the oven state, but since the data path line 8a is pulled up by the resistors 3 to RIO as shown in FIG. The data F'l"H is sent to the CPU
7 is input.

次に、8TEP4では、5TEP3でCPU7に入力さ
れた内容がOO、Hであるか否かをチェックし、00H
であれば5TEP5に進み、OOHでなければ5TEP
2に進む。
Next, in 8TEP4, it is checked whether the contents input to the CPU7 in 5TEP3 are OO, H, and 00H is checked.
If so, proceed to 5TEP5, if not OOH, proceed to 5TEP
Proceed to step 2.

すなわち、この5TEP4では、5TEP3でCPU7
に入力された内容が第2の1(,0M11のアドレス4
00Hの内容と一致しているか否かをチェックすること
によって、第2のROM11の有無を判定しており、一
致していれば第2のROM 1111”>増設されてい
るので、5TEP 5に進んで第2のROM11に書き
込まれているADF’2用のプログラムを先頭アドレス
400Hから逐次実行した後、9’TEP2に進み、一
致していなければ第2のR,0M11がADF’2が接
続されているにも拘らず増設されていないので、直接5
TEP2に進む。
In other words, in this 5TEP4, CPU7 in 5TEP3
The contents entered in the second 1 (,0M11 address 4
The presence or absence of the second ROM 11 is determined by checking whether the contents match the contents of 00H. If they match, the second ROM 1111"> has been added, so proceed to 5TEP 5. After sequentially executing the program for ADF'2 written in the second ROM11 from the first address 400H, proceed to 9'TEP2, and if they do not match, the second R, 0M11 connects the ADF'2. Although it is installed, it has not been added, so it is directly 5
Proceed to TEP2.

同様にして、s’rgp 6〜8ではアドレス800H
を指定することによってCPIJ7に入力された内容と
第3の)LOM 12のアドレス800Hの内容とを比
較することによって、第3のR1,:JM12の有無を
判定し、第30)ROM12が増設されていれば第3の
ROM12に書き込まれているソータ14用のプログラ
ムを実行した後次ステツプに進み、増設されていなけれ
ば直接次ステツプに進む。
Similarly, for s'rgp 6 to 8, address 800H
The presence or absence of the third R1,:JM12 is determined by comparing the contents input to the CPIJ7 by specifying the contents with the contents of the address 800H of the third) LOM 12, and the 30th) ROM 12 is added. If there is, the program for the sorter 14 written in the third ROM 12 is executed, and then the process advances to the next step; if it has not been expanded, the process directly advances to the next step.

そして、このようにすることによって、第2のROM1
1又は第3のR,OM 12がADF2又はソータ14
が複写機1に接続されているにも拘らず増設されていな
い場合でも、CPU7がプログラム上暴・走することな
く、正常に作動する。
By doing this, the second ROM1
1 or 3rd R, OM 12 is ADF 2 or sorter 14
Even if the CPU 7 is connected to the copying machine 1 but not added, the CPU 7 operates normally without running out of control.

なお、第5図の5TEPI、2では入カポ・−トIo。In addition, in 5TEPI, 2 of FIG. 5, the input capo-to Io.

11の判定基準を′1′″としたが°0″としても良く
、又5TEP4.7では入力内容の判定基準を00M又
は78HとしたがpFHどしても良いことは勿論である
11 was set as ``1'''', but it may be set to 0'', and in 5TEP4.7, the judgment standard for input content was set as 00M or 78H, but of course it may be changed to pFH.

ただし、そのようにした場合、判定結果に基づく行先を
第5図の場合と逆にする必要がある。
However, in this case, it is necessary to reverse the destination based on the determination result from that shown in FIG.

また、第5図において、ADH’2又はソータ14が増
設されていないと判定された時に、その判定結果を表示
するようにしても良い。
Furthermore, in FIG. 5, when it is determined that the ADH'2 or the sorter 14 is not added, the determination result may be displayed.

さらに、上記実施例では第2.第3の)LOMit、1
2の有無を判定するために使用するデータとして、夫々
第2.第3のROM11.12の先頭アドレスのデータ
を用いた例について述べたが、何処のアドレスのデータ
を用いても良いことは勿論である。
Furthermore, in the above embodiment, the second. 3rd)LOMit, 1
As the data used to determine the presence or absence of 2nd. Although an example has been described in which data at the starting address of the third ROM 11.12 is used, it goes without saying that data at any address may be used.

ただし、第2.第3のROM11.12内のデータにお
いて、FFH(インテル8080系の場合、8通りのり
スタート命令の1つであるR8T7)なるオペンーショ
ン中−ドを書き込んだアドレスがあれば、そのアドレス
のデータは使用できない。
However, the second. In the data in the third ROM 11.12, if there is an address where the FFH (R8T7, which is one of the eight path start commands in the case of Intel 8080 series) is written, the data at that address will be used. Can not.

さらt二また、上記実施例ではデータバスラインをプル
アップした例について述べたが、プルダウンしてデータ
バスラインがオーブン状態の時にCPU 7 +二人力
されるデータ内容をOOHに特定するようにしても良い
Furthermore, in the above embodiment, an example was described in which the data bus line was pulled up, but when the data bus line is pulled down and the data bus line is in the open state, the data contents input to the CPU 7 + 2 are specified as OOH. Also good.

なお、上記実施例では複写機1に接続可能なオプション
装置として、ADF2及びソータ14を例に採って説明
したが、この他に半自動原稿送り装置(SADF)、コ
レータ、及びコ・fンラツク等イ二ついても同様に実施
できる。
In the above embodiment, the ADF 2 and the sorter 14 were used as examples of optional devices that can be connected to the copying machine 1, but other devices such as a semi-automatic document feeder (SADF), a collator, and a connector rack are also available. The same can be done for both cases.

また、この発明は複写機の制御装置に限らず、主装置に
オプション装置を選択的に接続可能で、且つオプション
用プログラムメモリを必要に応じて増設するようにした
制御装置なら、どのようなものでも同様に適用できる。
Furthermore, the present invention is not limited to a control device for a copying machine, but can be applied to any control device that can selectively connect an optional device to the main device and can add optional program memory as necessary. But it can be applied as well.

以、L説明したように、この発明によれば主装置にオプ
ション装置が接続されている時に、主装置の制御装置が
オプション用プログラムメモリの有無を判定できるので
、従来のように制御装置がプログラム上暴走することが
なくなる。
As explained above, according to the present invention, when an optional device is connected to the main device, the control device of the main device can determine whether there is a program memory for the option. No more running out of control.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明を適用する制御装置の説明(=供す
るブロック図、 第2図は、この発明の・一実施例を示すブロック図、第
6図は、第2図の制御装置のデータノくスラインをプル
アップした様子を示す回路図、 第4図は、第2図の第1〜第3のR,OMのメモリマツ
プ図、 第5図は、第2図のCPUが実行するプログラムの一部
を示すフロー図である。 1・・・複写機(主装置) 2・・・自動原稿送り装置(ADF)[オプション装置
)6、4.15.16・・・コイ・フタ 5.17・・・接続ケーブル  6・・・制御装置7・
・・中央演算処理装置(CPU) 8・・・アドレス・データバスライン 8a・・・データバスライン 10・・・第1のプログラムメモリ (主プログラムメモリ) 11・・・第2のプログラムメモリ (オプション用プログラムメモリ) 12・・・第3のプログラムメモリ (オプション用プログラムメモリ) 第1図 第2図 第3図 第4図
FIG. 1 is a block diagram explaining a control device to which the present invention is applied; FIG. 2 is a block diagram showing an embodiment of the present invention; FIG. 6 is a data node diagram of the control device in FIG. Figure 4 is a memory map diagram of the first to third R and OM in Figure 2. Figure 5 is a diagram of a program executed by the CPU in Figure 2. 1. Copying machine (main device) 2. Automatic document feeder (ADF) [optional device) 6, 4.15.16. Carp lid 5.17.・・Connection cable 6・Control device 7・
...Central processing unit (CPU) 8...Address/data bus line 8a...Data bus line 10...First program memory (main program memory) 11...Second program memory (optional) 12...Third program memory (optional program memory) Fig. 1 Fig. 2 Fig. 3 Fig. 4

Claims (1)

【特許請求の範囲】[Claims] 1 主装置制御用プログラムを書き込んだ主プログラム
メモリを常設し、主装置に選択的に接続可能なオプショ
ン装置の制御用プログラムを書き込んだオプション用プ
ログラムメモリを必要に応じて増設するようにした制御
装置において、この制御装置のデータバスラインをプル
アンプ又はプルダウンして、該データパスラインがオー
プン状態の時に前記制御装置に入力されるデータ内容を
特定すると共に、前記主装置に前記オプション装置が接
続されている時に前記オプション用プログラムメモリに
割り付けたアドレス群のうちの所定アドレスを指定し、
この所定アドレスの指定によって前記制御装置に入力さ
れるデータ内容と前記オプション用プログラムメモリの
所定アドレスのデータ内容とが一致しているか否かをチ
ェックすることによって前記オプション用プログラムメ
モリの有無を判定するオプション用プログラムメモリの
有無判定方法。
1 A control device in which a main program memory in which a program for controlling the main device is written is permanently installed, and an optional program memory in which a program for controlling optional devices that can be selectively connected to the main device is written is added as necessary. In this step, the data bus line of the control device is pulled-amplified or pulled down to specify the data content input to the control device when the data path line is in an open state, and the optional device is connected to the main device. specifying a predetermined address from among the address group allocated to the option program memory when
The presence or absence of the option program memory is determined by checking whether the data content input to the control device by specifying the predetermined address matches the data content at the predetermined address of the option program memory. How to determine the presence or absence of optional program memory.
JP57183089A 1982-10-19 1982-10-19 Presence or absence deciding system of program memory for option Granted JPS5972550A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57183089A JPS5972550A (en) 1982-10-19 1982-10-19 Presence or absence deciding system of program memory for option

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57183089A JPS5972550A (en) 1982-10-19 1982-10-19 Presence or absence deciding system of program memory for option

Publications (2)

Publication Number Publication Date
JPS5972550A true JPS5972550A (en) 1984-04-24
JPH0430060B2 JPH0430060B2 (en) 1992-05-20

Family

ID=16129561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57183089A Granted JPS5972550A (en) 1982-10-19 1982-10-19 Presence or absence deciding system of program memory for option

Country Status (1)

Country Link
JP (1) JPS5972550A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156712A (en) * 1985-12-28 1987-07-11 Canon Inc Electronic equipment
JPS62213474A (en) * 1986-03-14 1987-09-19 Canon Inc Control device
JPS63101931A (en) * 1986-10-17 1988-05-06 Minolta Camera Co Ltd Program control system
JPS63212953A (en) * 1987-02-28 1988-09-05 Ricoh Co Ltd Image forming system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676822A (en) * 1979-11-27 1981-06-24 Ricoh Co Ltd Control system for input/output device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676822A (en) * 1979-11-27 1981-06-24 Ricoh Co Ltd Control system for input/output device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156712A (en) * 1985-12-28 1987-07-11 Canon Inc Electronic equipment
JPS62213474A (en) * 1986-03-14 1987-09-19 Canon Inc Control device
JPS63101931A (en) * 1986-10-17 1988-05-06 Minolta Camera Co Ltd Program control system
JPS63212953A (en) * 1987-02-28 1988-09-05 Ricoh Co Ltd Image forming system

Also Published As

Publication number Publication date
JPH0430060B2 (en) 1992-05-20

Similar Documents

Publication Publication Date Title
JPS5972550A (en) Presence or absence deciding system of program memory for option
JP4311067B2 (en) Data rewriting method and electronic control device
JPH0758502B2 (en) IC card
US4488257A (en) Method for confirming incorporation of a memory into microcomputer system
JP2003337748A (en) Electronic controller
EP3242237A1 (en) Sub-area-based method and device for protecting information of mcu chip
US5218701A (en) Command file processing and authorizing system and method with variable access levels
JPH1136974A (en) Controller for vehicle
US6490663B1 (en) Electronic control apparatus having rewritable nonvolatile memory
US5303376A (en) Program partial linking system for linking a specific program prepared in advance when an assigned program is not in a program library
US5577257A (en) Information processing apparatus
JP3045400U (en) Initial setting device for each destination of electronic equipment
JPS62168229A (en) Automatic recognizing system for system constitution
JPH06259982A (en) Method and device for rewriting flash rom
JPS59206844A (en) Controlling method of copying machine
JP2000172635A (en) Device and method for serial transmission
JPS6333190B2 (en)
JPH0744394A (en) Set panel device
JP3629820B2 (en) Board inspection equipment
US20100050104A1 (en) System and Method for Automatic Instrument Address Recognition
JPH0916483A (en) Address bus testing device
JP2547329B2 (en) Lock data setting device
JP2554942B2 (en) Information processing device
JPH02161684A (en) Method for judging package of read only memory
US20030145195A1 (en) BIOS call technique for operating system device driver