JPS5963538U - 保持回路 - Google Patents
保持回路Info
- Publication number
- JPS5963538U JPS5963538U JP15934382U JP15934382U JPS5963538U JP S5963538 U JPS5963538 U JP S5963538U JP 15934382 U JP15934382 U JP 15934382U JP 15934382 U JP15934382 U JP 15934382U JP S5963538 U JPS5963538 U JP S5963538U
- Authority
- JP
- Japan
- Prior art keywords
- switching transistor
- holding circuit
- input terminals
- inputted
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来の保持回路を示す回路図、第2図1 は本
考案に係る保持回路を示す回路図、第3図は本考案に係
る保持回路の動作を説明する波形図である。 G2・・・OR回路、Trl・・・スイッチングトラン
ジスタ、R1,R2,R3・・・抵抗。
考案に係る保持回路を示す回路図、第3図は本考案に係
る保持回路の動作を説明する波形図である。 G2・・・OR回路、Trl・・・スイッチングトラン
ジスタ、R1,R2,R3・・・抵抗。
Claims (1)
- 複数個の入力端子を有したOR回路の出力端子と前記複
数個の入力端子のうち一個の入力端子との間にスイッチ
ングトランジスタを接続する一方、スイッチングトラン
ジスタを接続した前記−個の入力端子は抵抗を介して接
地し、スイッチングトランジスタのベースにこのトラン
ジスタのしきい値以下の電圧を入力するとともにスイッ
チング動作に係る制御信号を入力するようにしたことを
特徴とする保持回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15934382U JPS5963538U (ja) | 1982-10-20 | 1982-10-20 | 保持回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15934382U JPS5963538U (ja) | 1982-10-20 | 1982-10-20 | 保持回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5963538U true JPS5963538U (ja) | 1984-04-26 |
Family
ID=30350791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15934382U Pending JPS5963538U (ja) | 1982-10-20 | 1982-10-20 | 保持回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5963538U (ja) |
-
1982
- 1982-10-20 JP JP15934382U patent/JPS5963538U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5963538U (ja) | 保持回路 | |
JPS60124045U (ja) | 出力トランジスタの保護回路 | |
JPS6040132U (ja) | 位相切換回路 | |
JPS5866712U (ja) | ミユ−テイング回路 | |
JPS6121122U (ja) | 電圧フオロワ回路 | |
JPS618313U (ja) | 定電圧回路 | |
JPS58149832U (ja) | 雑音除去回路 | |
JPS6126350U (ja) | ステレオインジケ−タ回路 | |
JPS6079819U (ja) | 負荷電流制限回路 | |
JPS58135116U (ja) | ミユ−テイング回路 | |
JPS58141611U (ja) | デジタルアナログ変換器の出力バツフア回路 | |
JPS599642U (ja) | タイマ回路 | |
JPS60116526U (ja) | デイジタル装置のリセツト回路 | |
JPS58189619U (ja) | レベルシフト回路 | |
JPS59193065U (ja) | 映像増幅回路 | |
JPS60172434U (ja) | 始動時誤動作防止回路 | |
JPS58127894U (ja) | 波形整形回路 | |
JPS6072039U (ja) | リセツト回路 | |
JPS5883823U (ja) | 音声デフイ−ト装置 | |
JPS5810193U (ja) | 信号選択回路 | |
JPS5946014U (ja) | トランジスタ並列接続回路 | |
JPS5883837U (ja) | 半導体スイツチ回路 | |
JPS5959014U (ja) | 増幅器の電力制限回路 | |
JPS60184312U (ja) | 演算増幅回路 | |
JPS6122147U (ja) | D/dコンバ−タの保護回路 |