JPS5960529A - Input and output control device - Google Patents

Input and output control device

Info

Publication number
JPS5960529A
JPS5960529A JP17025882A JP17025882A JPS5960529A JP S5960529 A JPS5960529 A JP S5960529A JP 17025882 A JP17025882 A JP 17025882A JP 17025882 A JP17025882 A JP 17025882A JP S5960529 A JPS5960529 A JP S5960529A
Authority
JP
Japan
Prior art keywords
adapter
control
host
interface
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17025882A
Other languages
Japanese (ja)
Inventor
Tatsuo Ishikawa
達夫 石川
Yasuo Kaneko
金子 泰郎
Koichi Kanamaru
金丸 孝一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17025882A priority Critical patent/JPS5960529A/en
Publication of JPS5960529A publication Critical patent/JPS5960529A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To execute efficiently input/output control by executing to convert a disk control device to a module, so that it can correspond easily by only changing its part even if a host or subordinate device is changed. CONSTITUTION:A disk control device 40 consists of host and subordinate adaptors 41, 43, and a control part 42. Also, the adaptor 41 is connected to a CPU1 and a host device of a main storage device 2 through a bus 3. Also, the adaptor 43 is connected to a disk device 5. Also, the control part 42 is connected between the adaptor 41 and 43, and executes interface control between both adaptors. In this regard, an interface between the adaptor 41 and the control part 42, and an interface between the adaptor 43 and the control part 42 have the same consitution. In this way, even if the host or subordinate device is changed, it is unnecessary to change the whole device 40, and it can correspond easily by changing its part only.

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は、計算機の入出力装Ft、の制机装置に関する
DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to a desk control device for an input/output device Ft of a computer.

〔発明の背景技術と問題点] 従来の入出力装置の制御装置は、その入出力装置の専用
様として作られていた。例えば、磁気ディスク記憶装@
tを制御するディスク制御装置は従来第1図のように構
成されていた。図において、1Vicpa、2は主起1
.α装置、3はパス、4はディスク制御装置、5はディ
スクデバイスである。。
[Background Art and Problems of the Invention] Conventional control devices for input/output devices have been made exclusively for the input/output devices. For example, magnetic disk storage @
A disk control device for controlling t has conventionally been constructed as shown in FIG. In the figure, 1 Vicpa, 2 is the main origin 1
.. α device, 3 is a path, 4 is a disk control device, and 5 is a disk device. .

ディスク制御装置4の真の目的は、0PUIや主記憶装
置2の上位装置のインタフェースを、ディヌクデバイス
5の下位装置のインタフェースに変換しているKすぎな
い。
The true purpose of the disk control device 4 is simply to convert the interface of the upper device such as 0PUI and the main storage device 2 into the interface of the lower device of the Dinuku device 5.

従来の入出力制御装置は、そのシステム又は構成専用に
作られていたため、下位装置のインタフェースが変わっ
たり、下位装置のインタフェースが変わったりすれば、
それにより入出力制御装置全体を設計し直す必要があっ
た。
Conventional input/output control devices were made specifically for that system or configuration, so if the interface of a lower-level device changes or the interface of a lower-level device changes,
This required the entire input/output control device to be redesigned.

その為に次のような欠点があった。This resulted in the following drawbacks.

■ デバイスが変わる毎に、設唱のやり直しが必要で、
それに多くの時間が必要となる。
■ Every time the device changes, it is necessary to redo the installation.
That requires a lot of time.

■ 上位装置が変わる毎に設計のやり直しが必要である
■ Redesign is required every time the host device changes.

■ 多品(Φの回路が必要となり、生産性が良くないし
、保守上も不都合であるう ■ アーキテクチャ−が変わ乙可能性があり、保守上良
くない。
■ It requires a large number of circuits (Φ), which is not good for productivity and is inconvenient for maintenance.■ The architecture may change, which is bad for maintenance.

〔発明の目的コ 本発明は、以上のような従来の欠点を除去したもので、
ディスク制御装置のモジュール化を深め、上位、下位装
置が変わっても、ディスク制御装置の一部分を変えるだ
けで簡単に対応できるようにした入出力制御装置を提供
することを目的とする。
[Object of the invention] The present invention eliminates the above-mentioned conventional drawbacks,
To provide an input/output control device which can deepen the modularization of a disk control device and easily cope with changes in upper and lower devices by simply changing a part of the disk control device.

〔発明の実施例〕[Embodiments of the invention]

以下、図面を参照して本発明の一実施例を説明する。第
2図は本発明をディスク制御装置に適用した場合のシス
テム構成を示すブロック図である。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a block diagram showing a system configuration when the present invention is applied to a disk control device.

、  図において40は本発明の入出力制御装置(即ち
、ディスク制御装置)である。このディスク制御装置4
0は上位アダプタ41と制御師部42と下位アダプタ4
3の3つのモジュールによって構成されている。
, In the figure, 40 is an input/output control device (ie, a disk control device) of the present invention. This disk controller 4
0 is the upper adapter 41, the control phloem 42, and the lower adapter 4
It is composed of three modules.

上位アダプタ41はOP U 、1および主記憶装置2
の上位装置とバス3を介して接続されている。下位アダ
プタ43はディスクデバ・イヌ5と接続されている。制
御部42は上位アダフタ41と下位アダプタ43との間
に接続されていて、両アダプタ41 、43間のインタ
フェースf171j (IAを行なう。そして、本発明
ては上位アダプタ41と制御部42との間のインタフェ
ースと、下位アダプタ43と制御部42との間のインタ
フェースとは同一構成となっている。
The host adapter 41 is connected to the OP U, 1 and the main storage device 2.
It is connected to the host device via bus 3. The lower adapter 43 is connected to the disk device 5. The control unit 42 is connected between the upper adapter 41 and the lower adapter 43, and performs an interface f171j (IA) between the two adapters 41 and 43. The interface between the lower adapter 43 and the control unit 42 has the same configuration.

従って、上記のように構成されている本発明によれば、
ディスク制御装置40に今までのインタフェースの仕様
と異なるインタフェースを有するディスクデパイヌ5を
接続したい場合は、下位アダプタ43を内容に応じて変
更するだけでよい。同様に、ディスク制御装置40f:
今までのインタフェースの仕様と異なるインタフェース
を有する上位装置に接続した場合は、上位アダプタ41
を内容に応じて変更するだけでよい。
Therefore, according to the present invention configured as described above,
If it is desired to connect a disk depaine 5 having an interface different from the conventional interface specifications to the disk control device 40, it is only necessary to change the lower adapter 43 according to the content. Similarly, the disk controller 40f:
When connecting to a host device that has an interface that differs from the previous interface specifications, the host adapter 41
Just change it depending on the content.

次に、本発明の各部の詳細について説明する。Next, details of each part of the present invention will be explained.

第3図は第2図に示した制御部42と上位アダプタ41
トの間のインタフェースを示すブロック図である。なお
、制御部42と下位アダプタ43との間のインタフェー
スも第3図と同一構成であり、そのインタフェースも同
様に理解することができる。図において401はコマン
ド信号ラインである。このコマンド信号ライン401に
よって、制御部42から出力されるコントロール信号が
上位アダプタ41へ転送される。コントロール信号とは
データライン402にコマンドOMDが出力されている
ことを示す信号である。従って、コントロール信号を受
信した上位アダプタ41はデータライン402に出力さ
れているコマンドOMDを読取るように動作する。
Figure 3 shows the control unit 42 and host adapter 41 shown in Figure 2.
FIG. 2 is a block diagram showing an interface between Note that the interface between the control unit 42 and the lower adapter 43 has the same configuration as that in FIG. 3, and can be similarly understood. In the figure, 401 is a command signal line. A control signal output from the control section 42 is transferred to the host adapter 41 by this command signal line 401 . The control signal is a signal indicating that the command OMD is being output to the data line 402. Therefore, the host adapter 41 that has received the control signal operates to read the command OMD output to the data line 402.

402は制御部42から上位アダプタ41へのコマンド
OMDおよび制御部42と上位アダプタ41との間のデ
ータDATAの転送を行なう双方向性のデータラインで
ある。例えば制御部42が上位アダプタ41内のレジス
タ、コントロール7リツプフロツフ(図示せず)にデー
タを転送する際、あるいはデータの読取りを行なう際、
データライン402にコマンドCMDが出力すれ上位ア
ダプタ41に転送される。
A bidirectional data line 402 transfers commands OMD from the control unit 42 to the host adapter 41 and data DATA between the control unit 42 and the host adapter 41. For example, when the control unit 42 transfers data to a register in the host adapter 41, a control 7 lip-flop (not shown), or when reading data,
Command CMD is output to the data line 402 and transferred to the upper adapter 41.

4o3H!F!I込み要求@号うインである。このライ
ン403によりて、上位アダプタ41から出力される割
込み要求信号工Rが制御部42へ転送される。即ち、上
位アダプタ41が制御部42に対して(filかして欲
しい時に、上位アダプタ41内の割込み要因フリップフ
ロップ(図示せず)にその原1ηf−ttッ卜すると、
上位アダプタ41からライン403を介して制御部42
へ割込み要求信号工Rが出力さノ′シる。割込み要求信
号工Rを発生する割込み要因としては次のものがある。
4o3H! F! This is an I-inclusive request. Through this line 403, an interrupt request signal R output from the host adapter 41 is transferred to the control section 42. That is, when the host adapter 41 requests the control unit 42 to perform (fil), when the host adapter 41 sends the source 1ηf-tt to the interrupt factor flip-flop (not shown) in the host adapter 41,
Control unit 42 via line 403 from host adapter 41
An interrupt request signal R is output to the interrupt request signal R. Interrupt factors that generate the interrupt request signal R include the following.

(1)OPUIの上位装置から例えばディスク読出Lニ
ア −r y )’、 aキ込みコマンド、シークコマ
ンドの要求があった時。
(1) When a request is made from the OPUI host device, for example, a disk read command, a write command, or a seek command.

(2)アダプタ41で異常を検出して、これ以上データ
転送の続行が不可能な時。
(2) When an abnormality is detected in the adapter 41 and it is no longer possible to continue data transfer.

(3)その他制価部42にアダプタ41から何らかの情
報を伝えたい時。
(3) Other times when it is desired to convey some information from the adapter 41 to the pricing department 42.

次に404はデータ要求信号ラインである。アダプタ4
] 、 43が制御部42に対して、ディスクデバイス
5からの記出しデータを送る時又は要求する時、あるい
はディスクデバイス5への書込みデータを送る時又は要
求する時、アダプタ41 、43はこのDRQ、ライン
404を励起する。405は応答信号ラインである。上
位アダプタ41からのデータ要求DRQに対する′l+
ill 、、i1部42の応答信号を転送する。この応
答信号RQAを受けとるまでアダプタ側はデータ要求D
RQを落すことができない。
Next, 404 is a data request signal line. adapter 4
], 43 sends or requests write data from the disk device 5 to the control unit 42, or when sends or requests write data to the disk device 5, the adapters 41, 43 use this DRQ. , excites line 404. 405 is a response signal line. 'l+ for data request DRQ from host adapter 41
ill, , transfers the response signal of the i1 section 42. Until this response signal RQA is received, the adapter side does not request data D.
Unable to drop RQ.

次に、第4図を参照し、上位アダプタ41−制御部42
−下位アダプタ43間のインタフェースを説明する。な
お、上記装置はデータ転送部、コントロール部、割込制
御部の各借成要素によりなる。まず制御部42のデータ
転送部421はDRQラインを介して上位又は下位アダ
プタ41 、43からのデータ要求DRQ、を受けると
、データ転送方向に従って、DATAライン上妊アダプ
タに送るべきデータを出力したり、また上位または下位
アダプタ41 、43から送られたデータをデータ転送
部421が受は取つたりする。従って、制御部42内の
データ転送部421は、上位アダプタ41と下位アダプ
タ43のデータ転送の中継を行なっているに過ぎない。
Next, referring to FIG. 4, the host adapter 41-control unit 42
- The interface between the lower adapters 43 will be explained. Note that the above-mentioned device is composed of borrowed elements of a data transfer section, a control section, and an interrupt control section. First, when the data transfer unit 421 of the control unit 42 receives a data request DRQ from the upper or lower adapter 41 or 43 via the DRQ line, it outputs the data to be sent to the adapter on the DATA line according to the data transfer direction. Also, the data transfer unit 421 receives and receives data sent from the upper or lower adapters 41 and 43. Therefore, the data transfer unit 421 in the control unit 42 merely relays data transfer between the upper adapter 41 and the lower adapter 43.

上位斗プこは下位アダプタ41.43から制御部42に
データを送る時は、送るべきデータをDATAラインに
乗せてから、DRQラインを励起する。そして制御部4
2がデータを受は増ると、RQAライン全励起してぐる
ので、応答1ム号RQAf受は取るとDATAラインの
データを表二tカさせてもよい。
When the upper adapter sends data from the lower adapters 41, 43 to the control unit 42, it puts the data to be sent on the DATA line and then excites the DRQ line. and control section 4
When the number 2 receives more data, the RQA line is fully excited, so when the response number 1 RQAf is received, the data on the DATA line may be increased by two times.

一方、上位または下位アダプタ41 、4:3が制御部
42に対してデータを要求する時は、DRQラインを励
起する。
On the other hand, when the upper or lower adapter 41, 4:3 requests data from the control unit 42, the DRQ line is excited.

制御例部42に、LDRQラインを介しデータ要求DR
C1を受は取ると、DATAラインにデータを乗せた後
、RQAラインを励起する。
A data request DR is sent to the control example unit 42 via the LDRQ line.
When C1 is received, data is placed on the DATA line, and then the RQA line is excited.

7 P’ 7’ タgi141・43はRQA信号を受
は取ることにより、DATAライン上のデータをルリ込
む。
7 P'7' The tags 141 and 43 read the data on the DATA line by receiving and receiving the RQA signal.

本発明による制r8装置40では、アダプタ類はできる
だけ少ないハードウェアで作り、複雑な割切1等接離な
ハードウェアはできるだけアダプタ41・4:3に持た
せず、制御部42に持たせることに特徴がある。
In the control R8 device 40 according to the present invention, the adapters are made with as little hardware as possible, and complicated hardware that is divided into two parts is not provided in the adapter 41 and 4:3 as much as possible, but is provided in the control unit 42. There are characteristics.

従って、上位アダプタ4】は上位装置(OPUI。Therefore, the host adapter 4] is the host device (OPUI).

主記憶装置2)と、下位アダプタ43は下位装置(ディ
スクデバイス5)と、制?jli装詩40とのインター
フェースに必要なイh号を、フリップフロップにしたり
レジスタにしたりして持てばよい。
The main storage device 2) and the lower adapter 43 are connected to the lower device (disk device 5) and the control system. It is sufficient to have the Ih required for the interface with the JLI installation 40 in the form of a flip-flop or a register.

これらのフリップフロンブクレジスタへのデータのセッ
トや、その内容の解釈は、制御部42に任せtしばよい
The setting of data in these flip-flop book registers and the interpretation of their contents can be left to the control section 42.

制菌装置40はファームウェアによりコントロールされ
、アダプタ41−4:3内のフリップフロップ。
Sterilization device 40 is controlled by firmware and flip-flops within adapter 41-4:3.

レジスタ内の内容解釈と、こノ1.らのフリップ70ツ
プヤレジスタへのデータでットを行なう。
Interpreting the contents in the register and this 1. The flip 70 performs a data write to the sender register.

以上のように、本発明による開山装置を用いれば、上位
装置を変えるには、上位アダプタ41とファームウェア
を設計し、下位装置を変えるには、下位アダプタ43と
ファームウェアを設計すればよい。
As described above, when using the mountain-opening device according to the present invention, the upper adapter 41 and firmware can be designed to change the upper device, and the lower adapter 43 and firmware can be designed to change the lower device.

このように、汎用性の高い制御装置40ヲ得ることがで
きる。
In this way, a highly versatile control device 40 can be obtained.

以上は磁気ディスク制御値Kiに対する応用例について
述べたが、本発明を適用ず7Lば、磁気テープ制御装置
、ラインプリンタ制+11i装置等の各(111人出力
制御製尼にも応用うることができる。
The above has described an example of application to the magnetic disk control value Ki, but if the present invention is not applied, it can also be applied to a magnetic tape control device, a line printer system + 11i device, etc. (111 person output control device). .

かくして、本発明によれば、人出刃側a41装置におい
て、 ■ 各種の上位装置、下位装置に接続できる制伍装贋を
、同一アーチテクチャ−のもとに作ることができる。
Thus, according to the present invention, in the A41 device on the side of the blade, (1) It is possible to create a control device that can be connected to various higher-level devices and lower-level devices based on the same architecture.

■ 設d十工数を減らすことができる。■ The number of man-hours required for installation can be reduced.

■ 保守が簡単になる。■ Easier maintenance.

■ 小品種の金物により、多目的使用が可能になる。■ Small variety of hardware allows for multi-purpose use.

等の効果が認められる。The following effects were observed.

における構成図、第3図はこの実施例で必要なインタフ
ェース信号の説明図、第4図はこの実施例のより詳細な
構成を示すブロック図である。
FIG. 3 is an explanatory diagram of interface signals required in this embodiment, and FIG. 4 is a block diagram showing a more detailed configuration of this embodiment.

1・・・・・・CPU(中央演算処理装@)2・・・・
・・主起憶装jj号 3・・・・・・パス 4・40・・・ ディスク制御装置 5・・・・ディスクデバイス 41・・・・・・上位アダプタ 42・・・・・・制+ii1都 43・・・・・・デバイスアダプタ(下位アダプタ)4
11−421・431・・・・・・データ転送部412
・422・432・・・・・・制御部(コントロール部
)413・423・433・・・・・・割込制御部。
1... CPU (Central Processing Unit @) 2...
...Main storage device jj number 3...Path 4, 40...Disk control device 5...Disk device 41...Upper adapter 42...Control+ii1 43...Device adapter (lower adapter) 4
11-421/431...Data transfer section 412
・422, 432... Control unit (control unit) 413, 423, 433... Interrupt control unit.

Claims (1)

【特許請求の範囲】[Claims] 上位装置と入出力装置との中間にあって上位装置からの
指令を入出力装置への指令に変換する入出力制御装置に
おいて、上位装置と接続される上位アダプタと、入出力
装置と接続される下位アダプタと、前記上位アダプタと
前記下位アダプタとの間に接続される制御部とを有し、
前記制御部と前記両アダプタ間のインタフェースは同一
インタフェースで構成され、かつそのインタフェースは
少なくともデータ転送を制御する信号線と、コントロー
ルデータ転送を制御する信号線と、前記アダプタと前記
側軸部間のデータを転送する信号線と、前記アダプタか
ら前記制御部に対して割込みをかげる信号線とを具備し
ていることを特徴とする入出力制御装置。
In an input/output control device that is located between a host device and an input/output device and converts commands from the host device into commands for the input/output device, there is a host adapter connected to the host device, and a lower adapter connected to the input/output device. an adapter, and a control unit connected between the upper adapter and the lower adapter,
The interface between the control unit and both adapters is composed of the same interface, and the interface includes at least a signal line for controlling data transfer, a signal line for controlling control data transfer, and a line between the adapter and the side shaft unit. An input/output control device comprising: a signal line for transferring data; and a signal line for suppressing an interrupt from the adapter to the control unit.
JP17025882A 1982-09-29 1982-09-29 Input and output control device Pending JPS5960529A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17025882A JPS5960529A (en) 1982-09-29 1982-09-29 Input and output control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17025882A JPS5960529A (en) 1982-09-29 1982-09-29 Input and output control device

Publications (1)

Publication Number Publication Date
JPS5960529A true JPS5960529A (en) 1984-04-06

Family

ID=15901600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17025882A Pending JPS5960529A (en) 1982-09-29 1982-09-29 Input and output control device

Country Status (1)

Country Link
JP (1) JPS5960529A (en)

Similar Documents

Publication Publication Date Title
US4912633A (en) Hierarchical multiple bus computer architecture
JP4799417B2 (en) Host controller
JP2573566B2 (en) Bus converter
US4792896A (en) Storage controller emulator providing transparent resource sharing in a computer system
US5430847A (en) Method and system for extending system buses to external devices
US4682285A (en) Universal coupling means
GB1492610A (en) Data equipment for the execution of maintenance operations in an information processing system
JPS5960529A (en) Input and output control device
JPS63175962A (en) Direct memory access controller
US11809340B2 (en) Memory card for data transfer system, data storage device, system host, and memory card identification method
KR950009576B1 (en) Bus interface unit
JPH03132857A (en) Inter-cpu data transfer circuit
JP2721440B2 (en) Data copy method for auxiliary storage device
JPS61175831A (en) Data equivalent controlling system
JPS6389964A (en) Loading and confirming system for microprogram
JPS58158758A (en) Multi-cpu controlling system
JPH04120648A (en) Common bus connecting device
JPH04230564A (en) Data transfer device
JPH02211571A (en) Information processor
JPH0375895B2 (en)
JPH01173251A (en) Data transfer circuit
JPS63149748A (en) Storage device
JPH03282954A (en) Device for transferring direct memory access data
JPS61118829A (en) Transfer method for loading/unloading information on recording medium for computer system
JPH0371221A (en) Information processor