JPS5960368A - Control circuit for emergency lamp - Google Patents
Control circuit for emergency lampInfo
- Publication number
- JPS5960368A JPS5960368A JP57171941A JP17194182A JPS5960368A JP S5960368 A JPS5960368 A JP S5960368A JP 57171941 A JP57171941 A JP 57171941A JP 17194182 A JP17194182 A JP 17194182A JP S5960368 A JPS5960368 A JP S5960368A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- base
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16542—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies for batteries
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electric Status Of Batteries (AREA)
Abstract
Description
【発明の詳細な説明】
不明本発明非常灯の制御回路、更に詳しくは、非常灯電
源として用いられている蓄電池の電圧状態を監祝し、吾
屯池が異常状態になったとき警報を発する電圧監視回路
に用いる制御回路に関するものである。[Detailed Description of the Invention] Unknown The control circuit for the emergency lights of the present invention, more specifically, monitors the voltage status of the storage battery used as the emergency light power source, and issues an alarm when the Gotun Pond becomes abnormal. The present invention relates to a control circuit used in a voltage monitoring circuit.
非常灯は、通常は商用電源で点灯し、停電時に自動的に
内蔵の蓄%、池に切換えて非常点灯するものである。通
猟点灯時、非常時とも同一ランプを点灯する方式をとる
ので、ランプ等比較的短寿命の部品は通常時の点灯状態
を・見るだけで容易に寿酷の判断ができ、直ちに又挨で
きるが、内蔵蓄電池(11u當、ニツ′Jル、カドミウ
ム蓄電池を用いることが多い)は放電させてみない限り
、規定時間非常点灯できる’?t’J ’tiiがある
かどうかは容易に判別ができない。このために、蓄電池
の容拓、をff1j単に検出し、低下時に11−報表示
できるように蓄電池電圧監視回路が開発され、バッテリ
七ニ夕という名で知られている。Emergency lights are normally powered by commercial power, and in the event of a power outage, they automatically switch to a built-in storage battery and turn on in an emergency. Since the same lamp is turned on both when hunting and during emergencies, parts with relatively short lifespans such as lamps can be easily judged to have worn out just by looking at the normal lighting condition, and can be immediately replaced. However, the built-in storage battery (11U, Nitsu'Jru, cadmium storage battery is often used) can be turned on for a specified period of time unless it is discharged? It is not easy to determine whether t'J'tii exists. For this purpose, a storage battery voltage monitoring circuit has been developed that can simply detect the storage battery capacity and display an alarm when the voltage is low, and is known as a battery voltage monitoring circuit.
非常点灯基準として、冗全充電後規定時間以上有効点灯
し、却、定の明るさを維持しなけれはならない吉勘定さ
れている冗全充電後の蓄ηL池の放電充亀酌゛性を第1
図に示す。蓄電池が正常なときは、Aのようになり規定
同量1において規定′i1【用具上である。規定電圧は
1セル当り約0.9■であるので、6セルで5.4Vと
なる。一方、不良又は寿命末期の蓄電池はBのような放
Pr%4:特性を描き、規定時開′rにおいて電圧が規
定′i1.圧以下あるいは殆んど零に達してしまう。一
方、充電時の特性は、不良又は寿命末期の蓄電池であっ
ても、電池内部短絡などの場合を除いて71i圧はほぼ
正常の蓄電池と同朽度の電圧(通′帛、約1.6V/セ
ルであるので6tルで?’Lt 9.6 V )まで回
復する。よって、一定時間非常点灯した後の蓄電池電圧
を監視し、規定電圧以下であれは何らかの打報を発する
ための蓄′亀池監視装置が開発されたわけである。例え
ば、6tルのときは52〜5.4V以下で警報を出す装
置となる。又、蓄電池の充放電特性より不良又は寿命末
期の蓄電池であっても、充電時に電圧だけは回復するこ
とから、電圧が上っても検出状態を維持する、いわゆる
ヒステリシ2 %性を有する回路方式としてシュ三ット
回路を用いることがあった第2図は従来の上述のような
蓄電池電圧す;I視装置に用いるtlill衛1回路で
、この回路は抵抗R7、■く。、R3によってしステリ
シスが決定され、その値は、で示される。」一式で示さ
れる」:うに、このスレシホールF′電圧には]・ラン
ジスタのVBEが含まtlており、温度が変化するとこ
の′[1L圧値が変化する。As an emergency lighting standard, consideration is given to the efficiency of discharging and charging the storage ηL battery after redundant charging, which is considered to be effective lighting for a specified period of time after redundant charging and maintaining a constant brightness. 1
As shown in the figure. When the storage battery is normal, it will be as shown in A, and the specified amount is 1 and the specified 'i1 [on the tool]. Since the specified voltage is about 0.9V per cell, it is 5.4V for 6 cells. On the other hand, a storage battery that is defective or at the end of its life has a discharge characteristic as shown in B, and the voltage at the specified time of open 'r is the specified 'i1. The pressure reaches below or almost zero. On the other hand, even if a storage battery is defective or at the end of its lifespan, the 71i voltage is approximately the same voltage as a normal storage battery (generally about 1.6V), even if the battery is defective or at the end of its lifespan. /cell, so it recovers to ?'Lt 9.6 V) at 6t. Therefore, a storage battery monitoring device was developed that monitors the storage battery voltage after the emergency lighting has been turned on for a certain period of time, and issues some kind of notification if the voltage is below a specified voltage. For example, when the voltage is 6 tons, the device will issue an alarm at 52 to 5.4V or less. In addition, even if the storage battery is defective due to its charge/discharge characteristics or is at the end of its lifespan, the voltage will recover during charging, so the circuit system has so-called 2% hysteresis, which maintains the detection state even if the voltage increases. FIG. 2 shows a conventional storage battery voltage control circuit as described above, which is used in a visual device, and this circuit is connected to a resistor R7. , R3 determines the steresis, the value of which is denoted by . ``Indicated by a set'': As shown, this threshold F' voltage includes the VBE of the transistor, and when the temperature changes, this '[1L pressure value changes.
VBEの温度係数は約−2m v / ’Oであり、5
0′Cの変化で0.1■変化して好ましくない。丈に、
従来の非常灯のff1lJ御回路は、小型化のためにチ
ップ部品を用いて高密度実装を行なっているが、チップ
部品は本来ディスクリートであり、個々の部品ばらつき
を考l・λI、した設計がなされているが、部品のラン
ク分は等コストアップの要因が多く、かつチップ実装を
行なってもある程ハぢ以下の容積にならず、器、g l
li込みのとき器具の大きさに制約があるという欠点を
・有していた。The temperature coefficient of VBE is approximately -2 mv/'O and 5
A change of 0'C causes a change of 0.1■, which is not desirable. In length,
Conventional emergency light ff1lJ control circuits use chip components for high-density mounting in order to achieve miniaturization, but chip components are inherently discrete, and the design takes into account variations in individual components. However, there are many factors that increase the cost depending on the rank of the component, and even if chips are mounted, the volume cannot be reduced to a certain level, and the size of the container, g l
It had the disadvantage that there were restrictions on the size of the equipment when it was included.
本発明はかかる点にNみてなされたもので、その目的と
するLころは、温度IFヶ性を改善し、1チツ″jIC
化できるようにして小型高密度実装を可能にし、大+1
3なコストダウン全はかることにあり、他の目的とする
七ころは、鋭俊な切換特性を得ることにあり、丈に他の
目的とするところは、lチップIC化を一層容易にする
ことにある。以下実施例により本発明の詳細な説明する
。The present invention has been made in consideration of this point, and its objective is to improve the temperature IF resistance and improve the temperature IF resistance of the L roller.
It enables compact and high-density mounting, and has a large +1
Another objective is to achieve sharp switching characteristics, and another objective is to make it easier to convert into l-chip ICs. It is in. The present invention will be explained in detail below with reference to Examples.
第8図において、(1)は差動増巾器で、トランジスタ
Q1、Q2、抵抗R1、R2、R3により形成されるも
のである。f2) /rJ: システリシス回路で、ト
ランジスタQ、I抵抗R,,1<6で形成され、(3)
は出方回路で、トランジスタQ4%抵抗R2、R8で形
成する。In FIG. 8, (1) is a differential amplifier, which is formed by transistors Q1, Q2, and resistors R1, R2, and R3. f2) /rJ: A systeresis circuit, formed by a transistor Q, an I resistance R,,1<6, (3)
is an output circuit formed by a transistor Q4% and resistors R2 and R8.
今、差動増巾器+1)の一方のトランジスタ。2のベー
スに基準電圧VRefを印加し、他方のトランジスタQ
1のベース(ては比較すべき電圧VINを抵抗R,、■
<6で分圧されブこ電圧が印加される。もし、トランジ
スタQ1のベース荀、位がQ2のベース〜5位より低い
ときは、Q2がオンするため1〜ランジスタ(4がオシ
し、抵抗R7、R8に′川流が流れる。よって抵抗R8
に1L圧が発生し、トう、7ジスタ暗が1ンし、抵抗R
。Now, one transistor of the differential amplifier +1). 2, the reference voltage VRef is applied to the base of the other transistor Q
1 base (the voltage VIN to be compared is connected to the resistor R,,■
A voltage divided by <6 is applied. If the base level of transistor Q1 is lower than the base level of Q2, Q2 turns on, transistors 1 to 4 turn on, and a current flows through resistors R7 and R8.
1L pressure is generated, 7 resistors are turned 1, and resistance R
.
が抵抗R6と並列に入ることになり、合成抵抗はI(6
単体より下がる。よってトランジスタリ、のベースに加
わる電圧はIく。単体のときより士がることになる0そ
こで・ トランジスタQIのベース11.、圧がQ2の
ペース′電圧より上昇し、差」−ψ」シー7 +lj器
+1)が反転すると、l−ランジスタQ、がオフし、(
43のベースが接地されるためオフとなり、抵抗R,が
I<6より切り離されてトランジスタQ1のベース↑)
]、圧は同じ入力電圧VINに対して抵抗P、が入って
いたときより」−昇する。しかして、入力電圧VINが
下降してくると入力11i、LfVxNが上昇のときよ
りも低い…7圧にならな・)と走動増1↑J器(+)が
反転しない。これをクラフ化すると第4図のようになり
、第4図において、低い方の電圧を表示素子オン電圧(
5,2v)、高い方のtlf If を表示素子オフ電
圧(9,6■)とすれば、II′i、圧監視回路がtj
4成できる。is connected in parallel with resistor R6, and the combined resistance is I(6
lower than that of a single unit. Therefore, the voltage applied to the base of the transistor is I. Therefore, the base of transistor QI 11. , the pressure rises above the pace' voltage of Q2, and the difference "-ψ" (+lj+1) is reversed, the l-transistor Q is turned off, and (
Since the base of 43 is grounded, it is turned off, and the resistor R, is separated from I<6, and the base of transistor Q1 ↑)
], the voltage increases compared to when the resistor P was included for the same input voltage VIN. Therefore, when the input voltage VIN falls, the input 11i, LfVxN becomes lower than when it rises...7 voltage) and the running increaser 1↑J unit (+) does not invert. When this is graphed, it becomes as shown in Fig. 4. In Fig. 4, the lower voltage is expressed as the display element on-voltage (
5, 2v), and if the higher tlf If is the display element off voltage (9, 6■), then II'i, the pressure monitoring circuit is tj
I can do 4 things.
磐58図の回路で以下の定数でシ三ニレ−ジョンを行な
った。A simulation was performed using the circuit shown in Figure 58 with the following constants.
R+ ” R,−二 2K Ω 、 Rs ”
I K Ω 、 R,=8K Ω 、 I<5
−10K Ω 、 R,:3K Ω 、 R,=+
<、=5K Ω 、 (J+ ” CJ2 ”
Q、=E11、Q、=E28A
その結果は第5図のようになり、切換りのときの変化が
鈍い。即ち、2つのスレシホールド電圧での回路の反応
が遅いため、例えは、入力電圧VINが徐々に下がり、
5.8■より5.OVにかけて回路が徐々に反転してい
る。このような状態では、電圧が5.4V程度では回路
の状態が不安定となり、好祉しくない。よって、この切
換りをシセーづにする工夫が必要である。この切換りの
悪い現象は、トランジスタCJ3がオフよりオン′\の
切換りの悪さより起り、その原因は、抵抗R,,R2が
小さく、トランジスタQ4のオン、オフ特性の悪化、ふ
・よひトランジスタ92.のベース電流が小さく、コレ
クタ電流が充分流れないため、オン、オフ特性の悪化等
が挙けられる。R+ "R, -2 2K Ω, Rs"
IKΩ, R,=8KΩ, I<5
-10KΩ, R,:3KΩ,R,=+
<,=5K Ω, (J+ "CJ2"
Q, = E11, Q, = E28A The result is as shown in Fig. 5, and the change at the time of switching is slow. That is, since the circuit response at two threshold voltages is slow, for example, when the input voltage VIN gradually decreases,
5. From 8■5. The circuit is gradually inverted towards OV. In such a state, if the voltage is about 5.4V, the state of the circuit becomes unstable, which is not good for welfare. Therefore, it is necessary to devise a way to make this switching every time. This phenomenon of poor switching occurs due to poor switching of the transistor CJ3 from on to off.The cause is that the resistances R, R2 are small, and the on/off characteristics of the transistor Q4 are deteriorated. Transistor 92. The base current is small and the collector current does not flow sufficiently, resulting in deterioration of on/off characteristics.
第6図は本発1ル」の他の実施例で、第3図の実施例に
おける上述のような問題点を力・を決するものであり、
トランジスタQ5、Q6で能動負荷を構成して差!lI
b増巾器(1)の負荷とし、しステリシス回路(2)を
トランジスタ嗜と抵抗1<、の並列回路で構成している
。したがって、トランジスタQ、のオンにより抵抗に4
全短絡したとき、トランジスタQ1のペース電比VBは
lく。Fig. 6 shows another embodiment of the present invention, which solves the above-mentioned problems in the embodiment of Fig. 3.
Transistors Q5 and Q6 form an active load and the difference! lI
A steresis circuit (2) is used as a load for the amplifier (1), and is composed of a parallel circuit of a transistor (1) and a resistor (1). Therefore, when the transistor Q is turned on, the resistance becomes 4.
When the transistor Q1 is completely short-circuited, the pace voltage ratio VB of the transistor Q1 is l.
Vn ξ−−−□ ・ VIN Rs +r<。Vn ξ−−−□・ VIN Rs+r<.
となり、トランジスタQ3がオフで抵抗1<、が挿入さ
れたときは、
R4+ R5+RR
となる。−力、このトランジスタ轄のオン、オフを1l
il]御できる信号は、出力回路(3)であり差動増r
9器(1)において、トランジスタQ2がオン、即ち、
VRef)V Bのとき、トランジスタQ4がオンし、
トランジスタQ7がオンすることによってトランジスタ
(、J3がオシとなる。1〜ランジスタQ7を抵抗にし
ないのは、トランジスタQ3のVBEの温反特性全考慮
したためで、このように構成することによりトランジス
タQ3のVBEの温度係数を打ち消すことができる。When transistor Q3 is off and resistor 1<, is inserted, R4+R5+RR. - power, turn on and off this transistor by 1l
The signal that can be controlled is the output circuit (3) and the differential amplifier r
In device 9 (1), transistor Q2 is on, i.e.
When VRef)VB, transistor Q4 turns on,
When the transistor Q7 is turned on, the transistor (J3) is turned on. The temperature coefficient of VBE can be canceled out.
しステリシス特性は、l・ランジスタQ、が1ンのとき
の1−ランジスタCI!+のベース市、圧がトランジス
タQ3がオフのときより低いため、入力電圧VINが上
昇するときのトランジスタQIのベース電圧が入力電圧
VINが下降するときより高くなるように抵抗1〈4、
R5、R6をJx択することによって得られる。The steresis characteristic is 1-transistor CI! when l-transistor Q is 1. Since the base voltage of + is lower than when transistor Q3 is off, resistor 1<4, so that the base voltage of transistor QI when input voltage VIN rises is higher than when input voltage VIN falls.
It is obtained by selecting R5 and R6 by Jx.
第6図の回路で以下の定数でシ三ニレ−ジョンを行なっ
た。A simulation was performed using the circuit shown in FIG. 6 with the following constants.
R* = I K Ω 、 R1= 8にΩ、
Ra ” 18 K Ω 、 R,= 2.4にΩ
、R,=5にΩ、QI” Qz = (J7 = E
11、QI = Qs = Q6=E28A、Q3=E
12
その結果は第7図のように、シ12−プな遷移特性(±
0.1v以内)を示す結果が得られた。又、スレシホー
ル+f:電圧も52■(下限)、9.6V(上限)が得
られている。しかるに、この第6図の実施例に心っても
着士の問題点があることが判った。R* = I K Ω, R1 = 8Ω,
Ra ” 18 K Ω, R, = 2.4 Ω
, R, = 5 to Ω, QI” Qz = (J7 = E
11, QI = Qs = Q6 = E28A, Q3 = E
12 As shown in Figure 7, the results show a 12-shape transition characteristic (±
The results showed that (within 0.1v). Further, the threshold voltage +f: 52V (lower limit) and 9.6V (upper limit) were obtained. However, it has been found that there are some problems with the embodiment shown in FIG. 6.
それは、抵抗l<4をバイパスするl・ランジスタQ3
の鋤きは、トランジスタQ3とQIがバレントミラーを
形成していることにより、1〜ラシジスタQ7に流れ込
んだ電6【1分だけトランジスタQ1のコレクタに電流
を引き込むことにより、抵抗R5,1く。に流れてきた
電流全トランジスタQ3の力へ引き込んで、抵抗R4を
バイパスさぜるという思想に基づいている。It is L transistor Q3 which bypasses resistor l<4.
Since the transistors Q3 and QI form a current mirror, the current that has flowed into the resistor Q7 is drawn into the collector of the transistor Q1 for 1 minute, which causes the current to flow into the resistor R5,1. This is based on the idea that all the current flowing through the transistor Q3 is drawn into the power of the transistor Q3, thereby bypassing the resistor R4.
しかし、この回路をIC化した場合、つぎのような問題
点がある。即ち、PNPトランジスタQ4は、通常のI
Cプ01!スにおいてはラテラルPNPトランジスタで
あり、コレクタ1()7流に対するhFE特性は、コレ
クタ電流の増加とともに急激にhpaが減少するという
問題がある。もちろん、パーティカルP N P l−
ランジスタをL目いることができるプロセスもあるが、
処理回数が増加するためプロ七スが複頼、になりコスト
高となる。又、ラテラルP N P I−ランジスタを
複数個用いてIAEすことのできる〕レクタ亀流を増加
させるという考え方もあるが、もともとPNPI−ラン
ジスタよりIIFEが小さいため、ベース電流が増加し
、ひいては能動負荷Q6に員担をかけることになり、回
路動作上不安定となる。又、P N P l−ランジス
タ開積を大きくすることは、ひいてはチップ面積の増大
にもつながり、好ましくない。However, when this circuit is integrated into an IC, the following problems arise. That is, the PNP transistor Q4 is a normal I
Cpu01! The transistor is a lateral PNP transistor, and the hFE characteristic for the collector 1 ( ) 7 current has a problem in that hpa rapidly decreases as the collector current increases. Of course, particle P N P l-
There is also a process that can make L-th transistor,
As the number of processing increases, Pro-7 is required to be re-requested multiple times, resulting in high costs. There is also the idea that IAE can be performed by using multiple lateral PNP I-transistors to increase the rector current, but since IIFE is originally smaller than that of the PNP-I transistor, the base current increases and the active current increases. The burden will be placed on the load Q6, resulting in unstable circuit operation. Further, increasing the open area of the P N P I-transistor is not preferable because it also leads to an increase in the chip area.
り58図は本発明の丈に他の実施例で、第6図に示す実
施例の」―述の問題点を解消するもので、PNP)ラン
ジスタQs、Q、lで能動負荷を構成し、差動増巾器(
3)の負荷とする。トランジスタQ、のベースには、入
力電圧VINを抵抗夏り1、R,、R6で分圧し、抵抗
R6とR,の叉点の電圧を供給する。トランジスタQ2
のベースにに、基準電圧Vii6fを入力する。トラン
ジスタQ2とQ6のコレクタ同志の接続点よりトランジ
スタQ4により出力をとり出し、トランジスタQ8の1
三ツタフォロワにて出力をとり出す。トランジスタロ3
ハしステリシス回路(2)を形成するトランジスタで、
出力がI]レベルのとき抵抗R,を短絡する。トランジ
スタQ2はトランジスタQ3のベース、1三ツタ間の温
度係数を相殺するだめのものである。−ここで、基準電
圧■Refには安定化電源金利用する。温度、入力電圧
に安定な安定化電源回路が数多く公知であるので、これ
を利用する。Figure 58 shows another embodiment of the present invention, which solves the problems described in the embodiment shown in Figure 6, in which an active load is configured with PNP transistors Qs, Q, and l. Differential amplifier (
3). The input voltage VIN is divided by resistors R1, R, and R6, and the voltage at the intersection of resistors R6 and R is supplied to the base of the transistor Q. Transistor Q2
A reference voltage Vii6f is input to the base of . The output is taken out by the transistor Q4 from the connection point between the collectors of the transistors Q2 and Q6, and the output is taken out by the transistor Q8.
Take out the output using the Mitsuta follower. transistorro 3
A transistor forming the steresis circuit (2),
When the output is at the I] level, the resistor R is shorted. The transistor Q2 is used to cancel the temperature coefficient between the base and the base of the transistor Q3. -Here, a stabilized power supply is used for the reference voltage Ref. There are many well-known stabilized power supply circuits that are stable with respect to temperature and input voltage, and these are used.
今、トラ、7ジスタQlのベース電圧かトランジスタQ
2のベース′r:、圧より低いときは、トランジスタQ
+オフ、Q2オシのため、トランジスタQ、がオンし、
トラ、、/ジメタ08がオンで、トランジスタQ3がオ
ンとなり、抵抗1<4はトランジスタ(J3によってバ
イパスされる。したがってトう、1./ジスタ賄が反転
するベース電圧VBHは、トランジスタQ3のVca(
sat)を無視すると、
で示される。−たん反転すると、l・ランジスタQ3が
オフとなり、抵抗1く。が回路に挿入されるため反転電
圧VBt、は、
となる。この実施例によるとトラ、、7ジスタ(、J4
の出力はトランジスタ匂、により1段バ・ンファされ、
出力もトランジスタQ8のエミッタフォロワでトリ川さ
れるため、第6図の実施例による問題点がなく、良好に
動作し得る。動作例として、
R,=3K Ω 、 R,=18にΩ 、 R6=
2゜4にΩ 、 Vuef=1.2V
を用いたときのVBH% VBLを実験的に求めたとこ
ろ、
VBH= 9.7 V (計算値10.2V)Vnt、
= 5.2 V (fJ士算 値 5.2V)と
なった。Now, the base voltage of the 7 transistor Ql or the transistor Q
Base 'r of 2: When lower than the voltage, the transistor Q
+ off, Q2 turns on, so transistor Q turns on,
When the transistor 08 is on, the transistor Q3 is on, and the resistor 1<4 is bypassed by the transistor (J3. Therefore, the base voltage VBH at which the transistor 08 is inverted is equal to the Vca of the transistor Q3. (
sat), it is shown as . - When it is reversed, transistor Q3 turns off and resistor 1 decreases. is inserted into the circuit, so the inversion voltage VBt is as follows. According to this example, Tora, , 7 Jista (, J4
The output of is buffered one stage by a transistor,
Since the output is also fed to the emitter follower of the transistor Q8, there are no problems caused by the embodiment of FIG. 6, and the embodiment can operate satisfactorily. As an example of operation, R,=3KΩ, R,=18Ω, R6=
When VBH% VBL was experimentally determined using Ω at 2°4 and Vuef=1.2V, VBH=9.7V (calculated value 10.2V)Vnt,
= 5.2 V (fJ calculation value 5.2 V).
叙上のように本発明は、2個のトランジスタで形成した
差動増[1]器の一方の入力に基1s電圧を印加し、他
方の入力に非常灯の蓄電池より得た比較すべき電圧を抵
抗で分圧して印加し、前記差動増巾器の基準電圧を印加
したトランジスタのコレクタ全出力回路に接続し、前記
差動増巾器の他方の入力回路に接続したしステリシス回
路の入力に1「1記出力回路を接続したから、温度特性
を教官できる上、1チツプIC化が可能で、小型高密度
実装ができて大巾なコストタウンができ、又、差動増r
iJ器に能動負荷を接続し、しステリシス回路をトラン
ジスタにより分圧抵抗を短絡するl111<シたから1
、鋭俊な切ルさ特性を復ることができて安定に動作でき
、丈に又、出力1[4i路に1三・ンタフツロワ回路を
接続しだから、■チップIC化を一層容易にできるとい
う効果全奏するものである0As described above, the present invention applies a base voltage of 1 s to one input of a differential amplifier [1] formed by two transistors, and applies a voltage to be compared obtained from an emergency lighting storage battery to the other input. is applied after being divided by a resistor, connected to the collector full output circuit of the transistor to which the reference voltage of the differential amplifier was applied, and connected to the other input circuit of the differential amplifier. 1. Since the output circuit described in 1 is connected, temperature characteristics can be studied, it is possible to use a single chip IC, compact and high-density packaging is possible, and a large cost reduction can be achieved.
Connect an active load to the iJ device, and short-circuit the voltage dividing resistor using a transistor in the steresis circuit.
It is possible to restore the sharp cutting characteristics, operate stably, and connect the output 1[4i path with a 13-inverter circuit, making it easier to convert into chip ICs. 0 that has all the effects
【図面の簡単な説明】
ガ51図Q」非′帛灯に便用する砥111.池の充放電
特性図、第2図は従来の非常幻のNiす御回路の回路図
。
第3図は本発明の一実M11例の回路1ス1、第4図は
同」−の特4を図、第5図は同上の去1、倹結果による
特性図、第(1図は不発す」の他の去於1例の回路図、
第7図は同」−の実験結果による!tT性図、第8図は
不発り]の丈に他の実施例の回路図である。
fl+−差励増+lJ器、(2)・しステリシス回路、
(3)・・・出力回路、Q3、Q2、Q、・・・トラン
ジスタ、R6、r<、・・・分圧抵抗、Vnef・・・
基準電圧、VIN・・・入力′!J、圧、す5、Q6・
・・能虫υi’L ’mとしてのトランジスタs Qs
・・・エミッタフォロワを形成するトランジスタ。
代理人 弁理士 石 LIJ 長 七ll 図
t!に3図
慎4図
Q3オフ Q3オン雄5[4
第6図
@57図
5.2V 9.6V V
IN手続補正書(自宅)
昭和58年4 月411
特許庁長官殿
1、事件の表示
+1U和57 ?4ffrl’dffi 171941
Q2、発 リj の名称
非常灯の利御回路
3、補i、lEをする者
事件との関係 特許出願人
住 所 人販府門真市大字門真1048番地名 M
i (583)松下電工株式会社代表者小 林 郁
4、代理人
郵便番号 530
5、補正命令の日付
自 発
7、補正の対象
別紙の通り
訂 IE 書
願身番号 特願昭57−171941す1、末頼1
.l’]細市第凸貝2行目の「期定」を1規定」と削I
E致します。
2、同上第7頁7行目の全文を削除し、以下の丈を挿入
致します。
「Qs(小イnり用NPN)5−/、;ス5)、Q4(
小(ffi ”J用PNPh57/、;ス51 )J3
゜ 同上第9貢15行目乃至10行目の全文を11す除
し、以Fの文全挿入致します。[Brief explanation of the drawings] Figure 51. Figure 2 is a circuit diagram of a conventional Ni control circuit. Fig. 3 shows circuit 1s1 of one example of M11 according to the present invention, Fig. 4 shows characteristic 4 of the same example, Fig. A circuit diagram of another example of "misfire",
Figure 7 is based on the experimental results. Figure 8 is a circuit diagram of another embodiment. fl+-differential excitation booster + lJ device, (2) steresis circuit,
(3)... Output circuit, Q3, Q2, Q,... Transistor, R6, r<,... Voltage dividing resistor, Vnef...
Reference voltage, VIN...input'! J, Pressure, Su5, Q6・
・Transistor s Qs as Nomushi υi'L 'm
...A transistor that forms an emitter follower. Agent Patent Attorney Ishi LIJ Chief 7ll Figure t! 3 Figure Shin 4 Figure Q3 Off Q3 On Male 5 [4 Figure 6 @57 Figure 5.2V 9.6V V
IN Procedure Amendment (Home) April 1981 411 Commissioner of the Patent Office 1, Indication of case + 1U sum 57? 4ffrl'dffi 171941
Q2. Name of originator Relation to emergency lighting control circuit 3, supplementary i, lE case Patent applicant address Address 1048 Kadoma, Kadoma City, Jinhanfu M
i (583) Matsushita Electric Works Co., Ltd. Representative Iku Kobayashi 4, agent postal code 530 5, date of amendment order 7, subject of amendment as per the attached sheet IE Application number Patent application 171941-1 , Sueyori 1
.. l'] In the second line of Hosoichi's convex shell, delete "Term" as "1 stipulation".
I will do E. 2. Delete the entire sentence on page 7, line 7 of the same page, and insert the following length. "Qs (NPN for small grades) 5-/, ;s5), Q4(
Small (ffi “J for PNPh57/,;S51) J3
゜ The entire text of lines 15 to 10 of Tribute No. 9 above is deleted by 11, and the entire text of F is inserted.
Claims (1)
の入力に基準電圧を印加し、他方の入力に非常灯の蓄電
池電圧より得た比較すべき電圧を抵抗で分圧して印加し
、前記差動増巾器の基準電圧を印加したトランジスタの
コレクタを出力回路に接続し、前記差動増巾器の他方の
入力回路に接続したしステリシス回路の入力に前記出力
回路を接続して成ることを%徴とする非常灯の制御回路
。 (2)差動増巾器に能動負荷を接続し、しステリシス回
路をトランジスタにより分圧抵抗を短絡する如く構成し
て成ることを特徴とする特許請求の範囲第1項記載の非
常灯の制御回路。 (8)出力回路にl:ツタフオDワ回路を接続して成る
ことを特徴とする特許請求の範囲第1項又は第2項記載
の非常灯の制御回路。[Claims] (1) A reference voltage is applied to one input of a differential amplifier formed by two transistors, and a voltage to be compared obtained from the emergency light storage battery voltage is applied to the other input of the differential amplifier. The collector of the transistor to which the reference voltage of the differential amplifier was applied was connected to the output circuit, connected to the other input circuit of the differential amplifier, and the voltage was applied to the input of the steresis circuit. An emergency light control circuit that consists of connecting an output circuit. (2) Control of emergency lighting according to claim 1, characterized in that an active load is connected to the differential amplifier, and the steresis circuit is configured to short-circuit the voltage dividing resistor using a transistor. circuit. (8) An emergency light control circuit according to claim 1 or 2, characterized in that the output circuit is connected to an ivy power D circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57171941A JPH0731231B2 (en) | 1982-09-30 | 1982-09-30 | Voltage comparison circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57171941A JPH0731231B2 (en) | 1982-09-30 | 1982-09-30 | Voltage comparison circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5960368A true JPS5960368A (en) | 1984-04-06 |
JPH0731231B2 JPH0731231B2 (en) | 1995-04-10 |
Family
ID=15932644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57171941A Expired - Lifetime JPH0731231B2 (en) | 1982-09-30 | 1982-09-30 | Voltage comparison circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0731231B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10802526B1 (en) | 2019-07-22 | 2020-10-13 | Kabushiki Kaisha Toshiba | Input circuit |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5335465A (en) * | 1976-09-14 | 1978-04-01 | Sony Corp | Differential input type trigger circuit |
JPS5356531U (en) * | 1976-10-18 | 1978-05-15 | ||
JPS53144237A (en) * | 1977-05-23 | 1978-12-15 | Hitachi Ltd | Differential amplifier |
JPS54151360A (en) * | 1978-04-11 | 1979-11-28 | Mitsubishi Electric Corp | Schmitt trigger circuit |
JPS5550418A (en) * | 1978-10-05 | 1980-04-12 | Ishikawajima Harima Heavy Ind Co Ltd | Degassing method for molten steel |
JPS55127725A (en) * | 1978-12-29 | 1980-10-02 | Mitsubishi Electric Corp | Voltage comparator |
JPS55152472U (en) * | 1978-09-20 | 1980-11-04 | ||
JPS5687919A (en) * | 1979-12-18 | 1981-07-17 | Matsushita Electric Ind Co Ltd | Schmitt circuit |
JPS5745715A (en) * | 1980-09-01 | 1982-03-15 | Matsushita Electric Ind Co Ltd | Schmitt trigger circuit |
-
1982
- 1982-09-30 JP JP57171941A patent/JPH0731231B2/en not_active Expired - Lifetime
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5335465A (en) * | 1976-09-14 | 1978-04-01 | Sony Corp | Differential input type trigger circuit |
JPS5356531U (en) * | 1976-10-18 | 1978-05-15 | ||
JPS53144237A (en) * | 1977-05-23 | 1978-12-15 | Hitachi Ltd | Differential amplifier |
JPS54151360A (en) * | 1978-04-11 | 1979-11-28 | Mitsubishi Electric Corp | Schmitt trigger circuit |
JPS55152472U (en) * | 1978-09-20 | 1980-11-04 | ||
JPS5550418A (en) * | 1978-10-05 | 1980-04-12 | Ishikawajima Harima Heavy Ind Co Ltd | Degassing method for molten steel |
JPS55127725A (en) * | 1978-12-29 | 1980-10-02 | Mitsubishi Electric Corp | Voltage comparator |
JPS5687919A (en) * | 1979-12-18 | 1981-07-17 | Matsushita Electric Ind Co Ltd | Schmitt circuit |
JPS5745715A (en) * | 1980-09-01 | 1982-03-15 | Matsushita Electric Ind Co Ltd | Schmitt trigger circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10802526B1 (en) | 2019-07-22 | 2020-10-13 | Kabushiki Kaisha Toshiba | Input circuit |
Also Published As
Publication number | Publication date |
---|---|
JPH0731231B2 (en) | 1995-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4342953A (en) | Battery protection circuit | |
US3808499A (en) | Auxiliary lighting system | |
JPH04156233A (en) | Charging equipment | |
JPH07175537A (en) | Voltage regulator | |
JPS5960368A (en) | Control circuit for emergency lamp | |
US4074170A (en) | Voltage regulator with thermal overload protection | |
EP0090035A1 (en) | Voltage regulation and battery dissipation limiter circuit | |
US4868706A (en) | Protection circuit for a battery charger | |
JP3278487B2 (en) | Rechargeable power supply | |
JP3216172B2 (en) | Battery charger | |
JP3424707B2 (en) | Charge / discharge control circuit | |
US3255398A (en) | Standby battery network | |
JP3480910B2 (en) | Sensor circuit | |
JPS6142174Y2 (en) | ||
JPH06189461A (en) | Battery device | |
JP2952315B2 (en) | Storage battery device | |
JP2602732Y2 (en) | Capacitor charger | |
JPH07154922A (en) | Backup power source | |
JPS5833940A (en) | Charger for battery | |
JPH0260435A (en) | Backup power source equipment | |
JPS59156124A (en) | Power source backup circuit | |
JPS60120415A (en) | Backup circuit | |
JPH043556Y2 (en) | ||
JPS58212335A (en) | Power interruption compensating circuit with charging function | |
JPS59139829A (en) | Solar battery generating circuit |