JPS5953921A - Electronic control device - Google Patents

Electronic control device

Info

Publication number
JPS5953921A
JPS5953921A JP57164697A JP16469782A JPS5953921A JP S5953921 A JPS5953921 A JP S5953921A JP 57164697 A JP57164697 A JP 57164697A JP 16469782 A JP16469782 A JP 16469782A JP S5953921 A JPS5953921 A JP S5953921A
Authority
JP
Japan
Prior art keywords
circuit
voltage
time
transistor
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57164697A
Other languages
Japanese (ja)
Inventor
Takayuki Tsujii
孝之 辻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP57164697A priority Critical patent/JPS5953921A/en
Publication of JPS5953921A publication Critical patent/JPS5953921A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE:To suppress the malfunction of a system at the time of resetting, by setting forcibly an interface means which receives directly an output of a main control means, to the inactive state for a prescribed time from the time when an electric power source is turned on or the system is reset. CONSTITUTION:When an electric power source switch 3 is turned on, an electric power source for an electronic circuit, which is smoothed by a capacitor 27 through an electric power source transformer 5 and diodes 6, 7 is aroused. A constant-voltage circuit CV supplies DC constant-voltage to a main control means MCU46. Rise of power supply voltage of the MCU46 is not attained instantaneously, but a time delay is generated. On the other hand, voltage of a resetting circuit RE also rises slowly. A Zener diode 37 does not conduct until reaching breakdown voltage, and a transistor 45 remains off. Accordingly, a ground terminal 43T of a driving circuit 43 being an interface means is in a floating state, and is set forcibly to the inactive state. Therefore, a control signal of malfunction of the MCU46 is not transferred to loads 9, 16 and 20.

Description

【発明の詳細な説明】 この発明は、主たる制御手段としてマイクロコンピュー
タ等のLSIを備える電子制御″装置に関し、特に、リ
セット時における制御の改良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic control device equipped with an LSI such as a microcomputer as a main control means, and particularly relates to an improvement in control at the time of reset.

LSIであるマイクロコンピュータ(以下、MCUとい
う)を備える電子制御装置により民生機器(たとえばク
ーラー、洗濯機など)の実作動を制御するシステムか普
及しているが、このようなシステムにおいて、機器を実
作!IiIノさせる前に電子制御装置を初期状態にする
だめ、システムリセットを実行する。通常は、電源投入
に応じて自動的にリセット信号か作成され、MCUに入
力される。
Systems that control the actual operation of consumer appliances (e.g. coolers, washing machines, etc.) using electronic control units equipped with microcomputers (hereinafter referred to as MCUs), which are LSIs, have become widespread. Made! In order to return the electronic control unit to its initial state before restarting the system, perform a system reset. Normally, a reset signal is automatically created and input to the MCU when the power is turned on.

リセット信号の入ノJされる時間か、八ICUのインス
トラクションサイクルの4〜10倍程度であればMCU
内のレジスタやメモリ内容がクリアされるが、リセット
信号初期(インストラクションサイクルの4〜10倍の
期間内)では?vl CUのリセットが不充分で、秩序
ある信号が出力されない。
If the reset signal input time is about 4 to 10 times the instruction cycle of 8 ICUs, the MCU
The registers and memory contents within are cleared, but what happens at the initial stage of the reset signal (within a period of 4 to 10 times the instruction cycle)? vl CU reset is insufficient and orderly signals are not output.

すなわち、上記期間ではM CUの正常動作の保証はな
く、いわゆる誤動作の領域となる。したがって、電子制
御装置が誤動作すれば、その制御出力が人力される機器
自身が誤作動し、機器としての仕様を満足しないはか9
かシステムの損傷ないしは他の周辺機器にも悪影響を及
ぼす間頌があった。
That is, during the above period, there is no guarantee that the MCU will operate normally, and the period will be in the so-called malfunction area. Therefore, if the electronic control device malfunctions, the equipment whose control output is manually operated may malfunction and fail to meet the specifications of the equipment.
There were some notes that could damage the system or adversely affect other peripherals.

本発明は、上記間覇点に鑑みなされたもので、リセット
時におけるシステムの誤作動を阻止することを目的とし
、リセット時、MCUから誤作動の1言号が出力されて
も機器側に何の影響も及ぼさない電子制御装置を提供す
るものである。
The present invention was created in view of the above points, and aims to prevent malfunction of the system at the time of reset. The present invention provides an electronic control device that does not have the influence of

即ち、本発明の電子制御装置は、機器側の負荷を駆動制
御する主たる制御手段(MCU)の出力を直接受けるイ
ンターフェース手段を、電源投入時又はシステムリセッ
ト時よシ所定時間の間、動作不能に強制する回路手段を
備えて、リセット動作初期におけるMCUの誤動作出力
が機器側に伝達されるのを阻止するようにしたことを基
本的な特徴とする。
That is, the electronic control device of the present invention disables the interface means that directly receives the output of the main control means (MCU) that drives and controls the load on the equipment side for a predetermined period of time such as when the power is turned on or when the system is reset. The basic feature is that a compulsory circuit means is provided to prevent the malfunction output of the MCU from being transmitted to the equipment side at the initial stage of the reset operation.

本発明の好ましい態様においては、前記インターフェー
ス手段がドライバ回路であり、前記動作不能に強制する
回路手段には、エミッタ接地のトランジスタと、該トラ
ンジスタのベースにアノードを接続したツェナーダイオ
ードと、該ツェナーダイオードのカソードに接続した時
定数を与える回路と、前記トランジスタのコレクタに前
記ドライバ回路の接地端子を接続する接1読ラインを含
み、前記時定数回路の時定数とツェナーダイオードの降
伏電圧を適過に選択し、前記トランジスタを前記した所
定時間だけ不導通とすることによI) AiJ記ドライ
バ回路の接地端子をフローティング状態に強制してドラ
イバ回路を不作動化するものである。
In a preferred embodiment of the present invention, the interface means is a driver circuit, and the circuit means for forcing the circuit to be inoperable includes a transistor with a common emitter, a Zener diode whose anode is connected to the base of the transistor, and a Zener diode with an anode connected to the base of the transistor. a circuit that provides a time constant connected to the cathode of the transistor, and a grounding line that connects the ground terminal of the driver circuit to the collector of the transistor, and adjusts the time constant of the time constant circuit and the breakdown voltage of the Zener diode to an appropriate value. By selecting and making the transistor non-conductive for the predetermined time, the ground terminal of the AiJ driver circuit is forced into a floating state and the driver circuit is inactivated.

以下、実施例によって説明する。Examples will be explained below.

一実施例を全自動洗濯機の育子制御し置として、第1図
にその回路、構成を示す。第1図1でおいて、9は正逆
転可能なモータ、16は洗濯機からのり1三水を制御す
る排水ソレノイド、20は給水を制御する給水ソレノイ
ドであり、モータ9.排水ソレノイド16.給水ソレノ
イド20の夫々は、トライアック10.13,17.2
1を介して商用電源(50又は601(z、100V)
に接続されうる。
FIG. 1 shows the circuit and configuration of one embodiment of a fully automatic washing machine child care control device. In FIG. 1, reference numeral 9 is a motor that can be rotated in forward and reverse directions, 16 is a drain solenoid that controls the water from the washing machine, 20 is a water supply solenoid that controls water supply, and the motor 9. Drain solenoid 16. Each of the water supply solenoids 20 is a triac 10.13, 17.2.
Commercial power supply (50 or 601 (z, 100V) through 1
can be connected to

それぞれのトライアック10,13,17.21と並列
に接続されたコンデンサと抵抗の直列接続(11,12
)、(14,15)、(18,19)、(22,23)
はいずれもトライアックのオン時や転流時に微分電圧と
しての高い順方向電圧がトライアックの端子間に印加さ
れるのを吸収するだめのものである。
A series connection of a capacitor and a resistor (11, 12) connected in parallel with each triac 10, 13, 17.
), (14,15), (18,19), (22,23)
Both of these are intended to absorb a high forward voltage as a differential voltage applied between the terminals of the triac when the triac is turned on or commutated.

47は洗濯機のスイッチパネル部に設けられるスイッチ
(複数)であり、このスイッチ47を操作することによ
シ種々の洗濯条件を設定することかできる。設定条件は
、電子制御装置の主たる制御手段としてのMCU46に
電気信号として入力される。MCU46はl凡用のマイ
クロコンピュータやマイクロプロセッサないしは専用に
製造されたLSI等によって構成され、所定のプロクラ
ムと入力された条件に基づいて演算、計時、タイミング
制御その他の処理を行う。処理結果は、制御信号として
出力される。この例では、モータ9の正転信号、モータ
9の逆転信号、排水ソレノイド16の制御は号、給水ソ
レノイド2oの制御信号として出力され、モータ9.排
出ソレノイド16、給水ソレノイド20の動作を制御す
る。制御信号はインターフェース手段としてのトライバ
回路43を介し、きらに抵抗39,40,4]、、42
を介してそれぞれのサイリスク10,13,17.21
のゲートに与えられる。
Reference numeral 47 indicates a plurality of switches provided on the switch panel of the washing machine, and by operating the switches 47, various washing conditions can be set. The setting conditions are input as electrical signals to the MCU 46, which serves as the main control means of the electronic control device. The MCU 46 is composed of a general-purpose microcomputer, microprocessor, or specially manufactured LSI, and performs calculations, timekeeping, timing control, and other processing based on a predetermined program and input conditions. The processing result is output as a control signal. In this example, a forward rotation signal for the motor 9, a reverse rotation signal for the motor 9, a control signal for the drain solenoid 16 are output as a control signal for the water supply solenoid 2o, and a control signal for the motor 9. Controls the operation of the discharge solenoid 16 and the water supply solenoid 20. The control signal is sent to the resistors 39, 40, 4], 42 via the driver circuit 43 as an interface means.
via respective Sairisk 10, 13, 17.21
given to the gate.

ドライバ回路43はMCU46からの電圧信号の電圧レ
ベルを変換し、サイリスクのゲートに充分な制御電圧を
印加するのに必要なものである。
The driver circuit 43 is necessary to convert the voltage level of the voltage signal from the MCU 46 and apply a sufficient control voltage to the gate of the cyrisk.

この例では、図かられかるように、IC化したドライバ
を用いている。IC内に1は6ないし7個のドライバ回
路を含むことができ、その4個を用いている。
In this example, as shown in the figure, an IC driver is used. 1 can include six to seven driver circuits within the IC, four of which are used.

これらドライバ回路や前記MCU46はDC電源で作動
するから、交流電源をトランス5によって直流に変換し
、直流電源ラインD CLを介して電源を供給するよう
にしている。交流′電源の入ロニハバリスタ1.コンデ
ンサ2か夫々並列に接続されている。コンデンサ2の一
端と直流電源ラインD CLとの間には、洗濯機の起動
スイッチであるモーメンタリ−・スイッチ3か介設され
、該スイッチ3と並列に自己保持)51Jレー4の接点
が接続されている。
Since these driver circuits and the MCU 46 operate on DC power, the AC power is converted into DC by the transformer 5, and the power is supplied via the DC power line DCL. Turning on the AC power Roniha Varistor 1. Two capacitors are each connected in parallel. A momentary switch 3, which is a starting switch for the washing machine, is interposed between one end of the capacitor 2 and the DC power line DCL, and a contact point of a self-holding 51J relay 4 is connected in parallel with the switch 3. ing.

直流電源ラインDCLには、リレー回路RL。A relay circuit RL is connected to the DC power line DCL.

平滑用コンデンサ2フ、定電圧回路C■、クロック回路
CLおよびリセット回路Iじrか接続されている。リレ
ー回路RLは、抵抗24.リレー4のコイル、トランジ
スタ25.抵抗26よりなり、MCU46にリセット信
号が入力され正常動作か可能となるとただちにトランジ
スタ25のベースに信号を与え、自己保持型リレー4の
接点をオンする。このときモーメンタリ−・スイッチ3
けオフとなっている。全自動洗濯機としての一連の動作
が完了するとMCU46からの指令によりリレー4の自
己保持を解除し、自動停止させることができる。定電圧
回路C■は、ツェナーダイオード28、抵抗29.トラ
ンジスタ30からなる公知の回路で、電子制御波層に定
電圧を供給する。クロック回路CLは、抵抗8.31.
トランジスタ32、抵抗33を含み、商用′電源の周波
数(50又は6Q l−1y、 )を利用し、これをク
ロックとしてMcu46に入力して計時(2分とか3分
)の基本とする。
A smoothing capacitor 2, a constant voltage circuit C, a clock circuit CL, and a reset circuit I are connected. The relay circuit RL includes a resistor 24. Relay 4 coil, transistor 25. It consists of a resistor 26, and as soon as a reset signal is input to the MCU 46 and normal operation becomes possible, a signal is applied to the base of the transistor 25 to turn on the contact of the self-holding relay 4. At this time, momentary switch 3
It is turned off. When a series of operations as a fully automatic washing machine is completed, the self-holding of the relay 4 can be released by a command from the MCU 46, and the washing machine can be automatically stopped. The constant voltage circuit C■ includes a Zener diode 28, a resistor 29. A known circuit consisting of a transistor 30 supplies a constant voltage to the electronic control wave layer. Clock circuit CL includes resistors 8.31.
It includes a transistor 32 and a resistor 33, and utilizes the frequency of the commercial power source (50 or 6Q l-1y), and inputs this as a clock to the MCU 46 to serve as the basis for timekeeping (2 minutes or 3 minutes).

リセット回路REは、本システムに電源が投入されたと
き、自動的にリセット信号を作成し、Mcu46に入力
するものであるとともに、本発明の特徴をなす電源投入
時より所定時間の間、ドライバ回路43を動作不f4g
J強制する回路手段をも構成している。このリセット回
路REは、コンデンサ34.逆流防止用ダイオード35
.抵抗36、ツェナーダイオード37.抵抗38.抵抗
44、トランジスタ45から構成場れる。エミッタ接地
のトランジスタ45のベースにツェナーダイオード37
のアノードが接続され、カソードはダイメート35のア
ノードに接続される。タイオード35のカソードは直流
電源ラインl) CLに接続される一方、直流電源ライ
ンI) CLに1は抵抗36とコンデンサ34の直列接
続が接続され、時定数を与える回路を構成している。そ
して、時定数は比較的大きく選ばれている。抵抗36と
コンデンサ34との接続点にツェナーダイメート37の
カソード接続される。ツェナーダイオード37の降伏電
圧は本実施例では一例としてVo  (定電圧回路C■
か作る電圧)に設定されている。ツェナーダイオードの
アノードがベースに接続されたトランジスタ45のコレ
クタは、ドライバ回路4;3の接地端子43丁(ICの
コモン端子、ドライバ回路がトランジスタからなるもの
であれば各ドライバ回路のトランジスタのエミッタを共
通に接続して外部へとり出した端子)と接続されるとと
もに、MCU46のリセット入力端子と接続されている
The reset circuit RE automatically generates a reset signal and inputs it to the Mcu 46 when the power is turned on to this system, and also operates the driver circuit for a predetermined period of time after the power is turned on, which is a feature of the present invention. 43 not working f4g
It also constitutes circuit means for forcing J. This reset circuit RE includes a capacitor 34. Backflow prevention diode 35
.. Resistor 36, Zener diode 37. Resistance 38. It consists of a resistor 44 and a transistor 45. A Zener diode 37 is connected to the base of the emitter-grounded transistor 45.
The anode of the dimate 35 is connected, and the cathode of the dimate 35 is connected to the anode of the dimate 35. The cathode of the diode 35 is connected to the DC power line I) CL, and a series connection of a resistor 36 and a capacitor 34 is connected to the DC power line I) CL, forming a circuit that provides a time constant. And the time constant is chosen relatively large. The cathode of the Zener dimer 37 is connected to the connection point between the resistor 36 and the capacitor 34 . In this embodiment, the breakdown voltage of the Zener diode 37 is Vo (constant voltage circuit C■
voltage). The collector of the transistor 45, whose base is connected to the anode of the Zener diode, is connected to the ground terminal 43 of the driver circuit 4; It is also connected to the reset input terminal of the MCU 46.

コレクタはまた、コレクタ抵抗38を介して直流電源ラ
インDCLと接続されている。抵抗44はトランジスタ
45のベースと接地との間に接続されている。
The collector is also connected to a DC power line DCL via a collector resistor 38. Resistor 44 is connected between the base of transistor 45 and ground.

電源投入時のリセット動作を説明する。電源スィッチ3
(及びパネルスイッチ47)かオンされると、電源トラ
ンス5に通電され、トランス5の二次側つまシダイオー
ド6.7を介し、コンデンサ27によって平滑された電
子回路用電源が生起する。定電圧回路CVはMCU46
に直流定電圧を供給する。ここで、第2図のクラ7の曲
線Aで示すように、MCU46の電源電圧のダム」二り
は瞬時に達成されず、時間的な遅延が生じる。遅延時間
は(S  T )msである。時間幅]”は定電圧VO
が確立されてMCU46かリセット信号として受は入れ
られる最低時間を示し、時間幅Sはハイレベルのリセッ
ト信号が入力されてもMCU46か誤動作を生じる領域
である。
The reset operation when the power is turned on will be explained. power switch 3
When (and the panel switch 47) is turned on, the power transformer 5 is energized, and the electronic circuit power supply smoothed by the capacitor 27 is generated via the secondary-side pick-up diode 6.7 of the transformer 5. Constant voltage circuit CV is MCU46
Supplies constant DC voltage to. Here, as shown by the curve A of the curve 7 in FIG. 2, the dam of the power supply voltage of the MCU 46 is not achieved instantaneously, but a time delay occurs. The delay time is (S T )ms. time width]” is constant voltage VO
The time width S indicates the minimum time that is established and accepted as a reset signal by the MCU 46, and the time width S is a region in which the MCU 46 malfunctions even if a high-level reset signal is input.

他方、リセット回路REの電圧も、上記立」二り電圧と
同様に、抵抗36の抵抗値にとコンデンサ34の容量値
Cで定まる時定数CRによって第2図中一点鎖線の曲線
Bで示すように、曲線Aよりはゆるやかに立」二る。ツ
ェナーダイオード37の降伏電圧は■0に設定しである
から、ツェナーダイメート37は降伏電圧vOに達する
までは(時刻[7,までは)不導通で、トランジスタ4
5はオフのままである。したがって、ドライバ回路43
の接地端子43Tはフローティングの状態にあり動作不
能の状態に強制される。一方、M CU 4.5にはリ
セット信号として既に確立されたハイレベルの電圧が入
力され、側脚信号が出ツJされうる状態となり、誤作動
の信号も出力されるが、ドライバ回路43は動作しない
ので誤作動の制御信号は負荷9,16.20に伝達され
ない。第2図の曲線Bが電圧vOになった瞬間、ツェナ
ーダイオード37か導通し、トランジスタ45にベース
電流を供給する。トランジスタ45が導通し、コレクタ
電位かほぼ接地レベルまで落ちる。ドライバ回路43の
接地端子43 Tが接地レベルとなりドライバ回路43
が能動化する。と同時にMCU45のリセット入力に低
レベル信号が入ノJされMCU46は正常動作待機状態
となる。MCU45が作動し、すでに能動化しているド
ライバ回路43に制御信号を与える。ドライバ回路43
はトライアックのゲートに正しい制御は号を送信する。
On the other hand, the voltage of the reset circuit RE is also changed as shown by the dashed line curve B in FIG. However, it stands more gently than curve A. Since the breakdown voltage of the Zener diode 37 is set to ■0, the Zener dimate 37 is non-conductive until it reaches the breakdown voltage vO (until time [7,)], and the transistor 4
5 remains off. Therefore, driver circuit 43
The ground terminal 43T of is in a floating state and is forced into an inoperable state. On the other hand, the high level voltage that has already been established as a reset signal is input to the MCU 4.5, and the side leg signal is in a state where it can be output, and a malfunction signal is also output, but the driver circuit 43 is Since it does not operate, the malfunction control signal is not transmitted to the loads 9, 16, 20. At the moment when curve B in FIG. 2 reaches voltage vO, Zener diode 37 becomes conductive and supplies base current to transistor 45. Transistor 45 becomes conductive and its collector potential drops to approximately ground level. The ground terminal 43 T of the driver circuit 43 becomes the ground level, and the driver circuit 43
becomes active. At the same time, a low level signal is input to the reset input of the MCU 45, and the MCU 46 enters a normal operation standby state. The MCU 45 is activated and provides a control signal to the already activated driver circuit 43. Driver circuit 43
The correct control signal is sent to the triac gate.

なお、上記実施例では電源投入時に自動的にリセット信
号を生成するタイプのものを示したか、これ以外に独立
したリセット回路を備え、たとえばスイッチ47による
設定条件の変更等によって新たに電子制御装置を作動さ
せるタイプのものでも上記開示技術が適用できることは
ぎうまでもない。このときは、リセット信号の入力時点
から所定時間(第2図の技に相当)だけインターフェー
ス手段を不能化することとなる。
In addition, in the above embodiment, the type that automatically generates a reset signal when the power is turned on is shown, or an independent reset circuit is provided, and a new electronic control device can be installed by changing the setting conditions using the switch 47, etc. It goes without saying that the above-mentioned disclosed technique can also be applied to devices that are actuated. In this case, the interface means is disabled for a predetermined period of time (corresponding to the technique shown in FIG. 2) from the time when the reset signal is input.

以上のように、本発明はリセット初期に主たる制御手段
(MC;U)から誤作動の制御1宮号が出力されても、
この誤作動期間以上にMCUのインターフェース手段を
動作不能に強制するようにしたから、リセット時におい
てシステム機器の誤作UJを阻止することかできる。
As described above, in the present invention, even if a malfunctioning control number 1 is output from the main control means (MC; U) at the initial stage of reset,
Since the interface means of the MCU is forced to be inoperable for longer than this malfunction period, it is possible to prevent erroneous operation of the system equipment at the time of reset.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の回路図、第2図は実施例の
動作を説明するだめのグラフである。 9・・・モータ、16・・・排水ソレノイド、20・・
・給水ソレノイド、43・・・ドライバ回路、43′F
・・・接地端子、46・・・MCU、34・・・コンデ
ンサ、36・・・抵抗、 37・・・ツェナーダイレー
ド、45・・・トランジスタ。 特 許 出 願 人 シャープ株式会社代理人弁理士青
 山葆 ほか2名
FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is a graph for explaining the operation of the embodiment. 9...Motor, 16...Drainage solenoid, 20...
・Water supply solenoid, 43...driver circuit, 43'F
...Ground terminal, 46...MCU, 34...Capacitor, 36...Resistor, 37...Zener dilade, 45...Transistor. Patent applicant: Sharp Corporation patent attorney Ao Yamaboshi and two others

Claims (2)

【特許請求の範囲】[Claims] (1)インターフェース手段を介して負荷を駆動制釘す
る制御手段を備えだ電子制御装置において、電源投入時
又はシステムリセット時より所定時間の間、前記インタ
ーフェース手段を動作不能に強制する回路手段を設けた
ことを特徴とする電子制御装置。
(1) In an electronic control device equipped with a control means for driving and nailing a load via an interface means, circuit means is provided for forcing the interface means to be inoperable for a predetermined period of time from when the power is turned on or when the system is reset. An electronic control device characterized by:
(2)前記インターフェース手段はドライバ回路であり
、前記回路手段にはエミッタ接地のトランジスタと、該
トランジスタのベースにアノードを接続したツェナーダ
イオードと、該ツェナーダイオードのカソードに接続し
た時定数を与える回路と、前記トランジスタのコレクタ
に前記ドライバ回路の接地端子を接続する接続ラインと
を備える特許請求の範囲第(1)項記載の電子制御装置
(2) The interface means is a driver circuit, and the circuit means includes a transistor with a common emitter, a Zener diode whose anode is connected to the base of the transistor, and a circuit for providing a time constant connected to the cathode of the Zener diode. , and a connection line connecting the ground terminal of the driver circuit to the collector of the transistor.
JP57164697A 1982-09-20 1982-09-20 Electronic control device Pending JPS5953921A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57164697A JPS5953921A (en) 1982-09-20 1982-09-20 Electronic control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57164697A JPS5953921A (en) 1982-09-20 1982-09-20 Electronic control device

Publications (1)

Publication Number Publication Date
JPS5953921A true JPS5953921A (en) 1984-03-28

Family

ID=15798147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57164697A Pending JPS5953921A (en) 1982-09-20 1982-09-20 Electronic control device

Country Status (1)

Country Link
JP (1) JPS5953921A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4947059A (en) * 1972-09-13 1974-05-07
JPS5359330A (en) * 1976-11-09 1978-05-29 Fuji Electric Co Ltd Mis-output preventing system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4947059A (en) * 1972-09-13 1974-05-07
JPS5359330A (en) * 1976-11-09 1978-05-29 Fuji Electric Co Ltd Mis-output preventing system

Similar Documents

Publication Publication Date Title
US5465202A (en) Inverter apparatus provided with electric discharge control circuit of dc smoothing capacitor and method of controlling the same
US4628431A (en) Power supply on/off switching with inrush limiting
US20030126519A1 (en) Method and apparatus for controlling an electronic control
US4864488A (en) Single level D.C. output voltage power supply
JPS5953921A (en) Electronic control device
CN209784946U (en) controllable reset circuit based on single chip microcomputer
US4426615A (en) Solid state electronic power switch
EP2458707B1 (en) Stand-by circuit for household appliances
KR100208353B1 (en) Power supply circuit and control method of power supply in a microcomputer
US4943961A (en) Memory retention system for volatile memory devices
JP2793345B2 (en) Washing machine operation control device
JPS6318180Y2 (en)
KR100198535B1 (en) Power switching device
RU2666155C1 (en) Switching device for electronic power supply including electronic control unit, household appliance and method of its operation
JPH0333015Y2 (en)
JP3228843B2 (en) Parallel power supply system
JP2976345B2 (en) Power failure detection circuit
JPH0443175B2 (en)
JP2587705Y2 (en) CPU reset circuit and hot-wire detector using the same
JP2002204524A (en) Operation control method for load
JP2680581B2 (en) Power supply
JP2002300674A (en) Wired remote control
JPS5832534B2 (en) Control circuit with microprocessor
JPH08205391A (en) Feeder for computer
JPS62138902A (en) Microcomputer