JPS5832534B2 - Control circuit with microprocessor - Google Patents

Control circuit with microprocessor

Info

Publication number
JPS5832534B2
JPS5832534B2 JP53007750A JP775078A JPS5832534B2 JP S5832534 B2 JPS5832534 B2 JP S5832534B2 JP 53007750 A JP53007750 A JP 53007750A JP 775078 A JP775078 A JP 775078A JP S5832534 B2 JPS5832534 B2 JP S5832534B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
bidirectional
microprocessor
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53007750A
Other languages
Japanese (ja)
Other versions
JPS54101145A (en
Inventor
康博 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP53007750A priority Critical patent/JPS5832534B2/en
Publication of JPS54101145A publication Critical patent/JPS54101145A/en
Publication of JPS5832534B2 publication Critical patent/JPS5832534B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は1チツプマイクロプロセツサを備えた制御回路
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control circuit with a one-chip microprocessor.

近年、マイクロプロセッサ(以下CPU と称す)の各
種制御機器への応用がさかんになってきており、特に1
チツプのCPUは価格の低下と共に家電機器への応用が
高まってきている。
In recent years, the application of microprocessors (hereinafter referred to as CPUs) to various control devices has become popular.
Chip CPUs are increasingly being used in home appliances as their prices fall.

その−例として全自動洗濯機への応用があげられる。An example of this is its application to fully automatic washing machines.

これは従来のメカニカルタイマーに置き替えようとする
ものであり、所定のキイーに対応する操作手順をCPU
内部のROMに入れておき、cpp出力によってモータ
、排水弁、給水弁等の負荷を操作するものである。
This is intended to replace the conventional mechanical timer, and allows the CPU to execute operating procedures corresponding to predetermined keys.
It is stored in the internal ROM, and the loads such as the motor, drain valve, water supply valve, etc. are operated by the CPP output.

しかし、CPU出力で負荷を制御する場合に実用上問題
となるものに電源スイツチ投入時の誤動作がある。
However, when controlling a load using the CPU output, a practical problem arises when the power switch is turned on.

以下、第1図の概略構成図により詳細に述べる(第1図
は全自動洗濯機への応用を示す回路の中の一部分のみを
示すものである)。
The present invention will be described in detail below with reference to the schematic diagram of FIG. 1 (FIG. 1 shows only a part of the circuit showing application to a fully automatic washing machine).

まずスイッチ1を投入することにより回路に電圧を印加
すると、トランス2の二次側に接続している整流器3、
及び平滑用コンデンサ4の働きによりE−A間には直流
電圧が現われる。
First, when voltage is applied to the circuit by turning on the switch 1, the rectifier 3 connected to the secondary side of the transformer 2,
Due to the function of the smoothing capacitor 4, a DC voltage appears between E and A.

この電圧が洗濯機の負荷5(例えば、モータ、排水弁、
給水弁等複数であるが、ここでは説明を簡単にするため
1ツのみを図示している)をコントロールするための双
方向性サイリスタ6を駆動するためのゲート電圧となる
This voltage is the load 5 of the washing machine (e.g. motor, drain valve,
This is the gate voltage for driving the bidirectional thyristor 6 for controlling the water supply valve, etc. (although there are a plurality of them, only one is shown here to simplify the explanation).

一方、抵抗7、トランジスタ8、ゼナーダイオード9に
より所定の値に保持された電圧がCPUl0の電源電圧
として印加される(図においてCPUはNチャンネル形
として説明している)。
On the other hand, a voltage held at a predetermined value by the resistor 7, transistor 8, and Zener diode 9 is applied as a power supply voltage to the CPU10 (the CPU is described as an N-channel type in the figure).

一定時間経過後において、CPU10は図示してない入
力回路からの信号によりあらかじめCPU内部のメモリ
ーに記憶させている操作手順にのっとり各出力ポートに
所定の信号を出す。
After a certain period of time has elapsed, the CPU 10 outputs a predetermined signal to each output port in accordance with an operating procedure previously stored in the CPU's internal memory using a signal from an input circuit (not shown).

例えば、負荷5を駆動する場合には、イの出力ポートが
Hレベルとなり、トランジスタ11を動作させることに
より、双方向性サイリスタ6を点弧し、負荷5を駆動す
る。
For example, when driving the load 5, the output port A becomes H level, and by operating the transistor 11, the bidirectional thyristor 6 is fired, and the load 5 is driven.

なお、図中12はゲート電流制限用の抵抗、13はCP
U出力ポートからの出力電流を制限するための抵抗を示
している。
In addition, in the figure, 12 is a resistor for limiting the gate current, and 13 is a CP.
A resistor is shown to limit the output current from the U output port.

このように一定時間経過後においては、何ら問題は生じ
ないが、スイッチ1投入後の数10m5ecの時間内に
おいて実用上好ましくない問題が発生するものである。
In this way, no problem occurs after a certain period of time has elapsed, but a practically undesirable problem occurs within several tens of m5ec after the switch 1 is turned on.

この状態を第2図を用いて説明する。This state will be explained using FIG. 2.

図中縦軸は電圧を示し、横軸はスイッチ投入後の経過時
間を示している。
In the figure, the vertical axis indicates voltage, and the horizontal axis indicates elapsed time after turning on the switch.

即ちこの図は各部電圧の立上り方を示しているものであ
り、aが第1図におけるE−A間電圧(双方向性サイリ
スタ6のゲート電圧)、bがCPU10の電源電圧、C
がCPU10の出力ポート(例えば第1図、イポート)
の電圧を示している。
In other words, this figure shows how the voltages at each part rise, where a is the voltage between E and A (gate voltage of the bidirectional thyristor 6) in FIG. 1, b is the power supply voltage of the CPU 10, and C
is the output port of the CPU 10 (for example, the port in Figure 1)
shows the voltage.

E−A間電圧aの上昇と共にCPU10の電源電圧すも
上昇し、ある電圧レベルまで電圧すの電圧が上昇したと
き、CPU10のリセット端子(図示せず)がLレベル
にあればCPU内部のメモリーはすべてクリヤーされ全
出力ボートはLレベルとなる。
As the E-A voltage a rises, the power supply voltage of the CPU 10 also rises, and when the voltage rises to a certain voltage level, if the reset terminal (not shown) of the CPU 10 is at L level, the memory inside the CPU is are all cleared and all output ports become L level.

(以下イニシャルクリヤーと称する)しかし、リセット
端子がLレベルにあってもCPU電源電圧が低い場合に
は、イニシャルクリヤーはかからず、出力ポートのレベ
ルは不安定となり、時としてHレベルとなることがある
(Hereinafter referred to as "initial clear") However, even if the reset terminal is at L level, if the CPU power supply voltage is low, initial clear will not occur and the output port level will become unstable and sometimes become H level. There is.

第2図において電圧Cがそれを示すものであり、イニシ
ャルクリヤーがかかる程度に電圧すが上昇V1 し、イ
ニシャルクリヤーがかかる(1の時間において)と出力
ポートはLレベルとなり安定する。
In FIG. 2, the voltage C indicates this, and the voltage V1 rises to the extent that the initial clear is applied, and when the initial clear is applied (at time 1), the output port becomes L level and becomes stable.

このように出力ポートがHレベルとなることにより、例
えば第1図においてイポートがHレベルとなると、トラ
ンジスタ11を駆動させ双方向性サイリスタ6を点孤し
、負荷5を駆動することになる。
When the output port becomes H level in this manner, for example, when the output port becomes H level in FIG. 1, the transistor 11 is driven, the bidirectional thyristor 6 is turned on, and the load 5 is driven.

このことは全出力ポートについて同様であり、洗濯機の
ように給水弁、排水弁、モータ等をそれぞれ別の双方向
性サイリスクで制御するような場合、すべてが同時に入
り、時としてうなりを生ずることもあり、当然のことな
がら大きな突入電流が流れ回路の部品を破壊する恐れも
ある。
This is the same for all output ports, and if the water supply valve, drain valve, motor, etc. are each controlled by separate bidirectional sysrisks, such as in a washing machine, all of them will enter at the same time, sometimes causing a whirring sound. Naturally, a large inrush current may flow and destroy circuit components.

このように第1図の如き一般に用いられている回路にお
いては、スイッチ投入時の負荷の誤動作は例えば、洗濯
機においては大きな音がする等の問題点に加え部品の信
頼性の面からしても不利な点があった。
In a commonly used circuit like the one shown in Figure 1, malfunctioning of the load when the switch is turned on poses problems such as loud noises in washing machines, as well as issues with component reliability. There were also disadvantages.

本発明はかかる点に鑑みスイッチ投入時に発生する問題
点を解決した安価な制御回路を提供するものである。
In view of this, the present invention provides an inexpensive control circuit that solves the problems that occur when a switch is turned on.

又第2の目的はスイッチ投入時に発生する問題点の解決
と同時に双方向性サイリスクのゲート特性を加味した制
御回路を得ることにある。
A second purpose is to solve the problems that occur when the switch is turned on, and at the same time to obtain a control circuit that takes into account the gate characteristics of the bidirectional thyrisk.

以下具体例に沿って説明する。第3図に一実施例を示し
ているが、図中1〜130番号は第1図の同一番号のも
のと対応するものであり、説明を略す。
A specific example will be explained below. One embodiment is shown in FIG. 3, and the numbers 1 to 130 in the figure correspond to the same numbers in FIG. 1, and their explanation will be omitted.

本発明の特徴とするところは、図中14で示す回路を付
加することで、スィッチ1投入時の問題を解決すること
にある。
The feature of the present invention is to solve the problem when the switch 1 is turned on by adding a circuit indicated by 14 in the figure.

以下第4図も含め詳細に説明を加える。A detailed explanation including FIG. 4 will be added below.

尚第4図は第2図に対応するものであり、スイッチ投入
後の各都電圧上昇を示すものであり、スイッチ1投入に
よりコンデンサ4の端子電圧(第4図の曲線a)は上昇
し、合わせてCPU電源電圧(第4図の曲線b)も上昇
する。
Note that FIG. 4 corresponds to FIG. 2 and shows the voltage rise in each region after the switch is turned on. When switch 1 is turned on, the terminal voltage of the capacitor 4 (curve a in FIG. 4) increases, At the same time, the CPU power supply voltage (curve b in FIG. 4) also increases.

一方、コンデンサ4の端子電圧の上昇と共にコンデンサ
16の端子電圧も上昇し、あるレベルまで上昇したとき
トランジスタ17を働かせる。
On the other hand, as the terminal voltage of capacitor 4 rises, the terminal voltage of capacitor 16 also rises, and when it rises to a certain level, transistor 17 is activated.

このトランジスタ17が働くことによりトランジスタ1
9も瞬時動作し、双方向性ザイリスタ6のゲート回路に
電圧を印加する(第4図の曲線d)。
By the operation of this transistor 17, transistor 1
9 also operates instantaneously, applying a voltage to the gate circuit of the bidirectional zyristor 6 (curve d in FIG. 4).

即ち、CPU10の電源電圧(第4図の曲線b)の印加
に対し遅延をもたせて双方向性サイリスタ6のゲート回
路に電圧を供給するものである。
That is, the voltage is supplied to the gate circuit of the bidirectional thyristor 6 with a delay with respect to the application of the power supply voltage of the CPU 10 (curve b in FIG. 4).

このことによりイニシャルクリヤーがかがる以前におい
てCPU出力ボート、例えばイポートがHレベルとなり
、トランジスタ11を駆動しても双方向性サイリスタ6
は点孤せず、負荷5の誤動作を防止することが可能とな
る。
As a result, the CPU output port, for example, the port, becomes H level before the initial clear is applied, and even if the transistor 11 is driven, the bidirectional thyristor 6
does not ignite, making it possible to prevent the load 5 from malfunctioning.

第4図における電圧を示す曲線dの遅延時間t2は抵抗
15とコンデンサ16の値を調整することで自由に選べ
るが、実用回路においては50 m see以内が適当
である。
The delay time t2 of the voltage curve d in FIG. 4 can be freely selected by adjusting the values of the resistor 15 and capacitor 16, but in a practical circuit, a value of 50 msee or less is appropriate.

なお、第3図において18はトランジスタ1γのコレク
タ電流制限用抵抗、20はトランジスタ19のエミッタ
電流制限用抵抗を示している。
In FIG. 3, reference numeral 18 indicates a resistor for limiting the collector current of the transistor 1γ, and reference numeral 20 indicates a resistor for limiting the emitter current of the transistor 19.

又14で示している遅延回路は、第3図の実施例にこだ
わらず、例えば第5図の如く一石のトランジスタ回路で
も良い。
Further, the delay circuit indicated by 14 is not limited to the embodiment shown in FIG. 3, and may be a single transistor circuit as shown in FIG. 5, for example.

この回路は、トランジスタ23がスイッチングすること
で双方向性ザイリスタ6のケートに電圧を印加するもの
であり、コンデンサ20と抵抗21で遅延時間を決定す
る。
In this circuit, a voltage is applied to the gate of the bidirectional zyristor 6 by switching the transistor 23, and the delay time is determined by the capacitor 20 and the resistor 21.

22は電流制限用の抵抗を示している。22 indicates a current limiting resistor.

本発明の主旨はCPU1Qの出力ポートが不安定なレベ
ルにある時間(第2図における時刻t、第4図における
時刻1+)を経過した後、双方向性ザイリスタ6のゲー
ト回路に電圧を供給することにあり、その為の具体回路
を束縛するものではない。
The gist of the present invention is to supply voltage to the gate circuit of the bidirectional zyristor 6 after the time period during which the output port of the CPU 1Q is at an unstable level (time t in FIG. 2, time 1+ in FIG. 4) has elapsed. In particular, it does not restrict the specific circuit for that purpose.

なお今までは第4図t3時間内において双方向性サイリ
スタ6のゲートに印加している電圧は零であり、時刻t
2において初めて所定の電圧が印加される旨説明してき
たが、時刻t1以前において必ずしも零である必要はな
く、要はトランジスタ11が動作した場合にも双方向性
サイリスタ6を点孤させるだけのゲート電流を供給しな
い程度の電圧であれば本発明の主旨を損なわないもので
ある。
Note that until now, the voltage applied to the gate of the bidirectional thyristor 6 within time t3 in FIG. 4 is zero, and at time t.
Although it has been explained that a predetermined voltage is applied for the first time at time t1, it does not necessarily have to be zero before time t1, and the point is that even when the transistor 11 operates, the gate is applied only to cause the bidirectional thyristor 6 to fire. The gist of the present invention is not impaired as long as the voltage is at a level that does not supply current.

本発明の第2の目的はそこに着眼したものである。The second object of the present invention is focused on this point.

第2の目的は双方向性サイリスタ6のゲートに供給する
電力を一定に保持する定電圧回路と遅延回路を兼用し、
安価で信頼性の高い回路を提供することにある。
The second purpose is to serve both as a constant voltage circuit and a delay circuit to keep the power supplied to the gate of the bidirectional thyristor 6 constant.
Our goal is to provide inexpensive and highly reliable circuits.

双方向性サイリスタ6にはゲートの適性範囲が定められ
ており、範囲外では点弧失敗、転流失敗あるいは素子の
破壊をもたらすものであり設計に際しては充分注意が必
要である。
The bidirectional thyristor 6 has a predetermined suitable gate range, and if it is outside the range, it will result in failure of ignition, failure of commutation, or destruction of the element, so sufficient care must be taken in designing.

直流を用いて双方向性サイリスクを駆動する場合この適
性範囲は狭(なり、特に第1図、第3図で示した例にお
いては電源電圧の変動がそのまま双方向性サイリスクの
ゲート負荷曲線の変動(負荷点の変動)となることから
、温度特性をも考慮した場合、実用上その使用が難かし
いのが現状である。
When driving a bidirectional thyrisk using direct current, this suitable range is narrow (particularly in the examples shown in Figures 1 and 3, fluctuations in the power supply voltage directly affect the gate load curve of the bidirectional thyrisk). (variation in the load point), so it is currently difficult to use it in practice when temperature characteristics are also taken into account.

この対策として直流で双方向性サイリスクを駆動する場
合には、定電圧回路を用いるのが普通である。
As a countermeasure to this problem, when driving a bidirectional cyrisk with direct current, a constant voltage circuit is usually used.

本発明はこの点に着目しかかる定電圧回路を利用し遅延
回路と兼用させることで安価な制御回路を得ようとする
ものである。
The present invention focuses on this point and attempts to obtain an inexpensive control circuit by utilizing such a constant voltage circuit and making it also function as a delay circuit.

第6図はこの回路側を示すものであり、第3図の14部
分のみを現わしている。
FIG. 6 shows this circuit side, showing only 14 portions of FIG. 3.

抵抗24、定電圧ダイオード25、トランジスタ26で
定電圧回路を構成しており、コンデンサ27と抵抗24
で遅延をもたせている。
A constant voltage circuit is composed of a resistor 24, a constant voltage diode 25, and a transistor 26, and a capacitor 27 and a resistor 24
This causes a delay.

抵抗28はコンデンサ27の電荷放電電流抑制用として
用いているがコンデンサ27の容量が小さい場合には必
要ない。
The resistor 28 is used to suppress the charge discharge current of the capacitor 27, but is not necessary when the capacitance of the capacitor 27 is small.

かかる回路において各部電圧の立上り方をみると第7図
の如くなる。
In such a circuit, how the voltages at each part rise are as shown in FIG.

図中a。b、cは第4図と対応するものであり、dがト
ランジスタ26の出力、即ち双方向性サイリスタ6のゲ
ート回路に印加される電圧を示している。
a in the figure. b and c correspond to FIG. 4, and d indicates the output of the transistor 26, that is, the voltage applied to the gate circuit of the bidirectional thyristor 6.

CPUl0のイニシャルクリヤーがかかった時点t1で
、双方向性サイリスタ6のゲートには■2が印加されて
いるが、トランジスタ11(第3図)が動作してもこの
電圧V2では双方向性サイリスタ6が点弧しないよう第
6図において抵抗24、コンデンサ27の値を決定する
が、第3図における抵抗12の値を決定する。
At time t1 when the initial clear of CPU10 is applied, ■2 is applied to the gate of the bidirectional thyristor 6, but even if the transistor 11 (Fig. 3) operates, the bidirectional thyristor 6 is not activated at this voltage V2. The values of the resistor 24 and the capacitor 27 in FIG. 6 are determined so as not to ignite, and the value of the resistor 12 in FIG. 3 is determined.

以上の如く構成することで、スイッチ投入時の問題点を
解決すると同時にゲートに供給する電力を常に一定にす
ることができ直流で双方向性サイリスクをドライブする
場合、その設計を容易に、かつ信頼性を高めることが低
コストで出来るものであり、実用性大なるものがある。
By configuring as above, it is possible to solve the problem of turning on the switch and at the same time keep the power supplied to the gate constant. When driving a bidirectional circuit with direct current, the design is easy and reliable. It is possible to improve performance at low cost and has great practicality.

尚、説明はすべてNチャンネルCPUについてのみ行な
ってきたがこれに限定されるものでなく、又、双方向性
サイリスクを使用する回路以外にも適用できるものであ
る。
Although all the explanations have been made regarding N-channel CPUs, the present invention is not limited to this, and can also be applied to circuits other than those using bidirectional silices.

当然のことながら洗濯機への応用に限定されるものでな
く、CPUを用いるあらゆる制御機器への応用が可能で
ある。
Naturally, the application is not limited to washing machines, but can be applied to any control equipment using a CPU.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はマイクロプロセッサを備えた一般的な制御回路
の回路図、第2図は同回路における各部電圧の立上り特
性を示す図、第3図は本発明における制御回路の実施例
を示す図、第4図は同回路における各部電圧の立上り特
性を示す図、第5図は第3図の回路における要部の変形
例を示す図、第6図は本発明の他の実施例にかかる回路
図、第7図は同回路を備えた制御回路の各部電圧の立上
り特性を示す図である。 5・・・・・・負荷、6・・・・・・双方向性サイリス
ク、10・・・・・・マイクロフロセッサ、11・・・
・・・トランジスタ、14・・・・・・遅延回路。
FIG. 1 is a circuit diagram of a general control circuit equipped with a microprocessor, FIG. 2 is a diagram showing the voltage rise characteristics of each part in the same circuit, and FIG. 3 is a diagram showing an embodiment of the control circuit according to the present invention. FIG. 4 is a diagram showing the voltage rise characteristics of each part in the same circuit, FIG. 5 is a diagram showing a modification of the main part of the circuit in FIG. 3, and FIG. 6 is a circuit diagram according to another embodiment of the present invention. , FIG. 7 is a diagram showing the voltage rise characteristics of each part of a control circuit equipped with the same circuit. 5...Load, 6...Bidirectional Sairisk, 10...Microprocessor, 11...
...Transistor, 14...Delay circuit.

Claims (1)

【特許請求の範囲】[Claims] 11チツプマイクロプロセツサを用い、このマイクロプ
ロセッサの出力端に接続されたトランジスタの駆動によ
り双方向性サイリスクを作動させる制御回路において、
前記双方向性サイリスクのゲート用電源は、前記マイク
ロプロセッサの電源に比して遅延させると共に、定常状
態においては定電圧となるように構成してなるマイクロ
プロセッサを備えた制御回路。
In a control circuit that uses an 11-chip microprocessor and operates a bidirectional sirisk by driving a transistor connected to the output terminal of this microprocessor,
A control circuit comprising a microprocessor configured such that a gate power supply for the bidirectional thyrisk is delayed compared to a power supply for the microprocessor and is configured to have a constant voltage in a steady state.
JP53007750A 1978-01-25 1978-01-25 Control circuit with microprocessor Expired JPS5832534B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53007750A JPS5832534B2 (en) 1978-01-25 1978-01-25 Control circuit with microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53007750A JPS5832534B2 (en) 1978-01-25 1978-01-25 Control circuit with microprocessor

Publications (2)

Publication Number Publication Date
JPS54101145A JPS54101145A (en) 1979-08-09
JPS5832534B2 true JPS5832534B2 (en) 1983-07-13

Family

ID=11674362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53007750A Expired JPS5832534B2 (en) 1978-01-25 1978-01-25 Control circuit with microprocessor

Country Status (1)

Country Link
JP (1) JPS5832534B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6231403A (en) * 1985-07-31 1987-02-10 Noritsu Co Ltd Controller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5121531B2 (en) * 1971-07-29 1976-07-03

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5433396Y2 (en) * 1974-08-05 1979-10-15

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5121531B2 (en) * 1971-07-29 1976-07-03

Also Published As

Publication number Publication date
JPS54101145A (en) 1979-08-09

Similar Documents

Publication Publication Date Title
US5444412A (en) Programming voltage regulation circuit for programmable memories
JPH0965571A (en) Charging of bootstrap capacitance by ldmos
JPH01132213A (en) Reset signal generating circuit
JPH0757474A (en) Chip initiation-signal generating circuit for semiconductor memory device
JPH01198235A (en) Current supply circuit arrangement
JPS6242418B2 (en)
EP1305872A1 (en) Switched mode power supply control
JPS5832534B2 (en) Control circuit with microprocessor
JPS62188420A (en) Ac contactless switch
JP2703890B2 (en) Semiconductor integrated circuit
JPS58143629A (en) Initializing circuit
JPH1097355A (en) Power circuit for microcomputer
JPH0246205Y2 (en)
JPH0445300Y2 (en)
JPH01110022A (en) Power equipment
JP2701181B2 (en) Inrush current prevention circuit
KR100230362B1 (en) Initial device of micro controller using power voltage control
JPH0421232Y2 (en)
JP2970054B2 (en) DC-DC converter
KR960013950B1 (en) Constant current discharge circuit for a condensor
JP2696897B2 (en) Inrush current prevention circuit for power supply unit
JP2000197356A (en) Power supply control circuit
JPS6318180Y2 (en)
JPH044654Y2 (en)
JPH02201618A (en) System resetting circuit