JPS5952573B2 - level shift circuit - Google Patents

level shift circuit

Info

Publication number
JPS5952573B2
JPS5952573B2 JP54111079A JP11107979A JPS5952573B2 JP S5952573 B2 JPS5952573 B2 JP S5952573B2 JP 54111079 A JP54111079 A JP 54111079A JP 11107979 A JP11107979 A JP 11107979A JP S5952573 B2 JPS5952573 B2 JP S5952573B2
Authority
JP
Japan
Prior art keywords
transistor
current path
power supply
bias power
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54111079A
Other languages
Japanese (ja)
Other versions
JPS5635528A (en
Inventor
新一郎 田口
暢也 長尾
豊 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP54111079A priority Critical patent/JPS5952573B2/en
Publication of JPS5635528A publication Critical patent/JPS5635528A/en
Publication of JPS5952573B2 publication Critical patent/JPS5952573B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature

Landscapes

  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 この発明は、直流バイアス電源変動及び温度変動に対し
て安定な動作をするパルス駆動回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pulse drive circuit that operates stably against DC bias power supply fluctuations and temperature fluctuations.

一般に集積回路内の直結回路では大きな出力信号を得よ
うとすれば動作点の直流レベルをシフトする必要がある
Generally, in a direct-coupled circuit in an integrated circuit, in order to obtain a large output signal, it is necessary to shift the DC level of the operating point.

特にパルス駆動回路においては、その出力直流レベルが
次段のスレッシュホールドレベルと一致している必要が
ある。
Particularly in a pulse drive circuit, its output DC level must match the threshold level of the next stage.

第1図は、従来のパルス駆動回路を示すもので、トラン
ジスタQ1.Q2、抵抗R1,R2ダイオードD1等は
パルス駆動回路部を構成し、トランジスタQ3は、ドラ
イブ回路を構成している。
FIG. 1 shows a conventional pulse drive circuit, in which transistors Q1. Q2, resistor R1, R2 diode D1, etc. constitute a pulse drive circuit section, and transistor Q3 constitutes a drive circuit.

なおEl、 R2は直流バイアス電源、elは信号源で
ある。
Note that El and R2 are DC bias power supplies, and el is a signal source.

上記回路において、抵抗R1、ダイオードD0を流れる
電流I。
In the above circuit, current I flows through resistor R1 and diode D0.

は、■F;ダイオードの順方向電圧 したがって、直流レベルシフト量Δ■は、となる。is ■F; forward voltage of diode Therefore, the DC level shift amount Δ■ becomes.

したがって出力部A点の電圧■4はとなる。Therefore, the voltage (4) at the output point A is as follows.

この(3)式かられかるように、A点の電圧VAは、E
l、R2,VFに依存する。
As can be seen from equation (3), the voltage VA at point A is E
It depends on l, R2, and VF.

一方トランジス夕Q3のスレッシュホールドレベルはV
Fであるが、上記の回路では、A点の直流レベルを■、
にすることができない。
On the other hand, the threshold level of transistor Q3 is V
However, in the above circuit, the DC level at point A is
I can't do it.

したがって、直流バイアス電源E1.E2を充分安定な
ものとしないと出力に変動を生じる。
Therefore, the DC bias power supply E1. If E2 is not made sufficiently stable, fluctuations will occur in the output.

また温度変化による影響も比較的大きい。Also, the influence of temperature changes is relatively large.

この発明は上記の事情に対処すべくなされたもので、バ
イアス電源の電圧変動及び温度変化に対して充分安定し
て動作し得、集積回路化に好適するパルス駆動回路を提
供することを目的とする。
The present invention was made in order to address the above-mentioned circumstances, and an object of the present invention is to provide a pulse drive circuit that can operate with sufficient stability against voltage fluctuations and temperature changes of a bias power supply and is suitable for integration into an integrated circuit. do.

以下この発明の実施例を図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.

本発明は、特に信号レベルとは無関係にレベルシフトす
べき直流レベルを設定することを目的とする。
The invention specifically aims to set the DC level to be level-shifted independently of the signal level.

この目的を達成するため、レベルシフトの対象となる信
号源を付勢する血流バイアス電源E2を、レベルシフト
回路自体を駆動する電源として用いる点に構成上の特徴
を備えている。
In order to achieve this objective, the configuration is characterized in that the blood flow bias power supply E2 that energizes the signal source to be level shifted is used as a power supply that drives the level shift circuit itself.

即ち、この回路構成により、信号源e1の信号とは無関
係に、レベルシフトすべき量を設定し得る効果がある。
That is, this circuit configuration has the effect that the amount to be level shifted can be set regardless of the signal from the signal source e1.

また更に、本発明にあっては、上記信号源及びレベルシ
フト回路のいずれをも付勢する上記直流バイアス電源す
の電圧変動の影響は、シフトされた直流電圧レベルには
何ら及ばないという特有の効果がある。
Furthermore, the present invention has a unique feature in that the effect of voltage fluctuations of the DC bias power supply that energizes both the signal source and the level shift circuit has no effect on the shifted DC voltage level. effective.

第2図においてElは第1の直流バイアス電源、R2は
第2の直流バイアス電源である。
In FIG. 2, El is a first DC bias power supply, and R2 is a second DC bias power supply.

1ヘランジスタQllのベースには、第2の直流バイア
ス電源、R2が供給され、またトランジスタQ12のベ
ースには、入力信号e1及び第2の直流バイアス電源E
2が供給される。
A second DC bias power supply R2 is supplied to the base of the transistor Qll, and an input signal e1 and a second DC bias power supply E are supplied to the base of the transistor Q12.
2 is supplied.

トランジスタQ11+ Q12のコレクタには第1の直
流バイアス電源E1が供給される。
A first DC bias power supply E1 is supplied to the collectors of the transistors Q11+Q12.

I−ランジスタQ1□のエミッタは、PN接合駆動素子
としてのダイオードJD1〜JDnを直列に介し次いで
抵抗R1、を直列に介してダイオードJDn+1のアノ
ード及び1ランジスタQ13のベースに接続される。
The emitter of the I-transistor Q1□ is connected to the anode of the diode JDn+1 and the base of the 1-transistor Q13 through diodes JD1 to JDn as PN junction driving elements in series, and then through a resistor R1 in series.

ダイオードJDn+1のカソードは基準電位端に接続さ
れ、トランジスタQ1□のエミッタ側電流路を形成して
いる。
The cathode of the diode JDn+1 is connected to the reference potential terminal, forming a current path on the emitter side of the transistor Q1□.

トランジスタQ1゜のエミッタは、ダイオードKD1〜
KDmを直列に介して次いで抵抗R1□を直列に介して
トランジスタQ13のコレクタに接続される。
The emitter of the transistor Q1° is the diode KD1~
It is connected to the collector of transistor Q13 through KDm in series and then through resistor R1□ in series.

このトランジスタQ13のエミッタは、基準電位端に接
続され、トランジスタQ1、とともにカレントミラー回
路を形成する。
The emitter of this transistor Q13 is connected to the reference potential terminal, and forms a current mirror circuit together with the transistor Q1.

またトランジスタQ工、のコレクタは、トランジスタQ
14のベースに接続される。
Also, the collector of the transistor Q
Connected to 14 bases.

このトランジスタQ+4のエミッタは基準電位端に接続
されている。
The emitter of this transistor Q+4 is connected to the reference potential terminal.

上記の回路によると、ダイオードJD1〜JDo+1及
び抵抗R1,に流れる電流I。
According to the above circuit, a current I flows through the diodes JD1 to JDo+1 and the resistor R1.

は、■、;ダイオードの順方向電圧 R2;電源E2の電圧 となる。is,■, ;forward voltage of diode R2; Voltage of power supply E2 becomes.

上記トランジスタQllに対してトランジスタQ1□は
カレントミラー回路を形成しており、ダイオードKD1
〜KDm及び抵抗R12を流れる電流モ■。
Transistor Q1□ forms a current mirror circuit with respect to transistor Qll, and diode KD1
~KDm and the current flowing through resistor R12.

となるのでレベルシフト量ΔVは、となる。Therefore, the level shift amount ΔV is as follows.

したがってトランジスタQ14のベースの直流電圧レベ
ルVAは、 ■F;ダイオードの順方向電圧 R2;第2の直流バイアス電源E2の電圧となる。
Therefore, the DC voltage level VA at the base of the transistor Q14 becomes: (1) F; Forward voltage R2 of the diode; Voltage of the second DC bias power supply E2.

ここでR1−R2n=mとすると(6)式はとなり、ト
ランジスタQ14のベースの直流レベルはVFとなる。
Here, if R1-R2n=m, the equation (6) becomes, and the DC level of the base of the transistor Q14 becomes VF.

集積回路内部では、抵抗比は±3%以内の精度でつくる
ことができるのでR1□=R1□なる条件は充分満足さ
せることができる。
Inside the integrated circuit, the resistance ratio can be created with an accuracy within ±3%, so the condition R1□=R1□ can be fully satisfied.

一方トランジスタQ14のスレッシュホールドレベルも
■。
On the other hand, the threshold level of transistor Q14 is also ■.

であるから、この回路によると直流バイアス電源が変動
しても出力直流レベルは一定である。
Therefore, according to this circuit, the output DC level remains constant even if the DC bias power supply fluctuates.

またパルス駆動部の出力直流レベルと次段のトランジス
タQ14によるドライブ回路部の直流スレッシュホール
ドレベルが共に■、であることから温度が変化しても充
分安定に次段をドライブすることができる。
Furthermore, since the output DC level of the pulse drive section and the DC threshold level of the drive circuit section by the transistor Q14 in the next stage are both 2, it is possible to drive the next stage with sufficient stability even if the temperature changes.

よって人力信号レベルが小さい場合にも充分安定に次段
をドライブすることができる。
Therefore, even when the human power signal level is low, the next stage can be driven with sufficient stability.

以上説明したようにこの発明は、バイアス電源の電圧変
動及び温度変化に対して充分安定して動作し得、また入
力信号が小さくても安定して動作し得るとともに集積回
路化に好適なパルス駆動回路を提供することができる。
As explained above, the present invention can operate stably with respect to voltage fluctuations and temperature changes of a bias power supply, can operate stably even with a small input signal, and is a pulse drive suitable for integrated circuits. The circuit can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のパルス駆動回路の回路図、第2図はこの
発明の一実施例によるパルス駆動回路の回路図である。 Q11〜Q14・・・・・・トランジスタ、R11〜R
12・・・・・・抵抗、D1〜Dn、Dn+1.D1〜
Dm・・・・・・ダイオード。
FIG. 1 is a circuit diagram of a conventional pulse drive circuit, and FIG. 2 is a circuit diagram of a pulse drive circuit according to an embodiment of the present invention. Q11-Q14...Transistor, R11-R
12...Resistance, D1 to Dn, Dn+1. D1~
Dm...Diode.

Claims (1)

【特許請求の範囲】[Claims] 1 レベルシフトされるべき信号を発生する信号源と、
この信号源を付勢する第1の直流バイアス電源と、この
第1の直流バイアス電源によってベース側に付勢電圧が
印加される第1のトランジスタと、前記信号源の信号が
ベース側に印加される第2のトランジスタと、この第2
のトランジスタ及び前記第1のトランジスタを付勢する
第2の直流バイアス電源と、前記第1のトランジスタの
エミッタ側に少なくともPN接合駆動素子が配設され、
この駆動素子の電流が流れる第1の電流路と、この第1
の電流路と前記PN接合駆動素子に応じてベースがバイ
アスされ前記第1の電流路に対応した電流が流れる第3
のトランジスタによって形成されるカレントミラー回路
と、このカレントミラー回路を構成する前記第3のトラ
ンジスタのコレクタと前記第1のトランジスタのコレク
タ・エミッタ電流路とで形成される第2の電流路に介在
接続される抵抗とPN接合駆動素子による直列回路と、
前記第1の電流路に直列介在接続された抵抗とを具備し
たことを特徴とするレベルシフト回路。
1 a signal source generating a signal to be level shifted;
a first DC bias power supply that energizes the signal source; a first transistor to which an energizing voltage is applied to the base side by the first DC bias power supply; and a first transistor to which a signal from the signal source is applied to the base side. a second transistor;
a second DC bias power supply that energizes the transistor and the first transistor, and at least a PN junction drive element is disposed on the emitter side of the first transistor,
A first current path through which the current of this driving element flows;
A third current path whose base is biased according to the current path and the PN junction driving element and through which a current corresponding to the first current path flows.
an intervening connection to a current mirror circuit formed by the transistor, and a second current path formed by the collector of the third transistor constituting the current mirror circuit and the collector-emitter current path of the first transistor. a series circuit consisting of a resistor and a PN junction drive element;
A level shift circuit comprising: a resistor connected in series to the first current path.
JP54111079A 1979-08-31 1979-08-31 level shift circuit Expired JPS5952573B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54111079A JPS5952573B2 (en) 1979-08-31 1979-08-31 level shift circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54111079A JPS5952573B2 (en) 1979-08-31 1979-08-31 level shift circuit

Publications (2)

Publication Number Publication Date
JPS5635528A JPS5635528A (en) 1981-04-08
JPS5952573B2 true JPS5952573B2 (en) 1984-12-20

Family

ID=14551842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54111079A Expired JPS5952573B2 (en) 1979-08-31 1979-08-31 level shift circuit

Country Status (1)

Country Link
JP (1) JPS5952573B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146618A (en) * 1984-08-13 1986-03-06 Victor Co Of Japan Ltd Pulse shaping circuit
US4607249A (en) * 1985-05-08 1986-08-19 Bbrr-Brown Corporation Input level shifting circuit for low voltage digital-to-analog converter

Also Published As

Publication number Publication date
JPS5635528A (en) 1981-04-08

Similar Documents

Publication Publication Date Title
EP0596653B1 (en) Low voltage reference current generating circuit
JPH0473806B2 (en)
JPS5952573B2 (en) level shift circuit
JP4966054B2 (en) Differential amplifier circuit
JP2004318604A (en) Startup circuit for band gap type reference voltage circuit
JPH01129610A (en) Cmos device input circuit
JPH07249965A (en) Clock oscillation circuit and gate circuit to be used for the oscillation circuit
JP2734426B2 (en) Level conversion circuit
JPH01149520A (en) Semiconductor integrated circuit device
JPH08293784A (en) Emitter coupled logical output circuit
JPH0413692Y2 (en)
JPH01288911A (en) Bicmos reference voltage generator
JPH0434567Y2 (en)
JPH02177613A (en) Level conversion circuit
JPH11355119A (en) Elc-cmos level conversion circuit and control signal generation circuit
KR940005772Y1 (en) Mirror circuit
JPH0542489Y2 (en)
JP2740650B2 (en) Constant current generation circuit
JPS5938821A (en) Constant current circuit
JP2585098B2 (en) Interface for bipolar logic elements
JPH0786895A (en) Output circuit
JPH01279633A (en) Ecl-ttl level conversion circuit
JPH0519844B2 (en)
JPH03285420A (en) Bi-mos logic circuit
JPH0342811B2 (en)